View
4
Download
0
Category
Preview:
Citation preview
SANTA CATARINA
Introducao a Arquitetura de Computadores
Prof. Tiago Semprebom
Instituto Federal de Educacao, Ciencia e TecnologiaSanta Catarina - Campus Sao Jose
tisemp@sj.ifsc.edu.br
31 de julho de 2009
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 1 / 38
SANTA CATARINA
Breve historico
Primeiros dispositivos mecanicos no seculo XVI. Ex: Caixa demusicas, com cilindros rotativos
Blaise Pascal (1623-1662) desenvolveu uma calculadora mecanicapara auxiliar na preparacao dos impostos de seu pai.
Figura: Maquina de calcular de Pascal.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 2 / 38
SANTA CATARINA
Breve historico
Um seculo depois, na Segunda Guerra Mundial, ocorreram os avancossignificativos na computacao.
Os alemaes usavam um sistema de criptografia, chamado ENIGMAinventada pela SIEMENS AG, para usar contra os aliados.
Este problema, motivou Alan Turing (1912-1954) e outros cientistasda Inglaterra a criar maquinas capazes de quebrar os codigos decodificacao. O resultado desses trabalho gerou o sistema “Colossos”.Este sistema conseguia quebrar varias mensagens criptografadas.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 3 / 38
SANTA CATARINA
Breve historico
A maquina Colossos consistia de valvulas e conexoes de fios.
No mesmo perıodo, J. Presper Eckert e John Mauchly projetaramuma maquina que poderia ser usada para calcular a trajetoria balisticapara o exercito dos Estados Unidos.
Foi Chamado de ENIAC (Eletronic Numerical Integrator andComputer).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 4 / 38
SANTA CATARINA
Paradigma Tecnologico
Atuacao cada vez maior dos computadores nas diversas atividades donosso dia-a-dia.
Convergencia de tecnologias (celulares, telefonia, sensores, etc)
Evolucao caracterizada pelo desenvolvimento de computadores comcaracterısticas diversas, traduzidas pelos mais diversos parametroscomputacionais: a CPU adotada, capacidade de memoria, discorıgido, memoria cache.
A definicao destes parametros e a forma como os componentes estaoorganizados, define o que chamamos de arquitetura do computador
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 5 / 38
SANTA CATARINA
Introducao
Definicao do que e um microcomputador: Maquina programavelcapaz de realizar processamento de informacoes.
Maquina, pois possui componentes fısicos (placas, cirtuitos, fios, etc).E o que chamamos de hardware.
Programavel, no sentido que ha um conjunto de instrucoes(programas) que ditam o que deve ser feito (software).
Por processamento de informacao devemos entender a capacidade dereceber informacoes, transforma-las (processamento) e exibir osresultados.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 6 / 38
SANTA CATARINA
Introducao
Definicao do que e um microcomputador: Maquina programavelcapaz de realizar processamento de informacoes.
Maquina, pois possui componentes fısicos (placas, cirtuitos, fios, etc).E o que chamamos de hardware.
Programavel, no sentido que ha um conjunto de instrucoes(programas) que ditam o que deve ser feito (software).
Por processamento de informacao devemos entender a capacidade dereceber informacoes, transforma-las (processamento) e exibir osresultados.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 6 / 38
SANTA CATARINA
Introducao
Definicao do que e um microcomputador: Maquina programavelcapaz de realizar processamento de informacoes.
Maquina, pois possui componentes fısicos (placas, cirtuitos, fios, etc).E o que chamamos de hardware.
Programavel, no sentido que ha um conjunto de instrucoes(programas) que ditam o que deve ser feito (software).
Por processamento de informacao devemos entender a capacidade dereceber informacoes, transforma-las (processamento) e exibir osresultados.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 6 / 38
SANTA CATARINA
Introducao
Definicao do que e um microcomputador: Maquina programavelcapaz de realizar processamento de informacoes.
Maquina, pois possui componentes fısicos (placas, cirtuitos, fios, etc).E o que chamamos de hardware.
Programavel, no sentido que ha um conjunto de instrucoes(programas) que ditam o que deve ser feito (software).
Por processamento de informacao devemos entender a capacidade dereceber informacoes, transforma-las (processamento) e exibir osresultados.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 6 / 38
SANTA CATARINA
Componentes basicos de um computador
Graficamente, pode-se enumerar os seguintes componentes genericosdesta classe de equipamentos
Apesar da evolucao na area, o esquema abaixo pode ser utilizado paradescrever um sistema computacional atual, ou os computadores dadecada de 40, projetador por engenheiros como John Von Neuman.
Processador PeriféricosMemória
Barramento
Figura: Elementos basicos do computador.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 7 / 38
SANTA CATARINA
Principais elementos do computador
Processador: responsavel pelo tratamento de informacoesarmazenadas em memoria (programas em codigo de maquina e dosdados)
Memoria: responsavel pelo armazenamento dos programas e dosdados
Perifericos: dispositivos responsaveis pelas entradas e saıdas dedados do computador, ou seja, pela interacoes entre o computador eo mundo externo
Barramento: interliga todos esses componentes. Via de comunicacaode alto desempenho por onde circulam os dados tratados pelocomputador
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 8 / 38
SANTA CATARINA
Principais elementos do computador
Processador: responsavel pelo tratamento de informacoesarmazenadas em memoria (programas em codigo de maquina e dosdados)
Memoria: responsavel pelo armazenamento dos programas e dosdados
Perifericos: dispositivos responsaveis pelas entradas e saıdas dedados do computador, ou seja, pela interacoes entre o computador eo mundo externo
Barramento: interliga todos esses componentes. Via de comunicacaode alto desempenho por onde circulam os dados tratados pelocomputador
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 8 / 38
SANTA CATARINA
Principais elementos do computador
Processador: responsavel pelo tratamento de informacoesarmazenadas em memoria (programas em codigo de maquina e dosdados)
Memoria: responsavel pelo armazenamento dos programas e dosdados
Perifericos: dispositivos responsaveis pelas entradas e saıdas dedados do computador, ou seja, pela interacoes entre o computador eo mundo externo
Barramento: interliga todos esses componentes. Via de comunicacaode alto desempenho por onde circulam os dados tratados pelocomputador
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 8 / 38
SANTA CATARINA
Principais elementos do computador
Processador: responsavel pelo tratamento de informacoesarmazenadas em memoria (programas em codigo de maquina e dosdados)
Memoria: responsavel pelo armazenamento dos programas e dosdados
Perifericos: dispositivos responsaveis pelas entradas e saıdas dedados do computador, ou seja, pela interacoes entre o computador eo mundo externo
Barramento: interliga todos esses componentes. Via de comunicacaode alto desempenho por onde circulam os dados tratados pelocomputador
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 8 / 38
SANTA CATARINA
Processador
Considerado o cerebro do microcomputador. Executa os programas,faz os calculos e toma as decisoes de acordo com instrucoesarmazanadas na memoria.
Um microprocessador nada mais e do que uma CPU inteira dentro deum unico CHIP. Atualmente temos processamento SMP (SymmetricMultiprocessing).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 9 / 38
SANTA CATARINA
Tarefas realizadas pela CPU
Busca e execucao de instrucoes existentes na memoria. Osprogramas e dados que ficam armazenados em disco, sao transferidospara a memoria. Uma vez estando na memoria, a CPU pode executaros programas e processar os dados.
Comanda todos os chips do computador. A CPU e compostabasicamente por tres elementos: unidade de controle, unidadelogica e aritmetica e registradores.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 10 / 38
SANTA CATARINA
Unidade Logica e Aritmetica (ULA)
Assume todas as tarefas relacionadas a operacoes logicas (ou, e,negacao) e aritmeticas (soma, subtracoes, etc) a serem realizadas nocontexto de uma tarefa.
Parametros que influenciam no desempenho global de uma sistemacomputacional:
1 Tamanho da palavra: Sistemas de numeracao adotado e binario, otamanho da palavra e em numero de bits, logo quanto maior o tamanhoda palavra manipulada, maior e seu potencial de calculo e precisao.
2 Velocidade do calculo: Diretamente relacionada com a frequencia dorelogio que pilota o circuito da CPU clock.
3 Quantidade de operacoes suportadas: Antigamente numero restritode instrucoes - RISC.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 11 / 38
SANTA CATARINA
Unidade de Controle (UC)
Assume tarefas de controle das acoes a serem realizadas pelomicrocomputador, comanda todos os componentes da arquitetura
Garante a correta execucao dos programas e a utilizacao dos dadoscorretos nas operacoes que manipulam
Gerencia todos os eventos associados a operacoes do computador, emespecial as interrupcoes utilizadas.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 12 / 38
SANTA CATARINA
Registradores
A CPU contem internamente memoria de alta velocidade, quepermite o armazenamento de valores intermediarios ou informacoesde comando. Esta memoria e composta por registradores, na qualcada registro possui uma funcao propria.
Contador de Programa (PC - Program Counter): aponta para aproxima instrucao a executar.
Registro de Instrucao (IR - Instruction Register): armazena ainstrucao em execucao.
Qual a vantagem em se utilizar registros internos ao microprocessador?Tendo em vista que eles armazem informacoes temporarias.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 13 / 38
SANTA CATARINA
Clock
Circuito oscilador que tem a funcao de sincronizar e ditar a medida develocidade de tranferencia de dados no computador, por exemplo,entre o processador e a memoria principal. Frequencia medida emciclos por segundo, ou Hertz.
Existe a frequencia de operacao propria do processador, comandandooperacao internas a ele, e a frequencia do computador a eleassociado, basicamente ciclos CPU-memoria principal.
Exemplo: Um processador Pentium II-300, acessa a memoriaprincipal a 66 MHz. Sua frequencia de 300 MHz e atingida somenteno interior do chip e nao na relacao CPU-Memoria do computador.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 14 / 38
SANTA CATARINA
Processadores RISC e CISC
Uma instrucao em um programa de alto nıvel e implementado pordiversas instrucoes de processador em mais baixo nıvel.
Exemplo, uma instrucao de um programa que imprime um conjuntode caracteres na tela e realizado em nıvel de processador por umconjunto de instrucoes.
De acordo com o numero de instrucoes suportadas, pode-se classificarum processador como RISC (Reduced Instruction Set Computing) ouCISC (Complex Instruction Set Computing).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 15 / 38
SANTA CATARINA
Processadores CISC
Um processador CISC suporta um conjunto maior de instrucoes,sendo cada instrucao mais especializada, gracas a isto ele podeexecutar, de modo direto, a maioria das operacoes programadas pelosprogramas de alto nıvel.
Devido a isto, o numero de instrucoes de mais alto nıvel sao menores.Mas quanto maior a quantidade de instrucoes que um processadorsuporta, mais lenta e a execucao de cada uma delas. Porque?
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 16 / 38
SANTA CATARINA
Processadores RISC
Um processador RISC reconhece um numero limitado de instrucoes,que em contrapartida sao otimizadas para serem executadas commais rapidez.
A arquitetura RISC reduz o conjunto de instrucoes ao mınimo, e asinstrucoes nao implementadas diretamente, sao realizadas por umacombinacao de instrucoes existentes.
O programa e implementado por um numero maior de instrucoes. Ex.Apple - PowerPC.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 17 / 38
SANTA CATARINA
Memoria
Conjunto de circuitos capazes de armazenar os dados a seremexecutados pela maquina
Memoria Principal: ou memoria de trabalho, onde normalmentedevem estar armazenados os programas e dados a serem manipuladospelo processador
Memoria Secundaria: permite armazenar maior quantidade dedados e instrucoes por um perıodo de tempo mais longo, ex: HD,unidades de fita e memorias Flash.
Memoria Cache: constitui-se de uma pequena porcao de memoriacom curto tempo de resposta, normalmente integrada aosprocessadores e que permite melhorar o desempenho durante aexecucao de um programa.
Os circuitos de memoria sao subdivididos em pequenas unidades dearmazenamento (geralmente 1 byte).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 18 / 38
SANTA CATARINA
Memoria
Conjunto de circuitos capazes de armazenar os dados a seremexecutados pela maquina
Memoria Principal: ou memoria de trabalho, onde normalmentedevem estar armazenados os programas e dados a serem manipuladospelo processador
Memoria Secundaria: permite armazenar maior quantidade dedados e instrucoes por um perıodo de tempo mais longo, ex: HD,unidades de fita e memorias Flash.
Memoria Cache: constitui-se de uma pequena porcao de memoriacom curto tempo de resposta, normalmente integrada aosprocessadores e que permite melhorar o desempenho durante aexecucao de um programa.
Os circuitos de memoria sao subdivididos em pequenas unidades dearmazenamento (geralmente 1 byte).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 18 / 38
SANTA CATARINA
Memoria
Conjunto de circuitos capazes de armazenar os dados a seremexecutados pela maquina
Memoria Principal: ou memoria de trabalho, onde normalmentedevem estar armazenados os programas e dados a serem manipuladospelo processador
Memoria Secundaria: permite armazenar maior quantidade dedados e instrucoes por um perıodo de tempo mais longo, ex: HD,unidades de fita e memorias Flash.
Memoria Cache: constitui-se de uma pequena porcao de memoriacom curto tempo de resposta, normalmente integrada aosprocessadores e que permite melhorar o desempenho durante aexecucao de um programa.
Os circuitos de memoria sao subdivididos em pequenas unidades dearmazenamento (geralmente 1 byte).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 18 / 38
SANTA CATARINA
Memoria
Conjunto de circuitos capazes de armazenar os dados a seremexecutados pela maquina
Memoria Principal: ou memoria de trabalho, onde normalmentedevem estar armazenados os programas e dados a serem manipuladospelo processador
Memoria Secundaria: permite armazenar maior quantidade dedados e instrucoes por um perıodo de tempo mais longo, ex: HD,unidades de fita e memorias Flash.
Memoria Cache: constitui-se de uma pequena porcao de memoriacom curto tempo de resposta, normalmente integrada aosprocessadores e que permite melhorar o desempenho durante aexecucao de um programa.
Os circuitos de memoria sao subdivididos em pequenas unidades dearmazenamento (geralmente 1 byte).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 18 / 38
SANTA CATARINA
Memoria
Conjunto de circuitos capazes de armazenar os dados a seremexecutados pela maquina
Memoria Principal: ou memoria de trabalho, onde normalmentedevem estar armazenados os programas e dados a serem manipuladospelo processador
Memoria Secundaria: permite armazenar maior quantidade dedados e instrucoes por um perıodo de tempo mais longo, ex: HD,unidades de fita e memorias Flash.
Memoria Cache: constitui-se de uma pequena porcao de memoriacom curto tempo de resposta, normalmente integrada aosprocessadores e que permite melhorar o desempenho durante aexecucao de um programa.
Os circuitos de memoria sao subdivididos em pequenas unidades dearmazenamento (geralmente 1 byte).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 18 / 38
SANTA CATARINA
Memoria
Ao contrario do processador, que e complexo, os chips de memoriasao formados por uma repeticao de uma estrutura bem simplesformada por um par transistor e um capacitor. Um transistor ecapaz de processar um unico bit por vez, e o capacitor e capaz dearmazenar a informacao por um certo tempo.
Um pente de 1GB e composto por 8 chips cada um deles com umtotal de 1024 megabits, o que equivale a 1024 milhoes de transistores.Um Athon 64 X2 tem “apenas” 233 milhoes de transistores e custabem mais caro do que um pente de memoria.
A velocidade de processamento da memoria e muito mais lenta que oprocessador. Para reduzir esta diferenca, os fabricantes passaram adesenvolver novas tecnologias para as memorias, desde as usadas nos486, ate as DDR2 usadas atualmente.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 19 / 38
SANTA CATARINA
Memoria Principal
Local onde normalmente devem estar armazenados os programas e dadosa serem manipulados pelo processador.
Tipos de memoria:
Memorias Volateis (Random Access Memory - RAM)
Chips de memoria que podem ser lidos e gravados pela CPU a qualquerinstante. Trata-se de uma memoria volatil. PC desligado, conteudoapagado!
Memorias nao-volateis:
Memorias cujas informacoes mantidas nao sao perdidas caso ocomputador seja desligado. Caso do programa BIOS (BasicInput-Output System), realiza a partida do computador (contagem dememoria, carrega SO, bibliotecas, drivers, etc).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 20 / 38
SANTA CATARINA
Tipos de memoria permanente
ROM: Sao chips que podem ser lidos pela CPU a qualquer instante,porem nao podem ser gravados pela CPU. Sua fabricacao e feitaapenas pelo fabrincate de memorias. Memoria permanente, conteudoestatico, exemplo BIOS da placa mae.
PROM: Programmable ROM. Trata-de de uma especie de ROM quee produzida e apagada. O fabricante pode programa-la, porem estaprocesso ocorre apenas uma vez (“queimar a PROM”).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 21 / 38
SANTA CATARINA
Tipos de memoria permanente
ROM: Sao chips que podem ser lidos pela CPU a qualquer instante,porem nao podem ser gravados pela CPU. Sua fabricacao e feitaapenas pelo fabrincate de memorias. Memoria permanente, conteudoestatico, exemplo BIOS da placa mae.
PROM: Programmable ROM. Trata-de de uma especie de ROM quee produzida e apagada. O fabricante pode programa-la, porem estaprocesso ocorre apenas uma vez (“queimar a PROM”).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 21 / 38
SANTA CATARINA
Tipos de memoria permanente
EPROM: Eraseable PROM. Assim como ocorre na PROM, aEPROM pode ser programada, mantendo os dados armazenadosmesmo sem corrente eletrica, e permitindo apenas operacoes deleitura. Porem, pode ser apagada atraves de raios ultravioleta.
EEPROM ou E2PROM: Electrically Erasable PROM. Tipo dememoria ROM mais flexıvel, pode ser apagada sobre o controle desoftware. Tipo de ROM mais atual para armazenar as BIOS atuais.Podendo assim serem executadas atualizacoes de BIOS (flash BIOS)atraves de softaware especıficos.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 22 / 38
SANTA CATARINA
Tipos de memoria permanente
EPROM: Eraseable PROM. Assim como ocorre na PROM, aEPROM pode ser programada, mantendo os dados armazenadosmesmo sem corrente eletrica, e permitindo apenas operacoes deleitura. Porem, pode ser apagada atraves de raios ultravioleta.
EEPROM ou E2PROM: Electrically Erasable PROM. Tipo dememoria ROM mais flexıvel, pode ser apagada sobre o controle desoftware. Tipo de ROM mais atual para armazenar as BIOS atuais.Podendo assim serem executadas atualizacoes de BIOS (flash BIOS)atraves de softaware especıficos.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 22 / 38
SANTA CATARINA
Tecnologias de memoria RAM (memoria volatil)
SRAM: Static RAM mantem seus dados sem uma reatuazalizacaoexterna (refresh), na medida que seus circuitos sao alimentadoscontinuamente.
DRAM: Necessitam de pulsos a cada 15ns para manter seuconteudo, de forma que a energia nao fique alimentando a memoriacontinuamente. Este pulso periodico e o refresh.
Memoria SRAM mais rapida (ate 15 ns de tempo de acesso), poremcom custo mais elevado (seis transistores para cada bit).
Memoria DRAM mais barata e mais lenta (ate 100 ns de tempo deacesso). Cada bit necessita apenas de um transistor e um capacitorapenas.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 23 / 38
SANTA CATARINA
Asynchronous DRAM
A DRAM convencional, e dita ser assıncrona. Isto significa que elastrabalham em seu proprio ritmo, independentemente dos ciclos daplaca mae. Exemplo: Uma memoria que realize um burst de 4leituras, com barramento de 66 MHz os intervalos de espera podemser de ate 6-3-3-3, o que significa que o processador tera que esperar6 ciclos da placa mae para a memoria efetuar a primeira leitura emais 3 ciclos para as leituras subsequentes.
Interessante:
No caso das placas para 486, que operavam com clocks baixos (30, 33 ou40 MHz) os tempos de espera poderiam alcancar 4-3-3-3 ou 3-2-2-2.Porque?
Porque com menos ciclos por segundo, e natural que os tempos de respostados modulos correspondam a um numero menor de ciclos da placa mae.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 24 / 38
SANTA CATARINA
Asynchronous DRAM
A DRAM convencional, e dita ser assıncrona. Isto significa que elastrabalham em seu proprio ritmo, independentemente dos ciclos daplaca mae. Exemplo: Uma memoria que realize um burst de 4leituras, com barramento de 66 MHz os intervalos de espera podemser de ate 6-3-3-3, o que significa que o processador tera que esperar6 ciclos da placa mae para a memoria efetuar a primeira leitura emais 3 ciclos para as leituras subsequentes.
Interessante:
No caso das placas para 486, que operavam com clocks baixos (30, 33 ou40 MHz) os tempos de espera poderiam alcancar 4-3-3-3 ou 3-2-2-2.Porque?
Porque com menos ciclos por segundo, e natural que os tempos de respostados modulos correspondam a um numero menor de ciclos da placa mae.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 24 / 38
SANTA CATARINA
Asynchronous DRAM
A DRAM convencional, e dita ser assıncrona. Isto significa que elastrabalham em seu proprio ritmo, independentemente dos ciclos daplaca mae. Exemplo: Uma memoria que realize um burst de 4leituras, com barramento de 66 MHz os intervalos de espera podemser de ate 6-3-3-3, o que significa que o processador tera que esperar6 ciclos da placa mae para a memoria efetuar a primeira leitura emais 3 ciclos para as leituras subsequentes.
Interessante:
No caso das placas para 486, que operavam com clocks baixos (30, 33 ou40 MHz) os tempos de espera poderiam alcancar 4-3-3-3 ou 3-2-2-2.Porque?
Porque com menos ciclos por segundo, e natural que os tempos de respostados modulos correspondam a um numero menor de ciclos da placa mae.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 24 / 38
SANTA CATARINA
Synchronous DRAM
As memorias (Synchronous Dynamic RAM) sao capazes de trabalharsincronizadas com os ciclos da placa mae, sem tempos de espera. Istosignifica que a temporizacao das memorias SDRAM e sempre de umaleitura por ciclos. Independente da frequencia de barramentoutilizada, os tempos de acesso serao sempre de 6-1-1-1.
Veja que o primeiro acesso continua consumindo varios ciclos, poisnele e realizado o acesso padrao, ativando a linha RAS (Row AddressStrobe) e depois a coluna CAS (Column Address Strobe).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 25 / 38
SANTA CATARINA
Synchronous DRAM
As memorias (Synchronous Dynamic RAM) sao capazes de trabalharsincronizadas com os ciclos da placa mae, sem tempos de espera. Istosignifica que a temporizacao das memorias SDRAM e sempre de umaleitura por ciclos. Independente da frequencia de barramentoutilizada, os tempos de acesso serao sempre de 6-1-1-1.
Veja que o primeiro acesso continua consumindo varios ciclos, poisnele e realizado o acesso padrao, ativando a linha RAS (Row AddressStrobe) e depois a coluna CAS (Column Address Strobe).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 25 / 38
SANTA CATARINA
Memorias SDRAM
Apesar das otimizacoes as memorias SDRAM continuam realizandoapenas uma tranferencia por ciclo, da forma mais simples possıvel.Depois de decorrido o longo ciclo inicial, as celulas de memoriaentregam uma leitura de dados por ciclo, que passa pelos buffers desaıda e e despachada pelo barramento de dados. Todos oscomponentes trabalham na mesma frequencia.
Figura: Memoria SRAM.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 26 / 38
SANTA CATARINA
Memorias SDRAM
Apesar das otimizacoes as memorias SDRAM continuam realizandoapenas uma tranferencia por ciclo, da forma mais simples possıvel.Depois de decorrido o longo ciclo inicial, as celulas de memoriaentregam uma leitura de dados por ciclo, que passa pelos buffers desaıda e e despachada pelo barramento de dados. Todos oscomponentes trabalham na mesma frequencia.
Figura: Memoria SRAM.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 26 / 38
SANTA CATARINA
Memorias DDR
Double Data Rate. Com o lancamento das DDR, as SDRAMpassaram a ser chamadas de SDR (Single Data Rate).Circuitos adicionais permitem gerar comandos de acesso e leiturasduas vezes por ciclo de clock, executando uma no inıcio e outra nofinal.Cada um dos dois comandos de leitura (ou gravacao) sejam enviadospara um endereco diferente, na mesma linha.
Figura: Memoria DDR.Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 27 / 38
SANTA CATARINA
Memorias DDR
Double Data Rate. Com o lancamento das DDR, as SDRAMpassaram a ser chamadas de SDR (Single Data Rate).Circuitos adicionais permitem gerar comandos de acesso e leiturasduas vezes por ciclo de clock, executando uma no inıcio e outra nofinal.Cada um dos dois comandos de leitura (ou gravacao) sejam enviadospara um endereco diferente, na mesma linha.
Figura: Memoria DDR.Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 27 / 38
SANTA CATARINA
Memorias DDR
Double Data Rate. Com o lancamento das DDR, as SDRAMpassaram a ser chamadas de SDR (Single Data Rate).Circuitos adicionais permitem gerar comandos de acesso e leiturasduas vezes por ciclo de clock, executando uma no inıcio e outra nofinal.Cada um dos dois comandos de leitura (ou gravacao) sejam enviadospara um endereco diferente, na mesma linha.
Figura: Memoria DDR.Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 27 / 38
SANTA CATARINA
Memorias DDR
Problemas das memorias DDR sao os ciclos iniciais longos. Atemporizacao para um burst de 8 leituras, usando memorias DDRseria 5− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2 (8.5 ciclos) aoinves de 5− 1− 1− 1− 1− 1− 1− 1 (12 ciclos) como em ummodulo SDR.
Pense:
Porque a diferenca de temporizacao e menor em bursts menores. Porexemplo, de apenas 2 ou 4 leituras?
A taxa de transferencia nunca chega a dobrar, pois o tempo de acessoinicial continua demorado, sendo otimizada apenas em leituras devarios setores consecutivos. Varia de acordo com o aplicativo usado!
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 28 / 38
SANTA CATARINA
Memorias DDR
Problemas das memorias DDR sao os ciclos iniciais longos. Atemporizacao para um burst de 8 leituras, usando memorias DDRseria 5− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2 (8.5 ciclos) aoinves de 5− 1− 1− 1− 1− 1− 1− 1 (12 ciclos) como em ummodulo SDR.
Pense:
Porque a diferenca de temporizacao e menor em bursts menores. Porexemplo, de apenas 2 ou 4 leituras?
A taxa de transferencia nunca chega a dobrar, pois o tempo de acessoinicial continua demorado, sendo otimizada apenas em leituras devarios setores consecutivos. Varia de acordo com o aplicativo usado!
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 28 / 38
SANTA CATARINA
Memorias DDR
Problemas das memorias DDR sao os ciclos iniciais longos. Atemporizacao para um burst de 8 leituras, usando memorias DDRseria 5− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2 (8.5 ciclos) aoinves de 5− 1− 1− 1− 1− 1− 1− 1 (12 ciclos) como em ummodulo SDR.
Pense:
Porque a diferenca de temporizacao e menor em bursts menores. Porexemplo, de apenas 2 ou 4 leituras?
A taxa de transferencia nunca chega a dobrar, pois o tempo de acessoinicial continua demorado, sendo otimizada apenas em leituras devarios setores consecutivos. Varia de acordo com o aplicativo usado!
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 28 / 38
SANTA CATARINA
Memorias DDR
Problemas das memorias DDR sao os ciclos iniciais longos. Atemporizacao para um burst de 8 leituras, usando memorias DDRseria 5− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2− 1/2 (8.5 ciclos) aoinves de 5− 1− 1− 1− 1− 1− 1− 1 (12 ciclos) como em ummodulo SDR.
Pense:
Porque a diferenca de temporizacao e menor em bursts menores. Porexemplo, de apenas 2 ou 4 leituras?
A taxa de transferencia nunca chega a dobrar, pois o tempo de acessoinicial continua demorado, sendo otimizada apenas em leituras devarios setores consecutivos. Varia de acordo com o aplicativo usado!
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 28 / 38
SANTA CATARINA
Memorias DDR II
Duplicam a taxa de transferencia, realizando agora 4 operacoes porciclo. O acesso inicial continua demorado. Porem as operacoessequenciais dentro do burst passam a ser realizadas em um quarto deciclo de clock.Um burst de 8 leituras demoraria apenas 6.75 ciclos de clock(5− 1/4− 1/4− 1/4− 1/4− 1/4− 1/4− 1/4Diferenca maior em aplicativos que manipulam grandes blocos dedados.
Figura: Memoria DDRII.Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 29 / 38
SANTA CATARINA
Memorias DDR II
Duplicam a taxa de transferencia, realizando agora 4 operacoes porciclo. O acesso inicial continua demorado. Porem as operacoessequenciais dentro do burst passam a ser realizadas em um quarto deciclo de clock.Um burst de 8 leituras demoraria apenas 6.75 ciclos de clock(5− 1/4− 1/4− 1/4− 1/4− 1/4− 1/4− 1/4Diferenca maior em aplicativos que manipulam grandes blocos dedados.
Figura: Memoria DDRII.Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 29 / 38
SANTA CATARINA
Memorias DDR II
Duplicam a taxa de transferencia, realizando agora 4 operacoes porciclo. O acesso inicial continua demorado. Porem as operacoessequenciais dentro do burst passam a ser realizadas em um quarto deciclo de clock.Um burst de 8 leituras demoraria apenas 6.75 ciclos de clock(5− 1/4− 1/4− 1/4− 1/4− 1/4− 1/4− 1/4Diferenca maior em aplicativos que manipulam grandes blocos dedados.
Figura: Memoria DDRII.Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 29 / 38
SANTA CATARINA
Memoria Secundaria
Memoria de massa. Seu acesso nao e realizado diretamente pelaCPU, e realizado atraves de interfaces ou controladores especiais.
Memoria permanente, alta capacidade de armazanamento e customais baixo que o da memoria principal,
Nao e formada por chips e sim por outras tecnologias dearmazenamento (magnetica e optica).
Pense:
Porque nao utiliza-la no lugar da memoria principal?
Nao permitem acesso a bytes individuais, apenas em blocos de dados(no caso dos discos, setores) alem de ter tempo de acesso lento,devido aos componentes mecanicos do hardware.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 30 / 38
SANTA CATARINA
Memoria Secundaria
Memoria de massa. Seu acesso nao e realizado diretamente pelaCPU, e realizado atraves de interfaces ou controladores especiais.
Memoria permanente, alta capacidade de armazanamento e customais baixo que o da memoria principal,
Nao e formada por chips e sim por outras tecnologias dearmazenamento (magnetica e optica).
Pense:
Porque nao utiliza-la no lugar da memoria principal?
Nao permitem acesso a bytes individuais, apenas em blocos de dados(no caso dos discos, setores) alem de ter tempo de acesso lento,devido aos componentes mecanicos do hardware.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 30 / 38
SANTA CATARINA
Barramentos
Bus. Caminho comum pelo qual os dados trafegam dentro docomputador.
Tamanho do barramento e importante, uma barramento de 32 bits,transmite 32 bits de dados de cada vez, velocidade medida em MHz.
Alguns barramentos (na verdade portos) adicionais projetados paraconexao de placas graficas. Barramento projetados para variosdispositivos compartilhem o mesmo meio de comunicacao. Portoapenas entre dois dispositivos (Placas AGP - Accelerated GraphicsPort)
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 31 / 38
SANTA CATARINA
Barramento do processador
Barramento do processador: Utilizado para transferir informacoesentre a CPU e o barramento principal do sistema.
Ligado fisicamente aos pinos externos do processador e podetransferir bits de dados a cada ciclos de clock.
CPU Cacheexterna
Barramento Principal do Sistema
Barr
am
ento
do
Pro
cessador
Figura: Barramento do processador.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 32 / 38
SANTA CATARINA
Barramento da memoria
Barramento da Memoria: Usado para transferir informacoes entre aCPU e a memoria principal do sistema (memoria RAM).
Faz parte do barramentos do processador, fisicamente e implementadaem um chipset dedicado que e responsavel pela transferencia deinformacoes entre o barramento do processador e da memoria.
Impotante:
A largura do barramento da memoria e a mesma que do barramento doprocessador. Um processador que possui um barramento de 64 bits, cadabanco de memoria usado devera possuir 64 bits preenchidos.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 33 / 38
SANTA CATARINA
Barramento da memoria
CPU Cacheexterna
Ba
rra
me
nto
do
Pro
ce
ssa
do
r
Controle deBarramento
RAM
Ba
rra
me
nto
de
Me
mó
ria
Barramento principal Barramento principal
Figura: Barramento da memoria.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 34 / 38
SANTA CATARINA
Barramento de E/S
Barramento de E/S: Desde a criacao do PC, varios barramentos deE/S tem sido desenvolvidos.
Necessita-se de uma padronizacao diante do mercado mundial, semcustos para os usuarios.
Barramento PCI (Peripheral Component Interconnect). Barramentode 32 e 64 bits, normalmente roda a 33 MHz e 66 MHz (maximo de265 MB/s).
Versoes sincronizada: roda na metade da velocidade do barramentoda memoria. No modo assıncrono a velocidade do PCI pode serconfigurado independentemente da velocidade do barramento damemoria (jumpers da placa mae ou BIOS).
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 35 / 38
SANTA CATARINA
Barramento de E/S
Opera concorrentemente com o barramento do processador. A CPUpode processar os dados com cache externo, enquando o barramentoPCI esta ocupado transferindo informacoes para outras partes dosistema.
LAN SCSI
Processador
Cache
Barramento PCI local
Ponte/
Controlador
de Memória
DRAM
Vídeo
Audio
SANSUNG
Figura: Estrutura do barramento PCI.Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 36 / 38
SANTA CATARINA
Dispositivos de Entrada/Saıda
Perifericos. Atraves deles o computador pode armazenar, ler,transmitir e receber dados.
Classificam-se em dispositivos de ENTRADA, SAIDA e ENTRADA ESAIDA.
Entrada: Teclado, mouse, drive de CD-rom, microfone, scanner, etc
Saıda: Vıdeo,impressora, auto-falante, etc
Entrada e Saıda: Disco rıgido, Modem, fita magnetica, etc
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 37 / 38
SANTA CATARINA
Lei de Moore
O poder computacional dobra de capacidade a cada 18 meses
Investimento de alto risco para a industria de microprocessadores.Aumenta o valor de investimento ao mesmo tempo que reduz otempo de retorno de cada novo chip.
Ex: e necessario 2,3 ou 4 bilhoes de dolares para cada novo projeto dechip mais rapido.
Prof. Tiago (IF-SC) Sistemas Operacionais e Programacao 31 de julho de 2009 38 / 38
Recommended