001 - Capítulo 01 - SDH - Conceitos básicos

PEDRO DE ALCÂNTARA NETO – SDH – CONCEITOS BÁSICOS

CAPÍTULO PRIMEIRO

SDH – CONCEITOS BÁSICOS Comparação das hierarquias plesiocrona e síncrona Hierarquia plesiocrona (PDH) Taxas de bit padronizadas (PDH, ITU-T G.702) Existem duas hierarquias de multiplexação utilizadas pelo mundo inteiro. Nos EUA e um certo número de outros países foi adotada uma hierarquia com a taxa de bit fundamental de 1.5 Mbit/s. As taxas de bit utilizadas são:

1.544 kbit/s 6.312 kbit/s 44.736 kbit/s

Europa, Austrália e várias outras regiões adotaram uma taxa de bit fundamental de 2 Mbit/s, em conformidade com o ETSI (European Telecommunications Standards Institute). As taxas de bit utilizadas são:

2.048 kbit/s 8.448 kbit/s 34.368 kbit/s 139.264 kbit/s

O ITU-T (International Telecommunication Union - Telecommunication Sector) incorporou ambas as variantes na recomendação G.702 (Hierarquia Digital Plesiocrona). Características do sinal (PDH)

Durante a multiplexação não há sincronização para os sinais de entrada a e b. Figura 1 - Multiplexação assíncrona plesiócrona PDH

Sinais plesiócronos Multiplexação bit-a-bit Alinhamento de temporização através da justificação positiva

bit-a-bit Um quadro específico de transmissão é definido para cada

nível de sincronização O sinal de entrada não precisa estar sincronizado com o

multiplexador. A relação de fase entre o quadro e a informação de tributário não é gravada. O acesso direto aos canais

individuais intercalados no sinal multiplexado é, portanto impossível. O acesso é permitido apenas após a operação de demultiplexação em cada caso.

Hierarquia síncrona (SDH) SDH/SONET Hierarquia digital síncrona (SDH)

Padrão mundial em tecnologia de transmissão para as interfaces de nó. Padrão ITU-T.

Rede óptica síncrona (SONET)

Padrão dos EUA para as interfaces de nó. Taxas de bit padronizadas (SDH) (ITU-T G.702, G.707)

1


Taxa de bit fundamental: 155,52 Mbit/s (STM-1) Taxas de bit multiplexadas: N x 155,52 Mbit/s (STM-N) (N inteiro; padrões atuais: N = 1; 4;16) STM...Módulo transporte síncrono. Características do sinal (SDH) Sincronização para os sinais de entrada a e b durante o procedimento de multiplexação:

Figura 2 - Multiplexação do ponteiro. Equalização de fase através dos ponteiros.

Sincronização de rede de transmissão. Técnica de multiplexação com ponteiro. Se necessário é possível a operação plesiócrona. Neste caso, o

alinhamento de temporização é efetuado por justificação negativa/nula/positiva byte-a-byte.

Estrutura modular: taxas de bit mais elevadas conseguidas através da multiplexação byte-a-byte de vários sinais STM-1 começando a partir do sinal base STM-1. A operação de multiplexar ocorre de tal maneira que a estrutura do sinal multiplex (STM-N) é basicamente idêntica àquela do STM-1. As taxas de bit dos sinais multiplex são múltiplos inteiros da taxa de bit fundamental 155,52 Mbit/s.

A relação de fase entre o quadro e a carga útil atual é gravada através de ponteiros (ponteiros de dados). Deste modo o acesso ao canal específico no sinal multiplex SDH é possível após a avaliação do ponteiro.

Vantagens/desvantagens da hierarquia síncrona Vantagens

As taxas de bit acima de 140 Mbit/s são padronizadas, internacionalmente, pela primeira vez. O código para transmissão de sinal óptico pela linha está padronizado, fazendo com que equipamentos

de linha de diversos fabricantes sejam compatíveis. Estrutura modular: as taxas de bit do multiplex são produzidas como múltiplos inteiros da taxa de bit

fundamental. A estrutura de quadro dos sinais multiplex é idêntica à estrutura de quadro do sinal fundamental, significando que não deve ser definido um novo quadro.

É possível o acesso aos canais isolados no sinal multiplex pela avaliação de um ponteiro (ponteiro de dados). Como apenas os canais solicitados precisam ser demultiplexados, este método é vantajoso em sistemas de cross-conexão assim como em derivações (multiplexador add/drop).

Um grande número de canais de overhead disponíveis para supervisão de rede, gerenciamento e controle. Isto é particularmente vantajoso para TMN (rede de gerenciamento de telecomunicações).

A transmissão de todos os sinais na hierarquia digital plesiócrona (PDH), atualmente definidos pelo ITU-T na G.703. Uma taxa de bit SDH de 155,52 Mbit/s (STM-1) é a mais baixa taxa prevista para transmissão na linha. Todas as taxas de bit abaixo desta freqüência estão entrelaçadas no quadro STM-1 para transmissão.

É possível a transmissão de sinais de banda larga utilizados no futuro. É possível uma conversão direta do sinal elétrico em sinal óptico, sem uma codificação de linha

complexa. A monitoração de erro de bit é efetuada através da verificação integral da paridade em várias seções de transmissão.

As unidades terminais de linha convencionais não são mais necessárias; ao invés disto elas passam a estar combinadas com o multiplexador para aumento da eficiência. Desvantagens

A técnica elaborada é complexa devido à necessidade de registrar a relação de fase entre o sinal tributário e a estrutura de quadro STM.

Devido a origem americana, algumas inadequações perduram para a transmissão dos sinais da hierarquia ETSI; por exemplo, apenas 3 x 34 Mbit/s podem ser transportados dentro de um STM-1, conquanto a capacidade deveria permitir a transmissão de 4 x sinais de 34 Mbit/s.

A justificação byte-a-byte conduz mais jitter intrínseco que a justificação bit-a-bit.

2


Não há uma estrutura de multiplexação uniforme para transmitir os atuais sinais plesiócronos das hierarquias USA e ETSI; são suportadas várias opções de multiplexação, algumas exigindo diferentes implementações de hardware.

O relógio deve ser fornecido externamente. Diferenças entre PDH e SDH Hierarquia digital plesiócrona: 1. Rede plesiócrona (oscilador interno free-run); 2. Técnica de multiplexação assíncrona; 3. Está definido um quadro de transmissão para cada nível multipiex; 4. Multiplexação bit-a-bit; 5. Alinhamento de temporização com justificação positiva bit-a-bit; 6. F2in: não há necessidade de sincronização para a palavra de alinhamento de quadro; 7. O acesso a canais individuais intercalados só é possível após a demultiplexação; 8. Taxas de bit padronizadas até 140 Mbit/s.

Hierarquia digital síncrona: 1. Rede síncrona (o oscilador interno é sincronizado com um

relógio de referência externa); 2. Técnica de multiplexação síncrona; 3. Todos os sinais multipiex tem estrutura de quadro idêntica; 4. Multiplexação byte-a-byte; 5. Alinhamento de temporização com justificação

positiva/nula/negativa byte-a-byte; 6. F2in: há necessidade de sincronização para a palavra de

alinhamento de quadro; 7. Um acesso único a canais individuais intercalados é possível

após a interpretação do ponteiro; 8. Taxas de bit acima de 155 Mbit/s padronizadas. Figura 3 - Comparação entre as hierarquias multiplex ETSI e EUA.

Taxas de bit de transmissão, estrutura de quadro SDH STM-1 (módulo de transporte síncrono nível 1)

O sinal fundamental na hierarquia digital síncrona é o STM-1 com uma taxa de transmissão de 155,52 Mbit/s. O sinal STM-1 é a taxa de bit mais baixa fornecida para transmissão de linha na hierarquia síncrona. Estrutura de quadro O quadro STM-1 é composto de 2430 bytes e é mostrado, normalmente, no formato de duas dimensões, por 9 linhas com 270 bytes (figura 4). A duração do quadro é 125 mico segundos, correspondendo a uma freqüência de repetição de quadro de 8000 Hz. A capacidade de transmissão de um único byte dentro do quadro é de 64 kbit/s. Figura 4 - Representação do quadro STM-1. O quadro STM-1 contém 3 blocos:

1. Bloco de overhead de seção (SOH). 2. Bloco de sinal de tributário (payload). 3. Bloco de ponteiro (PTR). Os bytes individuais no quadro STM-1 são transferidos linha-a-linha, iniciando com a primeira linha e a primeira coluna. Deste modo os 9 bytes do SOH e da quarta linha (PTR) seguidos por 261 bytes do payload (carga útil) são transmitidos em alternância.

3


Overhead de seção O bloco SOH de 8 x 9 bytes inclui os bytes necessários para serviço, por exemplo, palavra de sincronismo de quadro, bytes adicionais para supervisão, gerenciamento e controle. Uma diferenciação é feita entre o overhead de seção de regeneração (RSOH) e o overhead de seção multiplex (MSOH). Payload (carga útil) Os sinais de tributários atuais - G.703 sinais PDH entre 2 e 140 Mbit/s - são transportados na área de payload de 9 x 261 bytes. Estes sinais são intercalados no bloco STM-1, em conformidade com uma especificação definida. Ponteiro

A relação de fase entre o payload e o quadro STM-1 é gravada no ponteiro, o qual permite serem localizados os sinais de tributários dentro do bloco do payload. Para isto, após a interpretação do ponteiro apropriado é possível acessar um único canal de usuário a qualquer momento sem que seja necessário demultiplexar completamente o sinal STM-1. Três PTRs, cada um com 3 bytes, estão definidos no bloco PTR (linha 4). Figura 5 - Estrutura de quadro STM-1.

STM-N (módulo de transporte síncrono nível N) Os sinais multiplex SDH com taxas de bit mais elevadas são obtidos através da multiplexação byte-a-byte de vários sinais STM-1. Através do entrelaçamento de bytes de N x STM-1, um STM-N (módulo de transporte síncrono nível N) é obtido (ver a figura 6). A taxa de bit do sinal multiplex STM-N é exatamente N x 155,52 Mbit/s, onde N é um número inteiro. Os níveis multiplex 4 e 16 são atualmente fornecidos por:

STM-4: 0 4 x 155,52 = 622,08 Mbit/s STM-16: 16 x 155,52 = 2,488 32 Gbit/s Figura 6 - Hierarquia síncrona: quadro de transmissão. Estrutura de quadro O quadro STM-N é idêntico em estrutura com a do quadro STM-1, a única diferença vem a ser que a matriz transporta N x 9 x 270 bytes dentro da duração do quadro de 125 micro segundos. Os N sinais fundamentais são intercalados byte-a-byte de tal modo que os três blocos SOH, payload e ponteiro são construídos como antes. (Ver figura 6).

Especificação de multiplexação Na operação de multiplexação, os bytes de tributários nos blocos de payload STM-1 individuais são multiplexados byte-a-byte sem armazenamento intermediário. Os intercalamentos dos bytes de overhead STM-1 são sucessivamente adicionados à seqüência do byte de tributário para produzir a estrutura de quadro STM-1 mostrada na figura 6. Os bytes de ponteiro - do mesmo modo intercalados byte-a-byte - são inseridos na posição apropriada. Durante esta operação de multiplexação a posição de cada STM-1 no quadro STM-N muda a partir de sua posição STM-1 original de acordo com o grau de diferença de fase entre o STM-1 e o STM-N. Cada valor de ponteiro único deve então ser ajustado em conformidade com esta diferença de fase para multiplexação (operação de ajuste de ponteiro). Figura 7 – Implementação STM – N.

4


Técnica de multiplexação modular Assim como N x STM-1 podem ser intercalados em outro STM-N, é igualmente possível entrelaçar M x STM-N em um STM-MxN. A regra geral a seguir aplica-se à última opção: Se M x STM-N são multiplexados em 1 x STM-M x N, N bytes de cada STM-N devem ser intercalados. Hierarquia síncrona: taxas de bit multiplexadas Sinal fundamental: STM-1 (155,52 Mbit/s) Sinal multiplexado: STM-N (Nx 155,52 Mbit/s) Princípio de multiplexação: N x STM-1 (multiplexação a 1 byte) 1 x STM-N M x STM-N (multiplexação a N bytes) 1 x STM-M x N Por ex: 4 x STM-1 (multiplexação a 1 byte) 1xSTM-4 (622,08 Mbits/s)

16 x STM-1 (multiplexação a 1 byte) 1 x STM-16 (2.488,32 Gbit/s)

Ou: 4 x STM-4 (multiplexação a 4 bytes) 1 x STM-16 (2.488,32 Gbit/s) Figura 8 – Técnica de multiplexação. Deste modo, 1 byte de cada um dos STM-1 são consecutivamente intercalados para formar um STM-N quando N x sinais STM-1 são multiplexados. Pela mesma regra 4 bytes de cada STM-4 são intercalados para formar um STM-16 se 4 x STM-4, por exemplo, são multiplexados em 1 x STM-16. A vantagem deste procedimento é a irrelevância do sinal multiplex quando criado em um ou mais estágios. O sinal de saída permanece inalterado a despeito do número de níveis multiplex intercalados. Por exemplo, um STM-16 pode ser formado em uma única etapa multiplex vinculando o entrelaçamento de 16 x STM-1. Do mesmo modo, 4 x STM-1 podem ser inicialmente, intercalados em um STM-4 e posteriormente multiplexados em um STM-16, em uma segunda etapa multiplex 4 x STM-4.

Embaralhador STM-1, STM-N

Figura 9 - Embaralhamento do sinal STM-N. Ao enviar um sinal STM na rota, deve-se certificar de que o sinal inclui a informação de relógio suficiente para recuperação da temporização no lado de recepção. A transmissão de longas seqüências de bits "0" ou "1" devem, portanto ser evitadas.

Para transmissão em linhas coaxiais, a prática estabelecida no caso de sinais elétricos é selecionar um código de linha capaz de garantir a recuperação no lado da recepção. Ambos os sinais STM-1 e STM-N são fornecidos para transmissão em rotas de fibra óptica. O embaralhamento do sinal elétrico é suficiente para a transmissão de um sinal óptico. Não se faz necessário um código de linha muito elaborado. Além da interface óptica, é definida uma interface elétrica codificada CMI (G.703) para o sinal STM-1. Função geral do embaralhador O embaralhador é um dispositivo no lado de transmissão o qual, sem alterar a taxa de bit, converte um sinal digital já existente em um sinal diferente com uma seqüência de bit pseudo-aleatória. Um desembaralhador no lado de recepção reconstitui a seqüência de bit original.

5


Aplicação para o STM-N O sinal STM-N da hierarquia síncrona somente é embaralhado anteriormente à sua conversão óptica para transmissão em fibras ópticas. Deste modo, um sinal STM-1 ou STM-N não é embaralhado se inicialmente está sendo processado para formar um nível mais alto de sinal multiplex. Apenas um sinal multiplex que está sendo convertido em um sinal de transmissão óptico está sujeito ao procedimento de embaralhamento. Figura 10 - Incorporação de sinais PDH em um quadro STM-N. O procedimento de embaralhamento é aplicado a todos os bytes no respectivo quadro STM-1 ou STM-N exceto àqueles da primeira linha do overhead de seção (figura 9). A primeira linha (N x 9 bytes) inclui a palavra de alinhamento de quadro entre outras informações. O fato de que esta palavra de alinhamento de quadro não é embaralhada significa que é possível a sincronização à mesma em qualquer tempo sem um desembaralhamento prévio.

A primeira linha (N x 9 bytes) do bloco do SOH não é embaralhada. Após o primeiro bit no bloco do payload, quaisquer bits na seqüência são embaralhados.

Container: definições e visão geral Figura 11 - Hierarquia síncrona. Container C Antes de ser transmitido no quadro STM-1, cada mensagem de informação de tributário, quer seja plesiócrona ou síncrona, é intercalada em containers (figura 10). O termo container (C) descreve uma capacidade de transmissão sincronizada de uma rede definida. O tamanho do container é fixado em bytes. Este total em bytes é fornecido a cada 125 micro segundos como a

capacidade de transmissão do container. Os tamanhos definidos para os containers são adequados para os sinais plesiócronos atuais. Se distinguem os seguintes containers: Designação Sinal a ser transmitido C-11 1.544 kbit/s C-12 2. 048 kbit/s C-2 6. 312 kbit/s C-3 44. 736 kbit/s ou 34. 368 kbit/s C-4 139. 264 kbit/s A informação de tributário deve ser colocada dentro destes containers. Isto é feito com justificação bit-a-bit para sinais plesiócronos, puramente por meio de justificação positiva, nula ou negativa. O container inclui: 1. Pura informação de tributário (por ex., sinal PDH) 2. Bytes e bits fixos para enchimento (enchimento fixo) para um alinhamento de temporização aproximada.

Estes bytes (ou bits) estão sempre sem conteúdo de informação e são utilizados para igualar aproximadamente a taxa de bit do sinal PDH à taxa de bit maior do container. O alinhamento da taxa de bit exata é posteriormente desempenhado apenas com bits de oportunidade de justificação.

3. Bits de oportunidade de justificação para um alinhamento de temporização exato. 4. Bits de controle de justificação para notificar ao receptor se o bit de oportunidade de justificação é um bit

de informação ou um bit de enchimento. Virtual container VC

6


Um overhead de via (POH) é adicionado a cada container C. Juntamente com seu POH associado, o con-tainer C é definido, então como um virtual container VC e roteado como uma entidade não modificada através de um caminho conectado diretamente dentro da rede. O POH carrega informação suplementar assegurando a confiança no transporte do container da origem até o destino do sinal. Ele é adicionado no início do caminho quando o VC é configurado e interpretado no final do caminho quando o container é aberto. O POH inclui informação de supervisão e manutenção de um caminho roteado na rede. Dependendo de seu tamanho, um virtual container pode tanto ser transmitido isolado no quadro STM-1 ou, de outro modo, intercalado em um VC maior que é transportado diretamente dentro do STM-1. Uma diferenciação é feita entre virtual containers de mais alta ordem (HO) e de mais baixa ordem (LO). Todos os containers transmitidos em um container maior são classificados como containers de mais baixa ordem (LO). LO VC são definidos como VC-11, VC-12 e VC-2. O VC-3 é definido como um LO VC se for transmitido em um VC-4. Aqueles containers transmitidos diretamente dentro do quadro STM-1 são definidos como containers de mais alta ordem (HO). O VC-4 é um HO VC. A mesma definição é aplicável para o VC-3 transmitido diretamente. Unidade administrativa AU Os virtuais containers de mais alta ordem VC-4 e VC-3 são transmitidos diretamente no quadro STM-1. Neste caso os ponteiros (bloco AU-PTR) embutidos no quadro STM-1 gravam a relação de fase entre o quadro e o respectivo virtual container. Esta componente do quadro STM-1 dentro da qual o VC está apto a flutuar é definida como unidade administrativa (AU). O ponteiro correspondente, definido como ponteiro AU, do mesmo modo é contado como parte da AU. Três ponteiros AU de 3 bytes estão incluídos nos primeiros 9 bytes da quarta linha do quadro STM-1. Uma diferenciação é feita entre o AU-4 e o AU-3. É possível transmitir os seguintes ponteiros AU no quadro STM-1: quer seja 1 x AU-4 ou 3 x AU-3. A transmissão do VC-3 é possível, quer seja diretamente (AU-3) no STM-1 ou, indiretamente através de um AU-4. No último caso, 3 x VC-3 devem ser intercalados em um VC-4. Unidade administrativa de grupo AUG Vários AUs são intercalados byte-a-byte, ou seja, multiplexados byte-a-byte em uma AU de grupo (AUG). A AUG é uma estrutura de quadro sincronizada correspondendo ao STM-1 sem SOH. Se o SOH do STM-1 é adicionado ao AUG, um STM-1 é produzido. Um AUG pode ser composto tanto por 1 x AU-4 ou por 3 x AU-3.

Unidade de tributário TU Com exceção do VC-4, todos os VCs podem ser intercalados em um VC maior e transportados no STM-1. O VC "menor" geralmente pode flutuar em termos de fase dentro do VC "maior" (mais alta ordem). Para este fim deve ser posicionado em uma localização fixa dentro do VC de mais alta ordem, um ponteiro estabelecendo a relação de fase entre os dois VCs. Unidade de tributário TU é o termo utilizado para definir um componente do container de mais alta ordem. Dentro da Unidade de Tributário o LO VC embutido pode variar, bem como o correspondente ponteiro (ponteiro TU). Os TUs são assim diferenciados: TU-11, TU-12, TU-2, TU-3. Figura 12 - Hierarquia síncrona: estrutura do STM-1/AU-4/VC-4/TUG-3/TUG-2/TU-12 em conformidade com o ETSI.

Unidade de tributário de grupo TUG

7


Antes de serem intercalados em um container de mais alta ordem os TUs são combinados em um grande grupo, ou seja, intercalados byte-a-byte. Tal grupo é definido como TUG (unidade de tributário de grupo). Os seguintes TUGs foram definidos: TUG-2 e TUG-3. Tabela 1 - Tamanhos de containers e taxas de bit. Container Tamanho (bytes) Taxa de bit (kbit/s)

C-11 25

1600

C-12 34

2176

C-2 106

6784

C-3 756

48384

C-4 2340

149760 Virtual container Tamanho (bytes) Taxa de bit (kbit/s)

VC-11 26

1664

VC-12 35

2240

VC-2 107

6848

VC-3 765

48960

VC-4 2349

150336 Unidade de tributário Tamanho (bytes) Taxa de bit (kbit/s)

TU-11 27

1728

TU-12 36

2304

TU-2 108

6912

TU-3 768

49152

Unidade de tributário de grupo Tamanho (bytes) Taxa de bit (kbit/s)

TUG-2

108 6912

TUG-3 774

49536

Unidade administrativa Tamanho (bytes) Taxa de bit (kbit/s)

AU-3 786

50304

AU-4 2358

150912 Unidade administrativa de grupo Tamanho (bytes) Taxa de bit (kbit/s)

AUG 2358

150912 Mapeamento de containers AU-4 Um único VC-4 é transportado no AU-4. O AU-4 é uma estrutura de quadro sincronizada de (9 x 261 + 9) bytes correspondendo ao quadro STM-1 sem o overhead de seção SOH. O VC-4 é projetado para transmissão de um sinal plesiócrono de 140 Mbit/s. O VC-4 contém um container C-4 (9 x 260 bytes) mais uma coluna do overhead de via VC-4 (9 bytes). O VC-4 pode flutuar dentro do AU-4. O ponteiro do AU-4 contém a posição (endereço) do primeiro byte (J1) do POH do VC-4. Como o ponteiro do AU-4 endereça apenas a cada terceiro byte dentro do quadro, o VC-4 deve então iniciar apenas a cada três colunas do quadro. A figura 14 apresenta um diagrama do quadro AU-4 com o VC-4. A posição atual do VC-4 dentro do quadro STM-1 é mostrada na figura 15.

Figura 13 - VC-4, VC-3 em um STM-1. AU-3 No STM-1, três VC-3 podem ser diretamente transmitidos em 3 x quadros AU-3. Um VC-3 é projetado para transmissão de um sinal PDH de 45 Mbit/s ou de 34 Mbit/s. Um VC-3 compreende o container C-3 (9 x 84 bytes) e uma coluna de VC-3 POH (9 bytes). A figura 18 mostra uma representação esquemática. AU-3 é uma estrutura de quadro sincronizada de (9 x 87 + 3) bytes dentro da qual um VC-3 pode flutuar. Como a capacidade de transmissão (87 colunas ) do AU-3 é maior do que aquela necessária para um VC-3 (85 colunas), são inseridas 2 colunas de enchimento fixo para adaptação de capacidade.

3 x AU-3 são transmitidos multiplexados byte-a-byte no quadro STM-1, com cada AU-3 incluindo um ponteiro de 3 bytes (figura 19). Cada um dos 3 ponteiros AU-3 endereça um VC-3 respectivamente. Estes ponteiros indicam o primeiro byte do POH do correspondente VC-3. AUG em STM-1

8


O AUG é uma estrutura de quadro sincronizada de (9 x 261 + 9) bytes que se torna um STM-1 se for adicionado o SOH. AUG é composta por um AU-4 (figura 16) ou por 3 AU-3 multiplexados byte-a-byte (figura 17). TU-3 Três VC-3 podem ser intercalados byte-a-byte e inseridos em um VC-4 o qual é posteriormente transmitido no quadro AU-4 (figuras 13, 20 e 23). Dois níveis de ponteiros são ativados como resultado deste método indireto de transmissão:

O ponteiro do AU-4 no bloco SOH indica a posição do VC-4 dentro do quadro STM-1. 3 ponteiros TU-3 (3x3 bytes) estão fixos no VC-4 e registram as posições dos VC-3 isolados dentro do

VC-4. Os VC-3s individuais podem flutuar dentro das colunas do VC-4 a eles atribuídas. TU-3 é a defini-ção para aquelas colunas atribuídas ao VC-3 mais o ponteiro associado. O TU-3 é uma estrutura de (9 x 85 + 3) bytes.

Figura 14 - 1xAU-4 em um STM-1 TU-1x, TU-2 Os virtuais containers a seguir são definidos como (figuras 24 e 26): VC-11:

Projetado para transmissão de um sinal de 1,5 Mbit/s. Compreende um container C-11 (25 bytes) e o VC-11 POH (1

byte). VC-12:

Projetado para transmissão de um sinal 2 Mbit/s. Compreende um container C-12 (34 bytes) e o VC-12 POH (1 byte).

VC-2:

Projetado para transmissão de um sinal de 6 Mbit/s. Compreende um container C-2 (106 bytes) e o VC-2 POH (1 byte)

Os VC-1x/VC-2 podem ser transmitidos multiplexados byte-a-byte em um VC-4 ou VC-3. Para transmissão no VC-3, é proporcionada uma incorporação no STM-1 apenas através da via AU-3 (ver hierarquia síncrona). Um ponteiro por VC-1x/VC-2 possui uma posição fixa no quadro de mais alta ordem. As colunas de transmissão mais o ponteiro associado aos VC-1x e VC-2 são definidos como TU-1x e TU-2, respectivamente. Em contraste com a transmissão do VC de mais alta ordem (VC-3/4), os VC-1 x/2 são transmitidos em um multiquadro de 500 micro segundo (4 x 125 micro segundos) (figura 32). O VC-1 x/2 é fornecido com apenas um byte de ponteiro por sub-quadro de 125 micro segundos. Este byte de ponteiro vem embutido numa posição fixa no quadro de mais alta ordem (VC-3 ou VC-4). A transferência do ponteiro completo ocorre seqüencialmente; um byte do ponteiro é transmitido em cada sub-quadro de 125 micro segundos.

Para isto, a transmissão de todos os 3 bytes do ponteiro estará completa após 3 sub-quadros. O quarto sub-quadro do multiquadro de 500 micro segundos carrega um byte de ponteiro de reserva e, atualmente, não tem função definida. Figura 15 - 1 x AU-4 em um STM-1 TUG-2

Tendo sido multiplexado em um grupo, vários TU-1x são transportados nos containers de mais alta ordem (VC-3 ou VC-4). Tal grupo é definido como TUG-2 (unidade de tributário de grupo). Um grupo deste tipo é obtido multiplexando-se byte-a-byte o TU-1x apropriado (figura 25).Um único TU-2 já corresponde a um TUG-2 (figura 27). Estão definidos os seguintes TUG-2: 1 x TU-2 ou 4xTU-11 ou 3xTU-12 Ver as fig

9

uras 28 e 33.


igura 16 - AU-4 em um AUG. F

TUG-3 Um TUG-3 consiste de um TU-3 ou, de um grupo de vários TUG-2, pelo qual o TUG-2 pode compreender para sua parte 1 x TU-2 ou mais de um TU-1x (figura 30). A combinação em um grupo é equivalente a uma operação de multiplexação byte-a-byte. Um TUG-3 pode consistir de: 1 x TU-3 (figura 21) ou 7 x TUG-2 (figuras 29, 30 e 31) Figura 17 - 3xAU-3 em um AUG. O TUG-3 possui uma estrutura de 9 x 86 bytes. Se o TUG-3 contém um TU-3, a primeira coluna consiste de 3 bytes do ponteiro TU-3 e 6 bytes de enchimento fixo. Se o TUG-3 é composto de 7 TUG-2, a primeira coluna contém igualmente um ponteiro de 3 bytes e 6 bytes de enchimento fixo. Como o ponteiro não endereça um sinal individual, entretanto, ele não tem função. Neste caso o importante é os bytes de ponteiro individuais, os quais são incluídos no TUG-2 e endereça o único VC-1x/2. Estes bytes de ponteiro são colocados respectivamente na primeira linha da coluna do TUG correspondente. Figura 18 - 3xAU-3 em um STM-1. Conforme mencionado acima, como não há função definida para o ponteiro de 3 bytes na primeira coluna do TUG-3, ela é preenchida com um padrão fixo de bits conhecido como indicação de ponteiro nulo (NPI). Três TUG-3 podem ser intercalados byte-a-byte em um VC-4 (figura 22) que é posteriormente transmitido no quadro AU-4. Figura 19 - 3xAU-3 em um STM-1.

igura 20 - TU-3.

F

10


11

Figura 21 – TU - 3 em um TUG-3

Figura 22 – TUG - 3 em um VC-4

Figura 23 - 3xVC3 em um VC4

Figura 24 - TU-11 e TU-12.

Figura 25 - TU-11 /TU-12 em um TUG-2.


12

Figura 26 -TU-2.

Figura 27 - TU-2 em um TUG-2.

Figura 28 - Vários TUG-2. Figura 29 - TUG-2 em um TUG-3.


13

Figura 30 - TU-12 através de um TUG-2 em um TUG-3.

Figura 31 - Diferenciando TUG-3.

Figura 32 - Multiquadro TU-12 (500 micro segundos).

Figura 33 - TUG-2 (3 x TU-12)


Mapeamento de sinais plesiócronos Os sinais plesiócronos são alinhados à taxa de bit do container através de uma justificação bit-a-bit e byte-a-byte. A taxa de bit do container é sempre maior do que aquela do sinal plesiócrono a ser transmitido. O container pode ser visto como um quadro no qual o sinal plesiócrono é transmitido. Em adição aos bits de informação pura (I), este quadro inclui bits de oportunidade de justificação (S), bits de controle de justificação (C), assim como bits de overhead e bits de enchimento fixo também. A posição destes bits dentro do container é definida com precisão. O sinal plesiócrono é aproximadamente alinhado à temporização do container com os bits de enchimento fixo, enquanto os bits de oportunidade de justificação são utilizados para o alinhamento exato. O termo mapeamento é utilizado para descrever este arranjo fixo de bits. 140 Mbit/s no C-4

sinal plesiócrono de 140 Mbit/s é alinhado à taxa de bit do container C-4 por justificação positiva bit-a-bit. OSão fornecidos 1 bit de oportunidade de justificação e 5 bits de controle de justificação por linha do contai-ner. O mapeamento exato destes bits no container é mostrado nas figuras 35 e 36. O container C-4 tem uma capacidade total de transmissão de 260 x 9 x 8 bits / 125 micro segundos. Está disponível por linha uma capacidade de 2.080 bits. O sinal de 140 Mbit/s tem uma taxa de bit nominal de 139,264 Mbit/s, correspondendo a 17.408 bit/ 125 micro segundos. Deste modo, 1.934.222 bits seguem por uma única linha. O container C-4 fornece 1.934 bits I e um bit para possível justificação por linha para transmissão desta informação útil. Cada linha contém adicionalmente 5 bits de controle de justificação assim como bits de overhead e de enchimento fixo. 34 Mbit/s em um C-3 O método de justificação positiva/nula/negativa é utilizado para a transmissão de sinais plesiocronos de 34 Mbit/s em um container C-3. Com este objetivo são fornecidos dois bits de oportunidade de justificação dentro de três linhas do container. (figuras 37 e 38).

14

Figura 34 - Operação do ponteiro do TU

Figura 35 - Sinal de 139.264 kbit/s em um VC-4; Estrutura de bloco do VC-4.

Figura 36 - Sinal plesiócrono de 139.264 kbit/s em um VC-4. 1 linha de VC-4.


Três linhas do container C-3 fornecem 2016 bits para transmissão. Estes bits compreendem 1431 bits I, 2 bits de oportunidade de justificação, 2x5 bits de controle de justificação bem como bits de overhead e de enchimento fixo. Estes 1431 bits I no container são utilizados pelo sinal de entrada na taxa de bit nominal. Um bit de oportunidade de justificação deve ser utilizado permanentemente como um bit de informação I. O segundo bit de oportunidade de justificação é transmitido como um bit de justificação nula (sem informação).

Figura 37 - Sinal plesiócrono de 34.368 kbit/s em um VC-3. Estrutura de bloco. Todavia, se a taxa de bit do sinal de entrada está abaixo do valor nominal, o primeiro bit S (um bit I no caso do valor nominal) também deve passar a ser de enchimento se necessário Gustificação positiva). Se a taxa de bit do sinal de entrada exceder o valor nominal, o segundo bit S (um bit de justificação no caso de valor nominal) é utilizado como um bit I se for preciso (justificação negativa).

Figura 38 - Sinal plesiócrono de 34.368 kbit/s em VC-3. 3 linhas do VC-3. 2 Mbit/s em um C-12 Para transmissão do sinal de 2 Mbit/s são fornecidos diferentes procedimentos de mapeamento, dependendo se o sinal é plesiocrono ou sincronizado pela rede. São definidos mapeamentos assíncronos e síncronos a nível de byte.

Estrutura de multiplexação TU-12: Modo floating:

O POH do VC-12 pode flutuar no quadro TU; O ponteiro do TU-12 contém o endereço do VC-12

POH; Multiquadro do TU com 500 micro segundos.

Figura 39 - Opções de transmissão para 2.048 kbit/s no TU-12. Mapeamento assíncrono O virtual container (VC-12) flutua dentro do quadro de 500 micro segundos no modo floating. É fornecido um ponteiro por VC-12 para endereçar o VC no quadro. Ambos os sinais a 2 Mbit/s piesiocronos e síncronos podem ser transmitidos no modo floating. O sinal de 2 Mbit/s é alinhado à taxa de bit do container por meio de uma justificação positiva/nula/negativa. A localização exata dos bits individuais dentro do quadro de 500 micro segundos é mostrada na figura 40. Figura 40 - Sinal de 2.048 kbit/s plesiócrono em um VC-12. Mapeamento síncrono a nível de byte

Requer que o tributário tenha estrutura de quadro compatível (Prática TELEBRAS 225-100-706).

Só realiza o mapeamento de tributário síncrono com o VC-12, já que não utiliza o processo de justificação de bit.

15


A localização dos bits individuais dentro do quadro de 500 micro segundos é mostrada na figura 41. R* = pode ser utilizado para o time slot 0 se necessário. P1 P0 = 00 no início do multiquadro de sinalização no primeiro byte do quadro de sinalização.

Figura 41 - Mapeamento síncrono a nível de byte para o sinal de 2 Mbit/s Ponteiros Funções do ponteiro O ponteiro é utilizado para sincronização dos tributários e quadros de mais alta ordem. Empacotado dentro do virtual container, o sinal de tributário pode ser transmitido com uma fase separada daquela do quadro. A relação de fase entre o quadro e o virtual container é registrada nos bytes do ponteiro. Os bytes do ponteiro são embutidos no quadro em uma posição fixa e contém o endereço do primeiro byte do VC (primeiro byte do POH) dentro do quadro. A técnica do ponteiro permite que os sinais de tributários que estão empacotados no VC sejam inseridos no quadro de mais alta ordem sem necessidade de elaboração de uma memória intermediária. Qualquer incidência de flutuações de fase ou de taxa de bit podem ser compensadas através do alinhamento do valor do ponteiro em conjunto com uma justificação byte-a-byte positiva/nula/ negativa. É possível acessar o virtual container de mais alta ordem (HO VC) imediatamente após a interpretação do ponteiro AU. Um ponteiro a mais deve ser interpretado antes que seja possível acessar o LO VC.

O ponteiro permite que canais isolados de usuário sejam retirados e adicionados ao sinal como um todo, sem que o sinal tenha que ser completamente demultiplexado. Tipos de ponteiros Podem ser diferenciados 3 tipos de ponteiros: a) Ponteiro AU b) Ponteiro TU-3 c) Ponteiro TU-11 / TU-12 / TU-2 Os conteúdos de H1 e H2 são como a seguir:

Valor do ponteiro (endereço do POH do container); New data flag; Dígitos de informação de justificação; Tipo AU-3/AU-4/TU-3.

H3 contém:

Byte de ação do ponteiro; (para transmissão de informação com o método de justificação negativa).

Ponteiro AU Existem os seguintes ponteiros AU:

Ponteiro AU-4; Ponteiro AU-3.

16

Figura 42 - Estrutura básica do ponteiro AU-x/TU-3.

Figura 43 - Estrutura básica do ponteiro do TU-1x - TU –2.


Ponteiros AU-x (x= 3, 4) permitem que os VC-x em questão sejam alinhados em fase e freqüência com um quadro AU-x em particular. Isto corresponde ao alinhamento direto do payload (VC) ao overhead de seção (SOH). Os seguintes containers podem ser diretamente transportados no quadro STM-1: 1 x VC-4 (1 x 140 Mbit/s) por meio de um ponteiro AU-4. 3 x VC-3 (3 x 45 Mbit/s ou 3 x 34 Mbit/s) por meio de 3 ponteiros AU-3. Ponteiro TU-3 Os containers VC-3 também podem ser transportados indiretamente através de um container VC-4 no quadro STM-1. Para transmissão indireta os containers VC-3 são inicialmente alinhados ao quadro VC-4 por meio dos ponteiros TU-3; o container VC-4 é posteriormente alinhado ao quadro STM-1 com o ponteiro AU-4. 3 x VC-3 podem ser transportados no VC-4 com três ponteiros TU-3. Ponteiro TU-11/TU-12/TU-2 Os seguintes ponteiros são definidos:

Ponteiro TU-11; Ponteiro TU-12; Ponteiro TU-2.

Os ponteiros TU-1x e TU-2 permitem que os VC-1x e VC-2 sejam alinhados em fase e freqüência com o quadro de mais alta ordem (VC-3 ou VC-4). O VC-1x ou VC-2 é transportado em um multiquadro, com apenas um byte de ponteiro TU-1x ou TU-2 sendo transmitido por sub-quadro de 125 micro segundos. Após 3 sub-quadros de 125 MICRO SEGUNDOS a transmissão dos três bytes de ponteiro está completo e o quarto sub-quadro transporta um byte reserva de ponteiro. Para transmissão do TU-1x ou TU-2 vários TUs são combinados em um grupo (unidade tributário de grupo TUG) e os respectivos TUGs são posteriormente transferidos para um container VC-4 ou VC-3.

Figura 44 - Estrutura de ponteiro AU-x/TU-3

N...new data flag D...bit de decremento I….bit de incremento S...tipo AU/TU Informação de justificação: Justificação positiva: 5 bits I são invertidos; decisão majoritária. Justificação negativa: 5 bits D são invertidos; decisão majoritária.

Detecção do estado ativo: Ponteiros AU-3 e TU-3: decisão majoritária. Funções: New data flag: funciona como uma notificação para o receptor de que o valor do ponteiro foi modificado (não no caso de justificação).O novo valor do ponteiro é transmitido pelo menos nos três quadros seguintes.

17


Dígitos de serviço de justificação: os cinco bits I ou, como apropriado, os cinco bits D são conseqüentemente invertidos no quadro que está sendo ocupado com enchimento. O novo valor do ponteiro é transmitido pelo menos nos três quadros seguintes. Bits SS: eles são fornecidos para indicar o conteúdo (AU-4, AU-3, TU-3)

Figura 45 - Estrutura do ponteiro TU-1 x/TU-2. Indicação de concatenação (Cl) Aplicação:um sinal de banda larga dividido em vários sub-sinais é transmitido em um STM-N. Neste caso o ponteiro padrão é configurado no STM-1 #1, enquanto Cl é configurado no STM-1 #2. Deste modo, a relação de fase entre ambos os STM-1 permanece fixa.

Indicação de ponteiro nulo (NPI) Aplicação: TUG-3

Figura 46 - Casos especiais de ponteiro.

Estrutura de ponteiro

Numeração do offset do ponteiro Justificação de ponteiro

18

Figura 47 - Ponteiro AU-4. Figura 48 - Ponteiro AU-3.

Figura 49 - Ponteiro TU-3. Figura 50 - Numeração do offset de ponteiro AU-4.


Quando virtual containers existentes são inseridos em um quadro de mais alta ordem é possível ajustar as flutuações de fase e taxa de bit através de justificação byte-a-byte positiva /nula/negativa. Isto é necessário, por exemplo, se alguns sinais STM-1 que não estão 100% sincronizados com a rede se encontram em um nó da rede. Quando vários STM-1’s são multiplexados em um STM-N, por exemplo, os VCs de mais alta ordem contidos nos STM-1 s são adaptados ao quadro STM-N. Justificação nula: Se o VC a ser inserido e o quadro de mais alta ordem estão em sincronismo, não é necessária justificação. A diferença de fase (gravada no valor do ponteiro) entre o quadro e o início do VC permanece inalterada. Isto é chamado de justificação nula.

Justificação positiva: Se em comparação com a capacidade de transmissão do quadro a taxa de bit do VC está muito baixa, ou seja, a capacidade de transmissão disponível é maior do que aquela efetivamente necessária, três bytes de justificação (sem conteúdo de informação) são, se necessário, transmitidos no lugar dos três bytes de informação do VC em uma posição definida no quadro de modo a alinhar as taxas de bit. Isto corresponde a uma operação de justificação positiva. O início do VC (primeiro byte do POH) é conseqüentemente atrasado no tempo por 3 bytes em relação ao quadro. Esta operação atrasa o início do VC por 3 bytes no tempo e o valor do ponteiro deve ser incrementado de 1.

Justificação negativa: Se em comparação com a capacidade de transmissão do quadro a taxa de bit do VC está muito alta, ou seja, a capacidade de transmissão é inadequada, se necessário a capacidade suplementar pode ser fornecida no quadro. Isto é consumado pela transferência de 3 bytes do conteúdo do VC aos bytes de ação do ponteiro. A diferença de fase entre o quadro e o VC é então decrementada de três bytes e conseqüentemente o valor do ponteiro deve ser decrementado de 1. As correções do ponteiro só são possíveis a cada quatro quadros, ou seja, deve ser garantido que não haja mudança dos ponteiros pelo menos por três quadros consecutivos entre duas correções de ponteiro.

19

Figura 52 - Numeração do offset de ponteiro TU-3.

Figura 51 - Numeração do offset de ponteiro AU-3.

Figura 53 - Numeração do offset de ponteiro TU-11/ TU-12/TU-2


20

Figura 54 - Justificação positiva do ponteiro AU-4. Figura 55 - Justificação negativa do

ponteiro AU-4, caso padrão.

Figura 56 - Justificação positiva do ponteiro AU-3.

Figura 57 - Justificação negativa do ponteiro AU-3.

Figura 58 - Área de atuação da função de overhead.


Overhead Funções do overhead As funções dos canais de overhead incluem:

Formação do quadro; Monitoração de estado; Monitoração de erro; Localização de erro; Funções de manutenção; Funções de controle;

A estrutura do quadro STM-1 ou STM-N é tal que o overhead sempre se mantém como uma entidade separada da informação útil. A vantagem deste arranjo é que os bytes individuais do overhead podem ser extraídos, alterados ou adicionados em qualquer tempo sem que o sinal isolado tenha que ser demultiplexado primeiro. Uma diferença é feita entre o overhead de seção (SOH) e o overhead de via (POH).

Overhead de seção (SOH) Informações básicas Figura 59 - Estrutura do quadro STM-1 O bloco do SOH é composto de linhas com nove colunas. Os primeiros nove bytes das linhas 1 a 3 respectivamente, contém o RSOH (overhead de seção de regeneração). Os primeiros nove bytes das linhas 5 a 9 contém o MSOH (overhead de seção multiplex). Os primeiros nove bytes da quarta linha são utilizados pelos ponteiros AU e não fazem parte do SOH.

No caso do sinal multiplex STM-N, o SOH é composto de N bytes intercalados individualmente com as colunas dos SOH dos STM-1. As figuras 60 e 61 mostram o respectivo SOH de um quadro STM-4 e de um STM-16. É possível o acesso ao SOH em qualquer tempo depois da sincronização à palavra de alinha-mento de quadro do sinal STM-1. Os bytes do RSOH são utilizados para a supervisão e controle das seções de regeneração. Estes bytes são avaliados em cada regenerador e se necessário regenerados. Por esta razão, o regenerador deve sincronizar a si mesmo, o sinal STM-1 recebido.

Figura 60 - Estrutura do SOH de STM-1 Os canais MSOH são efetivos de multiplexador a multiplexador e não são influenciados pelos regeneradores. A figura 58 mostra a faixa de validade do SOH. Descrição dos bytes individuais do SOH Seção de overhead a) Alinhamento de quadro: A1, A2 Os primeiros 6 bytes do quadro são fornecidos para o alinhamento de quadro. O caminho é: A1 A1, A1, A2, A2, A2, sendo A1 = 11110110 e A2 = 00101000

Cada sinal STM-1 em um sinal multiplexado STM-N inclui esta marca. Conseqüentemente 4 x 6 = 24 bytes de alinhamento são transportados em um STM-4 (622 Mbit/s) e 16 x 6 = 96 bytes em um STM-16. b) Bytes JO e ZO

JO: "Trace" de seção de regeneração - O byte JO localizado na posição S(1,7,1) de um STM-N é alocado como "trace" de uma seção de regeneração. Seu uso entre duas operadoras de rede deve ter concordância

21


mútua. A definição dos bytes nas posições S(1,7,2) a S(1,7,N), denominados ZO. No interfuncionamento de equipamentos antigos, implementados com a funcionalidade de identificador de STM-N (byte C1), com equipamentos empregando a função "trace" de seção de regeneração, o padrão transportado pelos bytes nas posições S(1,7,1) a S(1,7,N) era definido como um identificador único o qual indicava o valor binário da multicoluna. Novos equipamentos interpretarão o modelo "00000001" em J0 como "Trace" de seção de regeneração - não especificado. Este "trace" de seção de regeneração não especificado pode também ser usado se não for feito uso de "trace" de seção de regeneração. c) BIP-8: B1

O byte B1 é utilizado para monitorar o sinal STM-N quanto a erros nas seções de regeneração. É fornecido um byte B1 no RSOH em cada quadro STM-1. Quando um sinal STM-N é transmitido apenas o byte B1 no primeiro STM-1 (STM-1 #1) é utilizado para monitoração de erro de bit do sinal STM-N. A monitoração de erro acontece de acordo com o procedimento de paridade conhecido como BIP (paridade intercalada de bit). No caso da monitoração do STM-N o procedimento do BIP-8 é aplicado sobre o quadro STM-N anterior após o embaralhamento completo. O resultado de 8 bits (uma palavra de código) é posteriormente inserido no byte B1 do quadro seguinte antes do embaralhamento. O byte B1 é avaliado e regenerado em cada regenerador e multiplexador. d) BIP-24: 3 x B2

Em cada STM-1 existem 3 bytes (3 x B2) que são fornecidos para monitoração de erro de bit das seções multiplex. Todos os bytes B2 são definidos (N x 3 x B2) para transmissão de um sinal STM-N. A aplicação do procedimento BIP-24 produz uma palavra de código de 24 bits (3 bytes) que são inseridos na posição do byte B2 de cada sinal STM-1. No sinal STM-1, é gerado o BIP-24 sobre o quadro anterior antes do embaralhamento, excluindo-se as primeiras três linhas do SOH. Os três bytes resultantes são posteriormente, inseridos no quadro seguinte, antes de embaralhar nas posições de B2 (no MSOH). As primeiras três linhas do SOH (o RSOH) não são registradas pelo B2, como resultado as mudanças no RSOH (no regenerador) não afetam o resultado de B2. e) Canal de serviço: E1, E2

Estes dois bytes fornecem canais de serviço e devem ser utilizados para a comunicação de voz, por ex. para transmissão de conversações entre regeneradores (E1) ou entre nós (E2). E1 e E2 estão definidos apenas no STM-1 #1 de um STM-N. f) Canal de usuário: F1

O byte F1 é reservado para uso das empresas operadoras. Ele pode ser utilizado para verificar funções específicas da rede. Em um STM-N o byte F1 é definido apenas no STM-1 #1. g) Canais de comunicação de dados: D1 a D12

Há 12 bytes do overhead (D1 a D12) que são fornecidos para a comunicação dos dados de monitoração e controle e são definidos como DCC (canais de comunicação de dados). Uma diferenciação é feita entre o DCCr com capacidade de transmissão de 192 kbit/s (D1 a D3) e o DCCm com capacidade de 576 kbit/s (D4aD12). Estes canais de comunicação de dados são definidos apenas no primeiro STM-1 (STM-1 #1) de cada sinal STM-N.

Figura 61 - Canais DCC Dentro de uma rede SDH é possível para um ou mais elementos de rede (nós) serem equipados com uma interface Q fornecendo a conexão para um sistema de gerenciamento de mais alta ordem. Tais elementos de rede(por ex.: multiplexador ou cross-connect) são definidos como elementos de rede gateway (GNE). A função do DCCr é

retransmitir comandos de controle do GNE para os regeneradores e retransmitir ao GNE (Q-SST) os dados monitorados obtidos nos regeneradores. Esta é a razão porque cada regenerador tem acesso ao DCCr.

22


O DCCm fornece a conexão dos dados de comunicação entre o GNE e aqueles multiplexadores que tem acesso ao DCCm. h) canais APS: K1, K2

Dois bytes são fornecidos para sinalização de comutação para proteção automática (APS = comutação para proteção automática). São definidas para os bytes K1 e K2 as seguintes funções:

Os bits 6, 7 e 8 do byte K2 são configurados para "1" em SIA (sinal de indicação de alarme) na seção da linha. Se estes bits são reconhecidos como "1" após o sinal STM-1 ter sido desembaralhado, isto é interpretado como um SIA.

RDI (FERF) (recepção de falha da estação distante). Se o multiplexador STM-1 não recebe sinal ou recebe um SIA, ele transmite o código FERF na direção oposta, configurando o código "110" nos bits 6,7 e 8 do byte K2. Então o multiplexador STM-N transmissor é notificado da falha. Se após o desembaralhamento o código "110" é reconhecido nas posições 6,7 e 8 de K2, isto indica que a ponta distante não recebeu sinal ou recebeu um SIA. K1 e K2 são definidos apenas para o STM-1 #1 no STM-N.

Comutação para proteção automática de linha 1 :n (n = 1-14).

Alguns canais de serviço dividem uma linha reserva nesta variante de comutação para proteção. Figura 62 - Funcionamento do Byte K2 No caso de falha os multiplexadores em ambas as pontas da linha devem comutar especificamente para o canal reserva. A notificação sobre o procedimento de comutação é feita através dos bytes K. Para isto é definido um protocolo serial de bit no anexo A da recomendação G.783.

i) Estado de Sincronização: S1 (bits 5 a 8)

Os bits 5 a 8 do byte S1#1 (linha 9, coluna 1 do primeiro STM-1) são alocados para mensagens de estado de sincronização. A tabela abaixo mostra as combinações destes bits para os quatro níveis de sincronização, de acordo com ITU-T. Duas combinações adicionais desses bits são mostradas: uma para indicar que a qualidade de sincronização é desconhecida e a outra para sinalização que a seção não deve ser utilizada para sincronização. Os códigos restantes são reservados para níveis de qualidade definidos em cada Administração.

SDH S1 bits 5, 6, 7, 8 Descrição do Nível de Qualidade de Sincronismo SDH Nível de

Qualidade Precisão

0000 Qualidade Desconhecida (Sincronismo de Rede existente) Q5 0001 Reservado 0010 G.811 Q1 1*10E-11 0011 Reservado 0100 G.812transit Q2 1*10E-9 0101 Reservado 0110 Reservado 0111 Reservado 1000 G.812 local Q3 2*10E-8 1001 Reservado 1010 Reservado 1011 SETS* Q4 4,6*E-6 1100 Reservado 1101 Reservado 1110 Reservado 1111 Não utilizado para sincronismo Q6

• Synchronization equipment timing source. • Tabela 3 j) Reserva: Z1, Z2

Bytes reservados para funções ainda não definidas. Estes bytes não deverão ser utilizados até que sejam definidos pela TELEBRÁS.

23


k) REI (FEBE) da seção de multiplexação: M1 Figura 63 - SOH do STM-4. Indicação de erro remoto na seção de multiplexação. Em um sinal STM-N este byte transporta a contagem (0 a N) dos blocos errados detectados pelo BIP-Nx24 (B2). Overhead de via do VC-3 e VC-4 (POH) Informação básica Figura 64 - SOH do STM-16. O POH é adicionado ao container C. Juntos eles formam o virtual container VC que é transportado como uma entidade inalterada no caminho da rede. O POH contém toda a informação necessária para uma transmissão segura do container. A informação sobre o estado do caminho completo pode ser obtido através da avaliação dos dados do POH. A figura 7.1 mostra a faixa de validade do POH. Descrição dos bytes do POH do VC-3/VC-4 POH do VC-3, VC-4 Figura 65 - Overhead de via de VC-3, VC-4.

VC-4 VC-3

a) Path trace J1 Este byte é utilizado para transmitir um indicador de caminho de 64 bytes, com 1 byte sendo transportado no J1 de cada quadro respectivo. A transmissão de mensagem é reinicializada após 64 quadros. Este indicador permite que seja monitorado o caminho de uma conexão diretamente feita em cada caso. Isto é especialmente importante para o controle das conexões diretamente feitas em cross-conexões.O byte J1 é o byte inicial do VC-4 e VC-3 e é endereçado pelo ponteiro AU ou TU.

b) BIP-8: B3

Existe 1 byte que é fornecido para monitoração de erro de bit do caminho do VC. É utilizado um código BIP-8 de paridade par. O BIP-8 é gerado antes do embaralhamento sobre todos os bits do virtual container em particular e é inserido no B3 do virtual container a seguir (novamente antes do embaralhamento). c) Signal label (identificador de sinal) C2

O byte C2 indica o tipo e composição da informação útil do sinal do VC-3 ou VC-4. Atualmente apenas 9 dos 256 valores possíveis estão definidos, os 247 bytes restantes são reservados para futuros mapeamentos de VC-3/VC-4. A tabela 7.2 mostra os códigos de mapeamento do byte C2. Tabela 4 - Códigos de mapeamento do byte C2

24

Bits 1234

Bits 5678

Código HEX Descrição

0000 0000 00 Não equipado 0000 0001 01 Equipado e não especificado 0000 0010 02 Estrutura TUG 0000 0011 03 Locked TU 0000 0100 04 Mapeamento assíncrono de 34.368 e 44.736 kbits/s dentro do container C3 0001 0010 12 Mapeamento assíncrono de 139.264 kbits/s dentro do container C4 0001 0011 13 ATM 0001 0100 14 MAN (DQDB) 0001 0101 15 FDDI


MAN - Metropolitan Área Network. DQDB - Distributed Quew Dual Bus. FDDI - Fiber Distributed Data Interface. ATM - Assynchronous Transfer mode. Observações: 1.O valor "0" indica que o VC3 ou VC4 não está equipado. Este valor pode ser originado se a seção está completa, mas não há VC3 ou VC4 equipado na origem. Funciona como supressor de alarme. 2.O valor "1" indica que o VC3 ou VC4 está equipado, mas não há código específico na tabela acima. Para equipamentos que transmitem apenas o valor "0" e "1", as condições seguintes são aplicadas: - O equipamento que transmite apenas "0" ou "1", ao receber qualquer valor diferente de "0", considera

como uma condição equipada e não especificada; - O equipamento que transmite o código específico, quando receber o valor "1" do equipamento que gera

apenas "0" ou "1", não poderá zerar um alarme de descasamento de sinal. 3.A identificação se o payload está estruturado com AU4 ou AU3 pode ser conhecida pela verificação dos bytes "y" na área de ponteiro AU (linha 4 do STM-1).

d) Path status (estado do caminho): G1 Figura 66 - Path status VC-3/VC-4 (G1) Um byte (G1) é utilizado para retornar a informação de falha do fim do caminho para o início e é sempre configurado no POH da direção oposta. O byte G1 é estruturado como a seguir.

Os bits 1 a 4 contém o número de blocos errados detectados pelo código BIP-8 (B3). São válidos os valores de 0 a 8, enquanto os sete valores restantes que podem ser assumidos pelos bits não devem ser gerados sob condições normais. Se estes valores ocorrerem, devem ser interpretados como 0 (sem erros).

Figura 67 - Exemplo para um multiquadro de 500 u.s de um indicador de multiquadro TU-12 utilizando bytes H4. O bit 5 contém um indicador de alarme. Este indicador de alarme é enviado de volta pelo circuito do VC-3/VC-4 se nenhum sinal válido é recebido. O bit 5 é configurado como "1" para um alarme, e como "0" em qualquer outra condição. O alarme é configurado nos seguintes casos específicos: recepção de SIA, falha de sinal ou conexões de via feitas incorretamente (trace mismatch). e) Path user channel (caminho de canal de usuário) F2, F3: Estes bytes são definidos para fins de comunicação pelo fornecedor da rede. Não há atualmente uma especificação exata. f) Indicador de multiquadro H4: O byte H4 funciona como uma identificação de quadro em casos onde o payload é distribuído sobre vários quadros, ou seja, quando é utilizado um multiquadro (por exemplo: para transmissão de containers de mais baixa ordem). O H4 inclui a informação de que um multiquadro está sendo transportado e é utilizado para identificar os sub-quadros individuais. g) byte K3:

Os bits de 1 a 4 do byte K3 estão alocados para sinalização da comutação automática de proteção da via de ordem superior. Os bits de 5 a 8 estão reservados para futura padronização internacional. h) byte do operador de rede N1:

25


Este byte pode ser reescrito pelo operador de rede sem afetar a facilidade de desempenho dada pelo byte B3. É alocado para propósitos específicos de gerenciamento. Para conexões tipo "tandem, o byte N1 é usa-do da seguinte maneira: os bits 1 a 4 são usados como resultado dos erros de entrada e os bits 5 a 8 são usados como um canal de comunicação. Overhead de via de VC-1x e VC-2 (POH) Informação básica No modo de transmissão "floating" do VC-1x e VC-2 são fornecidos 4 bytes como POH a cada 500 micro segundos.

Descrição dos bytes do POH do VC-1x/VC-2 Figura 68 - Overhead de via do VC-1x/VC-2.

a) Byte V5: Figura 69 - Byte V5, Observações: 1) O bit 1 e o bit 2 são utilizados

para monitoração de erro no caminho do VC-1x ou VC-2. Um código BIP-2 de paridade

par é utilizado. O BIP-2 é gerado sobre todos os bits dos respectivos VCs no multiquadro e inclui os bytes POH (V5 e bytes de enchimento R) mas não os ponteiros TU-1x/TU-2 (exceção: o byte de ponteiro V3 no caso de justificação negativa).

2) O bit 3 é uma indicação de falha "REI" (FEBE), que é voltada para o início do caminho do VC-1x/VC-2.

Se um ou mais erros tiverem sido detectados com o BIP-2 este bit é configurado para "1" na direção oposta. O bit é configurado para "0" se nenhuma falha for detectada.

3) O bit 4 é fixado em "1" se uma falha é declarada. Caso contrário, é fixado em zero, mesma função do bit

8 (RDI) de caráter provisório. 4) Os bits 5, 6 e 7: contém um identificador de sinal. 5) Bit 8: indicador de falha remota, RDI (FERF). Este bit é configurado para "1" se é recebido um sinal SIA ou não é recebido nenhum sinal. Esta indicação de alarme é configurada no POH da direção oposta e enviada de volta ao início do caminho.

Figura 70.1 - Ponteiros e identificadores de sinal b) Path Trace J2: Este byte é utilizado para transmitir um indicador de caminho para o VC-1x/VC-2. c) Byte do operador de rede N2: Byte alocado para propósitos específicos de gerenciamento.

d) Byte K4:

Byte reservado para futura padronização internacional. (Comutação automática de proteção de via de

onteiros e Identificadores de sinal

ordem inferior). P

26


Figura 70.2 - Ponteiros e identificadores de sinal. Monitoração, manutenção e controle na hierarquia SDH Monitoração de erro de bit São fornecidos bytes específicos nos overheads individuais para monitoração de erro de bit e localização de falha. Estes bytes informam a taxa de erro de bit e então a qualidade das seções de transmissão concernentes. Princípio operacional

No lado de transmissão uma palavra de código de n-bits é gerada sobre uma seqüência de bit de comprimento específico, conforme um protocolo de código fixo. Esta palavra de código é transportada, adicionalmente à informação útil, no overhead.

igura 7.1- Monitoração de erro de bit. F

A seqüência de bit está sujeita ao mesmo protocolo de código no lado de recepção e uma palavra de código é regenerada. A nova palavra de código é comparada com aquela transmitida. Qualquer discrepância entre as palavras de código indica erros de bit na transmissão. O número exato de bits errados não é determinado com este procedimento. Todavia, uma avaliação estatística das palavras de código incorretas permite que se tirem conclusões a respeito da taxa de erro de bit. Código BIP-N

igura 7.2 - Paridade de bit intercalado (BIP-N). F Um código especial de paridade conhecido como BIP-N é fornecido para monitoração de erro de bit na hierarquia síncrona. BIP-N: paridade de bit intercalado Geração de código BIP-N:

Aqui a seqüência de bits da unidade multiplex sob teste (por ex. STM-N, VC) deve ser considerada como dividida em seqüências de comprimento de n bits.

A paridade é agora gerada sobre o primeiro bit de cada seqüência respectiva e, é produzida a paridade par no final da unidade multiplex que está sendo testada. A paridade par de bits

corresponde ao primeiro bit da seqüência da palavra de có

mesmo procedimento é aplicado ao segundo bit de cada seqüência e o resultado gera o segundo bit da

eções de monitoração

digo de n bits. Opalavra de código. Isto continua do mesmo modo até que todos os n bits sejam gerados. A palavra de código de n bits assim gerada é então inserida e transportada no overhead apropriado. S São utilizadas diferentes palavras de código BIP-N para monitorar as seções de rotas individuais na hierarquia síncrona:

27

Seção de regeneração: B1 no RSOH


Uma palavra de código BIP-8 (1 byte) é fornecida para monitoração de erro de bit. Esta palavra de código é gerada sobre todos os bits no quadro STM-N após o embaralhamento. O byte BIP-8 é pos-

es de monitoração

teriormente inserido na posição reservada B1 do RSOH do quadro seguinte antes do embaralhamento. Este byte é avaliado e regenerado em cada multiplex e regenerador.

Figura 73. 1 - Seçõ Seção multiplex: B2 no MSOH

Uma palavra de código BIP-Nx24 (N x 3 bytes) é fornecida para monitoração de erro de seções multiplex isoladas. Esta palavra de código BIP-Nx24 é gerada antes do embaralhamento sobre todo o quadro STM-N exceto pelas três primeiras linhas do SOH. A palavra de código BIP-Nx24 (N x 3 bytes) é inserida antes do embaralhamento nos N x 3 bytes B2 fornecidos para este fim no MSOH do quadro seguinte. Estes bytes B2 não são abordados no regenerador.

Cam H inho do VC-3 e VC-4: B3 no PO

Um byte B3 é fornecido para monitoração de erro dos caminhos de transmissão individuais do VC-3 e VC-4. Uma palavra de código BIP-8 (1 byte) é gerada sobre a seqüência inteira de bits do virtual container e inserida no byte B3 apropriado do POH do virtual container seguinte. A palavra de código B3 é gerada sobre a seqüência completa de bits do VC incluindo o POH, mas sem ponteiros. No caso de justificação negativa deve ser observado que o byte de ação de ponteiro contém informação útil do VC e é então incorporado na geração do B3.

Figura 73. 2 - Seções de monitoração Caminho do VC-1xeVC-2: V5 no POH

Os primeiros 2 bits no byte V5 do POH dos respectivos VCs são fornecidos para monitoração

Figu

de erro de bit dos caminhos de transmissão individuais VC-1x e VC-2. Uma palavra de código BIP-2 (2 bits) é gerada sobre o bloco inteiro VC no multiquadro de 500(xs e inserido nas duas primeiras posições de bit do POH (V5) do VC a seguir.

ra 74 - Geração de B1, B2. REI, RDI (FEBE, FERF) REI = remote error indication (indicação de erro remoto) (FEBE) O POH dos virtuais containers individuais contém um byte (VC-3 e VC-4) ou 2 bits (VC-1x e VC-2) para

28

monitoração de erro de bit. Como mencionado previamente são utilizados os códigos BIP-8 ou BIP-2 respectivamente. Se forem detectados erros de bit no final do caminho quando as palavras de código BIP são avaliadas, um código REI (FEBE) é inserido na direção oposta (para o início do caminho) de modo a informar a fonte sobre a falha detectada.


Os bits 1 a 4 no byte G1 do POH são utilizados para transmissão de REI (FEBE) pelos VC-3 e VC-4. A paridade das seqüências de 8 bits é verificada com o código BIP-8 empregado. Podem ser detectadas um máximo de 8 violações de paridade. O código REI (FEBE) contém o número total de violações de paridade, com os valores de 0 a 8 sendo permitidos. Pode ocorrer de aparecer um valor diferente no código REI (FEBE), todavia, ele deve ser interpretado como 0 (sem erro). O bit 3 no byte V5 do POH é utilizado para transmissão de REI pelo VC-1x e VC-2. O bit é configurado para 0 se nenhuma violação de paridade é detectada com o BIP-2. Um erro de paridade é indicado pelo valor "1". Alarme remoto; RDI - remote defect indication (indicação de falha remota) (FERF) Se o multiplexador STM-N recebe um sinal de SIA ou que não seja válido, ele insere o código RDI (FERF) na direção oposta. O código RDI (FERF) (110) é inserido no byte K2 nas posições dos bits 6 a 8. Se nenhum sinal válido ou um SIA está presente quando os VCs individuais são recebidos, a ponta distante é notificada através de um alarme remoto. Este alarme remoto é configurado para 1 na ocorrência de uma falha; em operação normal seu valor é "0".

O alarme remoto é transportado no byte G1 (bit 5) do POH pelo VC-3 e VC-4. Para VC-1x e VC-2, o alarmeremoto é transportado no byte V5 (bit 8). SIA SIA = sinal de indicação de alarme. Se um equipamento detecta uma condição de falha, por exemplo, ausência de um sinal válido ou perda de alinhamento de quadro, ele gera e envia um sinal de indicação de alarme (SIA) na direção de saída do sinal. O objetivo deste sinal, que é enviado adiante da mesma maneira que um sinal normal, é prevenir a ativação dos alarmes nos equipamentos de mais baixa ordem. A recepção de um sinal de SIA desencadeia apenas funções diretas (como bloqueio dos canais) em um equipamento terminal específico. O sinal de SIA é um sinal de "1s" permanente na hierarquia plesiócrona. O sinal de alinhamento de quadro e a palavra de serviço são do mesmo modo configurados para "1" com o resultado de que o sinal de alinha-mento de quadro não é detectado como tal por muito mais tempo. Na hierarquia síncrona, o quadro STM-1 é completamente mantido, mesmo no caso de um SIA. Uma diferenciação é feita entre SIA de seção (section AIS) e o SIA de caminho (path AIS). Um SIA de seção é configurado se o sinal STM-1 ou STM-N tiver falhado. Ele é indicado no byte K2, no qual os bits 6, 7 e 8 são configurados para "1". Um SIA de caminho é configurado se um virtual container falha. O TU-n (n =1x, 2, 3) completo, incluindo o ponteiro, é configurado para "1" no caso de um SIA de caminho de TU (TU-path AIS). O AU-n (n = 3, 4) completo incluindo o ponteiro é configurado para "1" no caso de um SIA de caminho de AU (AU-path AIS). Estes sinais de "1s" permanentes são transportados no sinal STM-1 como informação útil válida. Códigos e interfaces SDH STM-1, interface elétrica. Os seguintes valores em conformidade com a G.703 são válidos para a interface elétrica:

Taxa de bit: 155,52 Mbit/s embaralhado Código: CMI 1.0 Vpp ± 0,1 V

STM-1 e STM-N, interface óptica

Taxa de bit: Nx155,2 Mbit/s (N = 1, 4, 16) embaralhado

29

Código: NRZ

Documents

001 - Capítulo 01 - SDH - Conceitos básicos