1

WorkshopGrecO 2005

Metodologia para Estimativa de Consumo de Energia em Memória Cache baseado em ADL

Aluno: Abel Guilhermino da Silva Filho (agsf@cin.ufpe.br)Orientador: Prof. Manoel Eusebio de Lima (mel@cin.ufpe.br)Início do Programa: 2002

2

Informações Gerais

• Aluno– Abel Guilhermino da Silva Filho

• Orientador – Prof. Manoel Eusebio de Lima

• Pós Graduação– Aluno de Doutorado (2002 – 2006)

• Linha de Pesquisa: – Estimativa de Energia– Exploração de Arquiteturas– Sistemas Reconfiguráveis

3

Descrição do Problema (Estimativa de Energia)

MIPS

Economia de 20% de energia

Análise Energia

Sparcv8

MIPS

Sparc

djpeg (img.jpg)

6kb

32mJ

40mJ

4

Descrição do Problema (Exploração Arquitetura)

bcnt

0,00002,00004,00006,00008,0000

10,000012,000014,000016,0000

3080 3085 3090 3095 3100 3105

Ciclos (/1000)

Ener

gia

Tota

l (*1

0^4)

• Size: 2k,4k,8kbytes• Linha: 16, 32, 64bytes• Associatividade: 1,2,4

PDM1

MEMIC1

(2k,16,1)

5

Relevância do Problema

• Cache contribui muito para performance e potência• Problema:

– Realizar estimativas de consumo de energia em memória cache num ambiente SoC

IP (Hw)

Cache

IP(HW)

IP(HW)

µP Core

IP(HW)

SoC

•Macci, E.: caches consomem em torno 50% num sistema P,Cache,MEM. (Feb 2003)•ARM920T: caches consomem quase a metade da energia de todo o chip (Segars 01)•M*CORE: cache unificada consome quase a metade da potência total do chip (Lee/Moyer/Arends 99)•Dutt, Nikil: cache consome certa de 45% da energia de um chip (set. 2004).

45%

6

Objetivo

• Desenvolver uma metodologia para realização de estimativa de consumo de energia em memória cache no nível de sistema.– Baseado em Simulação com Extensão de ArchC.– Modelo de Energia (eCacti)

• Desenvolvimento de uma heurística para exploração de arquitetura visando redução do consumo de energia

7

Abordagem Escolhida

Análises/Validações

8

Contribuição Esperada

• Estender ArchC para suportar estimativa de energia em memória cache

• Heurística de exploração de arquitetura visando redução do consumo de energia

9

Resultados (Estimativa)

2a etapa:

3a etapa:

(rawcaudio)

1a etapa:

2a etapa:

10

Resultados (Heurística)

AC_ARCH(mips1) { ac_mem MEM:5M; ac_powercache IC1("dm", 1024, 2, "wt" , "wal" , 1.7 , 0.08); ac_powercache IC2("dm", 2048, 2, "wt" , "wal" , 1.7, 0.08); ac_powercache DM1("2w", 2048, 1, "lru", "wb", "wal", 1.7, 0.08); ac_powercache DM2("2w", 4096, 1, "lru", "wb", "wal", 1.7, 0.08); ac_regbank RG:8; ac_regbank RB:256; ac_reg PSR,Y; ARCH_CTOR ( mips1 ) { ac_isa("mips1_isa.ac"); IC1.bindsTo( IC2 ); DM1.bindsTo( DM2 ); IC2.bindsTo( MEM ); DM2.bindsTo( MEM ); };};

Redução no consumo de energia(rawcaudio

)

11

Oportunidades

• Refinamentos do mecanismo de exploração– Desenvolvimento de Scripts– Integração ao modelo de exploração (Pablo)

• Instalação de ferramentas no Linux• Refinar modelo de Energia

– Considerando Precisão– Considerando Modelo Cycle Accurate

• Exploração de outros parâmetros da Arquitetura– Política Escrita Cache, Área, Processador,

Tecnologia, etc...– Considerar vários benchmarks

12

Publicações

• Publicações:– [1] Abel Guilhermino da Silva Filho and Manoel Eusebio de Lima, “A

Heuristic for Energy Consumption Exploration Based on Two-Level Cache Hierarchy”, Phd Forum at the VLSI-SoC 2005, Perth, Western Australia out 17-19, 2005.

– [2] A.G. Silva-Filho, R. Eskinazi, P.S.B.Nascimento and M.E.Lima. "AN ENERGY-AWARE EXPLORATION APPROACH BASED ON OPEN SOFTWARE ENVIRONMENT". > published in "IFIP International Federation for Information Processing", > Vol 184/2005, Chapter: p.97.

– [3] A.G. Silva-Filho; R. Eskinazi, P.S.B.Nascimento, and M.E. Lima, “An Energy-Aware Exploration Approach based on Open Software Environment”, International Embedded Systems Symposium (IESS), Manaus, Brasil August 15-17, 2005, pp. 97-102.

– [4] Abel Guilhermino da Silva Filho and Manoel Eusebio de Lima, “An Energy-Aware Exploration Heuristic Considering Two-Levels Cache”, Languages, Compilers, and Tools for Embedded Systems (LCTES’05) Student Research Forum; Chicago, Illinois, June 15-17 2005.

– [5] Paulo Sérgio B. Nascimento, P. R. M. Maciel, M. E. Lima, R. E. Sant'ana, and A.G. da Silva Filho, “A Partial Reconfigurable Architecture for Controllers Based on Petri Nets”, Proceedings of the 17th Symposium on Integrated Circuits and Systems Design (SBCCI) Pernambuco, Brazil September 7-11, 2004). ISBN 1-58113-947-0 

13

Publicações

• Publicações:– [6] Paulo Sérgio B. Nascimento, Paulo Romero M. Maciel, Manoel E. Lima,

Remy E. Sant'ana, Abel Guilhermino S. Filho, “A Partial Reconfigurable FPGA Implementation for Industrial Controllers Using SFC-Petri Net Description”, Proceedings of the 2005 ACM/SIGDA 13th international symposium on Field-programmable gate arrays, Pages: 262 – 262, Monterey, California, USA    February 20 - 22, 2005. ISBN:1-59593-029-9

– [7] Remy Eskinazi, Paulo Maciel, Manoel Eusebio, Paulo Nascimento, Abel Guilhermino, Carlos Valderrama, “A Timed Petri Net Approach for Pre-Run time Scheduling in Partial and Dynamic Reconfigurable Systems”, The 12th Reconfigurable Architectures Workshop (RAW 2005), Denver Colorado, USA, April 2005. ISBN 0-7695-2312-9

– [8] Remy Eskinazi, Paulo Maciel, Manoel Eusebio de Lima, Paulo Sergio Nascimento, Abel Guilhermino, Carlos Valderrama, “A Methodology for Hardware Tasks Scheduling Optimized in Time for Partial and Dynamic Reconfiguration of FPGAs”, International Workshop on Applied Reconfigurable Computing (ARC 2005) - Algarve, Portugal, February 22-23, 2005. ISBN: 972-99353-6-X

– [9] Remy Eskinazi, Manoel E. de Lima, Paulo R. M. Maciel, Carlos A. Valderrama, Abel G. Filho, Paulo S. B. Nascimento, “A Petri-Net Based Pre-Runtime Scheduler for Dynamically Self-Reconfiguration of FPGAs”, Proceedings of the 2005 ACM/SIGDA 13th international symposium on Field-programmable gate arrays, Pages: 262 – 262, Monterey, California, USA    February 20 - 22, 2005 ISBN: 1-59593-029-9