2. Estructura Básica de Una Computadora

7/25/2019 2. Estructura Bsica de Una Computadora

1/48

Estructura Bsica de uComputadMICROPROCES


2/48

COMPONENTES DE UNACOMPUTADORA

Casi todos las computadoras se han basamodelo diseado

por ohn !on Neumann en el Instituto dEstudios A!an"ados de

Princeton#


3/48


Tal diseo se conoce como arquitectura de von Neumbasa en tres conceptos cla!es%

Datos e instrucciones almacenados en una sola mem lectura'escritura#(# )os contenidos de esta memoria se direccionan indica

posici*n+ sin considerar el tipo de dato contenido en,# )a e-ecuci*n se produce si.uiendo una secuencia de tras instrucci*n /a no se 0ue dicha secuencia se mod e2pl3citamente4#


4/48

COMPONENTES DE UNACOMPUTADORA Sur.e el concepto de pro.rama almacenado# Memoria principal almacena datos e instrucciones# )a A)U /Unidad Aritm5tico )*.ica4 opera con datos en 6ormato binari )a UC /Unidad de Control4 interpreta las instrucciones de la memoria

e-ecuta# Un e0uipo de E7S /Entradas7Salidas4 diri.ido por la UC#

Sur.e el computador IAS 0ue es un prototipo para toda una serie decomputadoras de uso .eneral /&89(4#


5/48

AR:UITECTURA ;ON NEUMA


6/48

DETA))ES DE) COMPUTADOR

& +ormato de n?mero en binario ( Instrucciones (< bits c7u


7/48

DETA))ES DE) COMPUTADORCon-untos de re.istros /stora.e in CPU4%Registro temporal de memoria (MBR) contiene o

una palabra procedente de la memoria#Registro de direccin de memoria (MAR)especi1

direcci*n de la palabra 0ue ser@ escrita o leida en M

Registro de Instruccin (IR) contiene los B bits dede operaci*n de la instrucci*n a e-ecutar#


8/48

DETA))ES DE) COMPUTADORCon-untos de re.istros /stora.e in CPU4

Registro temporal de instruccin (IBR) contiene la instrucci*n dderecha de una palabra en memoria#

Contador de Programa (PC) contiene la direcci*n de la pr*2ima painstrucciones 0ue !an a ser captadas de la memoria#

Acumulador (AC) y Multiplicador Cociente (MQ) se emplean paoperandos $ resultados de operaciones de la A)U#


9/48

DETA))ES DE)COMPUTADOR IAS


10/48

DETA))ES DE) COMPUTADOR)a computadora IAS ten3a un total de (& instrucciones+ a.rupadas demanera%

Transferencia de datos% trans6erir datos entre la memoria $ los re.A)U o entre dos re.istros de la A)U#

Salto incondicional% normalmente la UC e-ecuta instrucciones secuen la memoria# )as instrucciones de salto pueden cambiar esta secu6acilitar tambi5n las operaciones repetiti!as#


11/48

DETA))ES DE) COMPUTADORAritmtica% operaciones reali"adas por la A)U#

Modi!cacin de direcciones% permite a la A)U reali"ar operacionedirecciones e insertarlas en instrucciones almacenadas en la memoranterior permite e2ibilidad en el direccionamiento de un pro.rama#


12/48


De la computadora IAS sur.e el concepto de pro.rames decir+ un hardare espec31co para una tarea partic

Si se deseaba reali"ar un c@lculo concreto+ se utili"abcon1.uraci*n de componentes l*.icos diseados esppara dicho c@lculo#


13/48

COMPONENTES DE UNACOMPUTADORA)a otra alternati!a 0ue sur.i* posteriormente 6ue construir una con1uso .eneral de 6unciones l*.icas $ aritm5ticas#

El hardare reali"aba 6unciones di6erentes se.?n las seales de cont

Con el hardare de uso .eneral+ el sistema acepta datos $ seales dproduce resultados


14/48


En lu.ar de recon1.urar el hardare para cada nue!o pro.rama+ el psimplemente necesitaba proporcionar un nue!o con-unto de seales )as seales de control se suministraban desde el pro.rama asociand

espec31co para cada posible con-unto de seales de control#)ue.o se aad3a un hardare de uso .eneral para .enerar las seale

a partir del c*di.o#Nace un nue!o m5todo denominado so6tare /secuencia de c*di.os

instrucciones4##


15/48

COMPONENTES DE UNACOMPUTADORAProgramacin soft"arePara cada operaci*n se pro!ee de un

?nico c*di.o /ADD+ MO;E4Una porci*n del hardare /UC4 acepta

el c*di.o $ .enera las seales decontrol#

As3 tenemos una computadora


16/48



17/48

>UNCIONAMIENTO DE UNA COMPUTA

)a 6unci*n b@sica 0ue reali"a una computadora es la e-ecuci*n de unconstituido por un con-unto de instrucciones almacenadas en la memEl procesador lee /capta4 la instrucci*n de memoria+ $ la e-ecuta#)a e-ecuci*n a su !e" puede estar compuesta por un cierto n?mero dEl procesamiento 0ue re0uiere una instrucci*n se denomina ciclo de


18/48

>UNCIONAMIENTO DE UNA COMPUTACiclo de instrucci*n b@sico+ compuesto por dos pasos

captaci*n $ ciclo de e-ecuci*n4% CPU capta /6etch4 CPU e-ecuta /e2ecute4

Ciclo de instruccin bsico )a e-ecuci*n del pro.rama se para+ s*lo si se descone

m@0uina+ si se produce un error o si se e-ecuta una in0ue lo detiene#


19/48

CIC)O DE CAPTACIFN El PC contiene la direcci*n de la pr*2ima instrucci*n a

El procesador capta la instrucci*n desde la memoria direcci*n indicada por el PC#

Se incrementa en & el PC /a no ser 0ue se indi0ue otr

)a instrucci*n captada se almacena en el IR#

El procesador interpreta la instrucci*n $ lle!a a cabo re0uerida#


20/48

CIC)O DE EECUCIFN

)a e-ecuci*n de una instrucci*n puede implicar una combinaci*n de acciones%Procesador#memoria% trans6erir datos desde la CPU a la memoria+

memoria a la CPU#Procesador#$%S% trans6erir datos a o desde el e2terior mediante la t

entre la CPU $ un m*dulo de E7S#Procesamiento de datos% la CPU debe reali"ar al.una operaci*n ar

l*.ica con los datos#Control% alteraci*n de la secuencia de e-ecuci*n+ e-# UMP


21/48

;ISIFN MGS DETA))ADA DE UN CIC)O DEINSTRUCCIFN

&iagrama de estado de un ciclo de instruccin


22/48

EECUCIFN DE) PROHRAMA

)os estados de la parte superior del dia.rama+ ocasionan intercambiCPU $ la memoria o un m*dulo de E7S#)os estados de la parte in6erior del dia.rama+ s*lo ocasionan operac

a la CPU#Obs5r!ese adem@s 0ue se considera en el dia.rama la posibilidad de

instrucci*n necesite m?ltiples operandos $ de lu.ar a m?ltiples resulAdem@s de 0ue se puede especi1car una instrucci*n 0ue realice ope

!ector /matri" unidimensional4 de n?meros o con una cadena /matri"unidimensional4 de caracteres#


23/48

INTERCONEIFN CON USESBus% Camino de intercone2i*n entre dos dispositi!os# Medio compartido# Usualmente broadcast# Seales disponibles para todos los dispositi!os conec Solo un dispositi!o puede transmitir a la !e" con 52ito >ormado por !arias l3neas o caminos de comunicaci* uses paralelos+ !arias l3neas para transmitir datos b E-# dato de B bits en bus de B l3neas#


24/48

ESTRUCTURA DE) USA cada l3nea /o con-unto4 se le asi.na una 6unci*n en Se pueden clasi1car en tres .rupos 6uncionales#

Pueden e2istir adem@s l3neas de alimentaci*n para suener.3a a los m*dulos conectados al bus#


25/48

US DE DATOS

Camino para los datos /o instrucciones4#

Su anchura determina cuantos bits se pueden trans6erir al mismo tie,(+ J= bits4#

Su anchura es un 6actor cla!e para determinar su per6ormance%

Si es de B bits $ las instrucciones son de &J bits entoncprocesador debe acceder dos !eces al m*dulo de memcada instrucci*n


26/48

US DE DIRECCIONES Se utili"an para desi.nar la 6uente o el destino del dato /o la in

situado en el bus de datos# E-+ si el procesador desea leer una palabra /dato o instrucci*n4

memoria /o en un m*dulo de E7S4 situar@ la direcci*n de la palde direcciones#

Su anchura determina la m@2ima capacidad de memoria posib

E- en el procesador B


27/48

US DE CONTRO)

Controla el acceso a las l3neas de datos $ de direcciones#

Transmiten tanto *rdenes como seales de tempori"aci*n o sincroni"los m*dulos del sistema#

)as seales de tempori"aci*n indican la !alide" de los datos $ las dir

)as seales de *rdenes indican la operaci*n a reali"ar#


28/48

US DE CONTRO) 'neas de control tpicas% Memory "rite% dato del bus se escribe en la posici*

direccionada#

Memory read% dato de la posici*n direccionada se sbus#

I% "rite% dato del bus se trans1ere al puerto de E7Sdireccionado#

I% read% dato del puerto de E7S direccionado se sit?

Transfer AC* (transferencia reconocida)% dato ac

situado en el bus#


29/48

US DE CONTRO) Bus re+uest (peticin del ,us)% indica 0ue un m*d

disponer del control del bus#

Bus grant (cesin del ,us)% indica 0ue se cede el cbus a un m*dulo 0ue lo hab3a solicitado#

Interrupt re+uest (peticin de interrupcin)% induna interrupci*n pendiente#

Interrupt Ac- (interrupcin reconocida)% seala 0interrupci*n pendiente se ha aceptado#


30/48

US DE CONTRO)

Cloc-% sincroni"a operaciones#

Reset% coloca los m*dulos conectados al bus en su einicial


31/48

>UNCIONAMIENTO DE) US Para en!iar un dato% Obtener el uso del bus#(#Trans6erir el dato a tra!5s del bus#.Para pedir un dato% Obtener el uso del bus#(#Trans6erir la petici*n al otro m*dulo mediante las l3neas de control $ ,# Esperar al 0ue el se.undo m*dulo en!3e el dato#


32/48

>UNCIONAMIENTO DE) US


33/48

PRO)EMAS PARA UN US A ma$or cantidad de dispositi!os conectados+ ma$or retardo de prop Si el control del bus pasa de un dispositi!o a otro+ aumentan los reta

propa.aci*n $ las prestaciones disminu$en# Cuello de botella a medida 0ue las peticiones del bus se acercan a la

del bus#

Soluci*n% utili"ar !arios buses or.ani"ados -er@r0uicamente con di6er

capacidades#

E)EMENTOS DE DISEO DE


34/48

E)EMENTOS DE DISEO DEUSES Aun0ue e2iste una .ran di!ersidad de diseos de buses+ ha$ unos po

par@metros 0ue sir!en para clasi1carlos#


35/48

TIPOS DE USES&edicado% est@ permanentemente asi.nado a una 6unci*n o a un su

63sico de componentes#Ej. dedicacin funcional% l3neas separadas para direcciones $ para da

Ej. subconjunto fsico de componentes% bus de E7S para interconectam*dulos E7S# )o anterior+ ele!a el rendimiento del sistema debido a 0menos conicto por el acceso al bus# Des!enta-a+ incremento del tam

del sistema#


36/48

TIPOS DE USESMultiple.ado% se utili"an las mismas l3neas para tra

di6erentes tipos de in6ormaci*n+ como por e-emplo dadirecciones#

Con una l3nea de control de Direcci*n ;@lida situamoscomien"o de la trans6erencia de datos+ la direcci*n sebus $ se acti!a la l3nea de control#

)ue.o cada m*dulo tiene un tiempo para copiar la dirdeterminar si 5l es el m*dulo direccionado#

Despu5s la direcci*n se 0uita del bus+ $ se utili"an lasl3neas para trans6erir el dato /lectura o escritura4#

)o anterior se conoce como multiple.ado por tiem


37/48

MU)TIP)EACIFN EN )AS REDES DE CO Es el proceso por medio del cual m?ltiples canales de datos se comb

!ia-ar por un mismo medio 63sico# Demultiple2aci*n es el proceso in!erso#


38/48

TIPOS DE USES;enta-as del multiple2ado por tiempo% uso de menos

de menos espacio+ menor costo#

Des!enta-as del multiple2ado por tiempo% circuiter3a comple-a+ reducci*n de prestaciones debido a 0ue noreali"ar e!entos en paralelo $a 0ue di6erentes e!entocompartir las mismas l3neas#

MTODOS DE ARITRAE DE


39/48

MTODOS DE ARITRAE DEUSESCentrali/ado% un ?nico dispositi!o de hardare+ denominado contro

o @rbitro es el responsable de asi.nar tiempos al bus# El @rbitro puede ser un dispositi!o separado o estar inte.rado al proc



40/48

MTODOS DE ARITRAE DEUSES&istri,uido% no e2iste un controlador central+ cada m*dulo dispone

para controlar el acceso+ $ los m*dulos act?an con-untamente para cbus#

En ambos m5todos de arbitra-e se desi.na un dispositi!o+ el procesam*dulo de E7S+ como maestro del bus#



41/48

MTODOS DE ARITRAE DEUSES El maestro podr3a iniciar la trans6erencia de datos /lectura o escritura

dispositi!o+ 0ue act?a como escla!o#


42/48

TEMPORIACIFN DE USES Qace re6erencia a la 6orma en 0ue se coordinan los e!entos en el busSncrona% en esta los e!entos est@n coordinados por un relo-# El bus

l3nea de relo- a tra!5s de la 0ue se transmite una secuencia de & s $ Un ciclo de relo- es cuando ten.o un ?nico inter!alo de & se.uido a ERENCIA DE DATOS D

'ectura %escritura no multiple.ada% ddirecci*n en!iadas por el m*dulo maestrmismo ciclo sobre l3neas de bus distintas

$scritura multiple.ada% direcci*n primdato se.undo ciclo#

'ectura modi!cacin escritura% lecturse.uida inmediatamente de una escriturmisma direcci*n#

Documents

2. Estructura Básica de Una Computadora