ADSP-BF533 EZ-KIT Lite評価システム・マニュアル...DSPのUARTは、RS232ライン・ドライバとDB9オス・コネクタに接続されるため、PCやその他のシリアル・デバイスとのインターフェースが

ADSP-BF533 EZ-KIT Lite™

評価システム・マニュアル

改訂版 1.3、2004 年 4 月

パーツ番号82-000730-01

Analog Devices, Inc.One Technology WayNorwood, Mass. 02062-9106

著作権情報

© 2004 Analog Devices, Inc., ALL RIGHTS RESERVED.このドキュメントは、Analog Devices, Inc. の書面による事前の明示の同意がない限り、いかなる形式でも複製できません。

Printed in Japan.

限定保証

EZ-KIT Lite 評価システムには、Analog Devices または正規販売代理店からご購入された日付から 1 年間にわたって、機材および製造上の欠陥に対する保証が付いています。

免責条項

Analog Devices, Inc. は、予告なく、この製品を変更する権利を保有します。Analog Devices から提供する情報の正確性と信頼性には万全を尽くしています。しかし、Analog Devices は、その使用に対する責任を一切負いません。その使用によって第三者の特許権やその他の権利が侵害された場合でも、同様に責任を負いません。Analog Devices, Inc. の特許権のもとでは、暗示的にも明示的にも、いかなるライセンスも提供しません。

商標と登録商標の通知

Analog Devices のロゴ、VisualDSP++、VisualDSP++ のロゴ、Blackfin、CROSSCORE のロゴは、Analog Devices, Inc. の登録商標です。

EZ-KIT Lite は、Analog Devices, Inc. の商標です。

その他すべての商標名と製品名は、それぞれの所有者の商標または登録商標です。

準拠規格

ADSP-BF533 EZ-KIT Lite 評価システムは、欧州 EMC 指令 89/336/EEC（93/68/EEC を含む）の基本要求事項に適合することが認定されており、

「CE」マークを表示しています。

ADSP-BF533 EZ-KIT Lite 評価システムは、1997 年 12 月 21 日付けの

「DSPTOOLS1」という技術構成ファイル（TCF）に追加され、次に示す

指定の欧州認定試験機関から CE 認定を授与されました。

技術認定番号：Z600ANA1.011

認定発行機関： Technology International (Europe) Limited

41 Shrivenham Hundred Business Park

Shrivenham, Swindon, SN6 8TZ, UK

EZ-KIT Lite 評価システムには、ESD（静電放電）

の影響を受けやすいデバイスが含まれています。人

体や試験機器には静電気が蓄積されやすく、知らな

い間に放電されます。デバイスが高エネルギーの静

電放電を被った場合、回復不能の損傷を生じる可能

性があります。性能の低下や機能の喪失を防止する

ために、適切な ESD 予防措置を講じることをお勧

めします。未使用の EZ-KIT Lite ボードは、出荷時

の保護用パッケージに保管してください。

目次

iv ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

目次

まえがき

マニュアルの目的 ..................................................................... xiii

対象とする読者 ......................................................................... xiii

マニュアルの内容 ..................................................................... xiv

マニュアルの最新情報 .............................................................. xv

テクニカル／カスタマ・サポート ............................................ xv

サポートするプロセッサ ........................................................... xv

製品情報 .................................................................................... xvMyAnalog.com .............................................................................. xvi

DSP 製品情報 ............................................................................... xvi

関連ドキュメント ......................................................................... xvi

オンライン・ドキュメント .......................................................... xvii

印刷物 ......................................................................................... xviiiVisualDSP++ のドキュメンテーション・セット ............................. xviii

ハードウェア・マニュアル .............................................................. xviii

データシート .................................................................................... xviii

DSP 刊行物へのご意見 ................................................................. xix

表記規則 .................................................................................... xix

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル v

目次

第 1 章はじめに

EZ-KIT Lite パッケージの内容 ................................................. 1-1

PC の構成 ................................................................................ 1-3

インストール・タスク ............................................................. 1-3VisualDSP++ と EZ-KIT Lite ソフトウェアのインストール ........ 1-4

VisualDSP++ ライセンスのインストールと登録 ......................... 1-5

EZ-KIT Lite ハードウェアのセットアップ ................................... 1-5

EZ-KIT Lite の USB ドライバのインストール ............................. 1-6Windows 98 の USB ドライバ .......................................................... 1-7

Windows 2000 の USB ドライバ ..................................................... 1-11

Windows XP の USB ドライバ ........................................................ 1-12

ドライバのインストールの確認 ................................................. 1-14

VisualDSP++ の起動 .................................................................. 1-15

第 2 章 EZ-KIT LITE の使い方

EZ-KIT Lite ライセンスの制約 ................................................. 2-2

メモリ・マップ ....................................................................... 2-2

SDRAM インターフェースの使い方 ........................................ 2-4

フラッシュ・メモリの使い方 .................................................. 2-6フラッシュ・メモリのマップ ...................................................... 2-6

フラッシュの汎用 IO ................................................................... 2-8

フラッシュ・メモリの設定 ........................................................ 2-10

LED と押しボタンの使い方 .................................................... 2-11

オーディオの使い方 ............................................................... 2-11

ビデオの使い方 ..................................................................... 2-13

vi ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

目次

プログラム例 .......................................................................... 2-14

バックグラウンド・テレメトリ・チャンネルの使い方 ......... 2-14

EZ-KIT Lite VisualDSP++ インターフェースの使い方 ........... 2-15トレース・ウィンドウ ............................................................... 2-15

トレース・バッファをイネーブルにする ........................................ 2-16

トレース・バッファ・データの読み出し ........................................ 2-16

パフォーマンス・モニタ ........................................................... 2-16

ブート・ロード .......................................................................... 2-18

ターゲット・オプション ........................................................... 2-18Reset Options .................................................................................. 2-19On Emulator Exit ............................................................................. 2-19

その他のオプション ........................................................................ 2-19

制約付きのソフトウェア・ブレークポイント ........................... 2-21

第 3 章 EZ-KIT LITE ハードウェア・リファレンス

システム・アーキテクチャ ...................................................... 3-2外部バス・インターフェース・ユニット .................................... 3-3

SPORT0 オーディオ・インターフェース ................................... 3-4

SPI インターフェース .................................................................. 3-4

プログラマブル・フラグ ............................................................. 3-4

PPI インターフェース .................................................................. 3-6ビデオ出力モード .............................................................................. 3-7

ビデオ入力モード .............................................................................. 3-7

UART ポート ................................................................................ 3-8

拡張インターフェース ................................................................. 3-8

JTAG エミュレーション・ポート ................................................ 3-9

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル vii

目次

ジャンパと DIP スイッチの設定 .............................................. 3-9ブート・モード選択ジャンパ（JP1、JP2） ................................. 3-9

コア電圧源選択ジャンパ（JP3） ................................................ 3-10

テスト DIP スイッチ（SW1、SW2） ......................................... 3-11

ビデオ設定スイッチ（SW3） ..................................................... 3-11

押しボタン・イネーブル・スイッチ（SW9） ............................ 3-12

LED と押しボタン ................................................................. 3-13プログラマブル・フラグ押しボタン（SW7-4） ......................... 3-13

リセット押しボタン（SW8） ..................................................... 3-14

電源 LED（LED1） ..................................................................... 3-14

リセット LED（LED2、LED3） .................................................. 3-14

ユーザ LED（LED9-4） ............................................................... 3-15

USB モニタ LED（LED11） ........................................................ 3-15

コネクタ ................................................................................ 3-16拡張インターフェース（J3-1） ................................................... 3-16

オーディオ（J4、J5） ................................................................ 3-17

ビデオ（J8） ............................................................................... 3-17

電源（J9） ................................................................................... 3-17FlashLINK (P1) .......................................................................... 3-18

RS232（P2） .............................................................................. 3-19SPORT0 (P3) ............................................................................. 3-19JTAG (P4) .................................................................................. 3-20

部品表

索引

viii ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

まえがき

アナログ・デバイセズのBlackfin®組込みメディア・プロセッサの評価シ

ステムADSP-BF533 EZ-KIT Lite™をご購入いただき、ありがとうござい

ます。

Blackfinプロセッサは、メディア命令セット計算（MISC）アーキテクチャ

をサポートする組込みプロセッサです。このアーキテクチャは、マイクロ

プロセッサと同様の環境で信号処理性能を実現するために、RISC、メディ

ア機能、およびデジタル・シグナル・プロセッシング（DSP）特性を自然

併合したものです。

この評価ボードは、ADSP-BF533 Blackfinプロセッサの機能をテストす

るために、VisualDSP++®開発環境と組み合わせて使用するように設計さ

れています。VisualDSP++開発環境を使用すれば、次のように高度なア

プリケーション・コードの開発とデバッグを行うことができます。

• C++、C、およびADSP-BF533アセンブリで記述されたアプリケー

ション・プログラムの作成、コンパイル、アセンブル、およびリンク

• アプリケーション・プログラムのロード、実行、ステップ、停止、

およびブレークポイントの設定

• データ・メモリとプログラム・メモリの読み書き

• コア・レジスタとペリフェラル・レジスタの読み書き

• メモリのプロット

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル ix

パソコン（PC）からADSP-BF533プロセッサへアクセスするには、USBポートまたはオプションのJTAGエミュレータを使用します。USBイン

ターフェースによって、ADSP-BF533プロセッサや評価ボード・ペリフェ

ラルに自由にアクセスできます。アナログ・デバイセズのJTAGエミュ

レータは、ホストPCとターゲット・ハードウェアとの間に高速通信を提

供します。また、広範囲のインサーキット・エミュレーション製品も用意

しています。アナログ・デバイセズのエミュレータとDSP開発ツールの

詳細については、下記のURLをご覧ください。http://www.analog.com/jp/processors/tools

ADSP-BF533 EZ-KIT Liteは評価ボードの機能を実演するプログラム例

を提供します。

EZ-KIT Lite評価システムで提供するVisualDSP++ライセンスで

は、ユーザ・プログラムのサイズを内部メモリの20KBに制限して

います。

ボードの特長 :

• アナログ・デバイセズADSP-BF533プロセッサ

756MHzまでの性能

160ピン・ミニBGAパッケージ

27MHz CLKIN発振器

• 同期DRAM（SDRAM）

MT48LC16M16―32 MB（16M×16ビット）

• フラッシュ・メモリ

2MB（512K×16×2チップ）

x ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

まえがき

• アナログ・オーディオ・インターフェース

AD1836―アナログ・デバイセズの96kHzオーディオ・コー

デック

4入力RCAフォノ・ジャック（2チャンネル）

6出力RCAフォノ・ジャック（3チャンネル）

• アナログ・ビデオ・インターフェース

ADV7183ビデオ・デコーダ付き3入力RCAフォノ・ジャック

ADV7171ビデオ・エンコーダ付き3出力RCAフォノ・ジャック

• 非同期シリアル・インターフェース（UART）

ADM3202 RS-232ライン・ドライバ／レシーバ

DB9オス・コネクタ

• LED

10個のLED：電源に1個（緑）、ボード・リセットに1個（赤）、

USBに1個（赤）、汎用として6個（黄）、USBモニタに1個（黄）

• 押しボタン

バウンス防止ロジック付きの5個の押しボタン：リセットに

1個、プログラマブル・フラグに4個

• 拡張インターフェース

PPI、SPI、EBIU、Timers2-0、UART、

プログラマブル・フラグ、SPORT0、SPORT1

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル xi

• その他の機能

JTAG ICE 14ピン・ヘッダ

EZ-KIT Liteボードには2つのフラッシュ・メモリがあり、メモリの合計

は2MBになります。フラッシュ・メモリを使用すれば、ユーザ固有のブー

ト・コードを格納できるため、ボードをスタンドアロン・ユニットとして

動作させることができます。詳細については、2-6ページの「フラッシュ・

メモリの使い方」を参照してください。ボードは32MBのSDRAMも搭載

しており、ユーザがランタイムで使用できます。

SPORT0はAD1836オーディオ・コーデックにインターフェースされるた

め、オーディオ信号処理アプリケーションを作成できます。また、オフ

ボード型コネクタにも接続されるため、他のシリアル・デバイスとの通信

が可能になります。SPORT0の詳細については、3-4ページの「SPORT0オー

ディオ・インターフェース」を参照してください。

DSPのパラレル・ペリフェラル・インターフェース（PPI）は、ビデオ・

エンコーダとビデオ・デコーダの両方に接続されるため、ビデオ信号処理

アプリケーションの作成が可能になります。

DSPのUARTは、RS232ライン・ドライバとDB9オス・コネクタに接続

されるため、PCやその他のシリアル・デバイスとのインターフェースが

可能になります。

さらに、EZ-KIT Liteボードは、プロセッサの多くのペリフェラル・ポー

トへのアクセスも提供します。アクセスは、3コネクタ拡張インターフェー

スという形で提供されます。拡張インターフェースの詳細については、3-8ページの「拡張インターフェース」を参照してください。

xii ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

まえがき

マニュアルの目的

このマニュアルでは、ハードウェアを使用し、PCにソフトウェアをイン

ストールする方法を説明し、作成したコードをADSP-BF533 EZ-KIT Liteで実行するためのガイドラインを提供します。さらに、評価ボードのコン

ポーネントの動作と設定についても説明します。後に、ADSP-BF533の将来のボード設計の参考として回路図と部品表を示します。

対象とする読者

このマニュアルは、ADSP-BF533 EZ-KIT Lite評価システムのユーザー

ズ・ガイドおよび参考資料です。アナログ・デバイセズBlackfinプロセッ

サのアーキテクチャ、動作、およびプログラミングに精通しているプログ

ラマを主な対象としています。

アナログ・デバイセズBlackfinプロセッサに不慣れなプログラマは、この

マニュアルに加えて『ADSP-BF533 Processor Hardware Reference』と

『Blackfin Processor Instruction Set Reference』をご利用ください。これ

らのマニュアルでは、プロセッサのアーキテクチャと命令セットについて

説明しています。VisualDSP++に不慣れなプログラマは、VisualDSP++のオンライン・ヘルプと、「VisualDSP++ユーザーズ・ガイド」または

「入門ガイド」を参照してください。これらのドキュメントについては、

「関連ドキュメント」を参照してください。

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル xiii

マニュアルの内容

マニュアルの内容

マニュアルの構成：

• 第1章「はじめに」（1-1ページ）

ソフトウェアとハードウェアのインストール手順、PC システムの条件、および基本的なボード情報について説明します。

• 第2章「EZ-KIT Liteの使い方」（2-1ページ）

プログラマの観点から見た EZ-KIT Lite の情報と、使いやすいメモリ・マップを提供します。

• 第3章「EZ-KIT Liteハードウェア・リファレンス」（3-1ページ）

評価システムのハードウェア面に関する情報を提供します。

• 付録A「部品表」（A-1ページ）

EZ-KIT Lite ボードの製造に使用される部品の一覧を示します。

• 付録B「回路図」（B-1ページ）

EZ-KIT Lite のボードレベルのデバッギングを行ったり、リファレンス設計として使用するためのリソースを提供します。

この付録はオンライン・ヘルプの一部ではありません。オンライン・ヘルプで回路図を参照するには、インストール用 CD のDocs¥EZ-KIT Lite Manualsフォルダにある、PDF 版の『ADSP-BF533EZ-KIT Lite Evaluation System Manual』をご覧ください。

xiv ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

まえがき

マニュアルの最新情報

この改訂版では、ブート・モードとコア電圧源選択ジャンパについて新

の回路図と情報を提供します。

テクニカル／カスタマ・サポート

DSPツール・サポートは、以下の方法でご利用になれます。

• DSP開発ツールのWebサイト

www.analog.com/jp/processors/tools

• 電子メールでのお問い合わせ

[email protected]

• アナログ・デバイセズの正規販売代理店

www.analog.com/intl/japan/salesdir/index.html

サポートするプロセッサ

ADSP-BF533 EZ-KIT Lite評価システムは、ADSP-BF533 Blackfin組込

みプロセッサをサポートします。

製品情報

製品情報は、アナログ・デバイセズWebサイト、製品のCD-ROM、また

は印刷刊行物（マニュアル）で取得できます。

アナログ・デバイセズWebサイトのURLは、www.analog.com/jpです。こ

のWebサイトでは、アナログ集積回路、アンプ、コンバータ、デジタル・

シグナル・プロセッサなど、広範囲の製品についての情報を提供します。

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル xv

製品情報

■ MyAnalog.com

MyAnalog.comは、アナログ・デバイセズWebサイトの無料機能で、Webページをカスタマイズして興味のある製品の新情報だけを表示できま

す。また、興味のあるWebページの更新情報を、週に一度電子メールで

受け取ることもできます。MyAnalog.comでは、書籍、アプリケーショ

ン・ノート、データシート、コーディング例などにアクセスできます。

登録：

www.myanalog.com で登録できます。MyAnalog.com を使用するには、

Registerをクリックしてください。登録の所要時間は約5分です。その後、

受け取りたい情報を選択できます。

すでに登録されたユーザの場合には、そのままログオンします。ユーザ名

は、ユーザの電子メール・アドレスです。

■ DSP 製品情報

デジタル・シグナル・プロセッサの詳細については、当社のWebサイト

（www.analog.com/jp/DSP）をご覧ください。技術刊行物、データシート、

アプリケーション・ノート、製品概要、製品発表にアクセスできます。

■ 関連ドキュメント

製品関連の開発ソフトウェアの詳細については、以下の刊行物を参照して

ください。

記載されたドキュメントについては、VisualDSP++システムのDocsフォ

ルダまたはオンライン・ヘルプを参照してください。大部分のドキュメン

トは印刷物でも入手できます。

EZ-KIT LiteボードをJTAGエミュレータと組み合わせて使用する

場合には、エミュレータに添付のドキュメントを参照してください。

xvi ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

まえがき

■ オンライン・ドキュメント

ソフトウェア・インストール・キットには、Windows®インターフェース

の一部としてオンライン・ヘルプが組み込まれています。これらのヘル

プ・ファイルは、VisualDSP++とADSP-BF533 EZ-KIT Lite評価システ

ムについての情報を提供します。

VisualDSP++のヘルプを表示するには、Helpメニュー項目をクリックす

るか、Windowsのタスクバーでスタート–>プログラム–>Analog Devices–>VisualDSP for 16-bit Processors–>VisualDSP++ Documentationを選択

します。

表 1. 関連する DSP 刊行物

書名説明

ADSP-BF533 Embedded Processor Datasheet 一般的な機能説明、ピン配置、タイミング

ADSP-BF533 Blackfin Processor Hardware Reference

プロセッサの内部アーキテクチャと全レジスタ

の機能の説明

Blackfin Processor Instruction Set Reference 使用できる全プロセッサのアセンブリ命令の説

明

表 2. 関連する VisualDSP++ 刊行物

書名説明

VisualDSP++ 3.5 User’s Guide for 16-Bit Processors

VisualDSP++ 3.5 の特長と使い方の詳細な説明

VisualDSP++ 3.5 Assembler and Preprocessor Manual for Blackfin Processors

Blackfin プロセッサのアセンブラ機能とコマン

ドの説明

VisualDSP++ 3.5 C/C++ Complier and Library Manual for Blackfin Processors

Blackfin プロセッサのコンパイラ機能とコマン

ドの説明

VisualDSP++ 3.5 Linker & Utilities Manual for 16-Bit Processors

16 ビット・プロセッサのリンカ機能とコマンド

の説明

VisualDSP++ 3.5 Loader Manual for 16-Bit Processors

16 ビット・プロセッサのローダー／スプリッタ

機能とコマンドの説明

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル xvii

製品情報

今ではVisualDSP++ヘルプ・システムの一部となっている、ADSP-BF533EZ-KIT Liteのヘルプを表示するには、HelpウィンドウのContentsタブ

でManuals –> Hardware Tools–>EZ-KIT Lite. Evaluation Systemsを選択

します。

ドキュメントの詳細については、下記のURLをご覧ください。http://www.analog.com/processors/Japan/resources/technicalLibrary

■ 印刷物

資料のご請求に関しましては、フリーダイヤル0120-390769（サンキュー

アナログ）までお問い合わせください。

VisualDSP++ のドキュメンテーション・セット

VisualDSP++マニュアルは、アナログ・デバイセズのWebサイトからダ

ウンロードが可能です。印刷物をご希望の場合は、併設のフリーダイヤル

までお問い合わせください。

ハードウェア・マニュアル

ハードウェア・リファレンス・マニュアルと命令セット・リファレンス・

マニュアルは、アナログ・デバイセズのWebサイトからダウンロードが

可能です。印刷物をご希望の場合は、併設のフリーダイヤルまでお問い合

わせください。

データシート

データシートはすべて、アナログ・デバイセズのWebサイトからダウン

ロードが可能です。印刷物をご希望の場合は、併設のフリーダイヤルまで

お問い合わせください。

xviii ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

まえがき

■ DSP 刊行物へのご意見

当社のマニュアルおよびオンライン・ヘルプについてのご意見・ご提案

は、下記のアドレスにお寄せください。[email protected]

表記規則

このマニュアルで使用する表記規則について、以下の表で説明します。

このドキュメントでは、特定の章にだけ適用される表記規則が追加

されることもあります。

例説明

Close コマンド

（File メニュー）

または OK

太字スタイルのテキストは、VisualDSP++ 環境およびボードのメニュー・

システム内の項目、およびユーザ・インターフェース項目であることを示

します。

{this | that} 構文説明での選択必須項目は、中カッコ内に縦棒で区切って示されます。こ

の例は、thisまたは thatと解釈します。

[this | that] 構文説明での省略可能項目は、大カッコ内に縦棒で区切って示されます。こ

の例は、省略可能な thisまたは thatと解釈します。

[this,…] 構文説明での省略可能な項目リストは、大カッコ内にカンマで区切った省

略記号で示されます。この例は、thisの省略可能なカンマ区切りリストと

解釈します。

PF9-0 レジスタ、コネクタ、ピン、コマンド、ディレクティブ、キーワード、コー

ディング例、および機能名は、letter gothicフォントで示されます。

filename キーワード以外のプレースフォルダは、斜体スタイルで示されます。

注：特に興味深い情報を提供したり、関連のトピックを示したりするためのも

のです。オンライン版のマニュアルでは、この記号の代わりに注という語

が表示されます。

注意：製品の動作に影響を与える、重要な設計上またはプログラミング上の問題

についての情報を提供するものです。オンライン版のマニュアルでは、こ

の記号の代わりに注意という語が表示されます。

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル xix

表記規則

xx ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

第1章はじめに

この章では、ADSP-BF533 EZ-KIT Lite評価システムの使用を開始するた

めに必要な情報を提供します。正しく動作させるために、1-3ページの「イ

ンストール・タスク」で説明する順序で、ソフトウェアとハードウェアを

インストールします。

この章は、以下の節で構成されます。

• 「EZ-KIT Liteパッケージの内容」1-1ページ

このEZ-KIT Lite評価システムに付属するコンポーネントの一覧を示します。

• 「PCの構成」1-3ページ

EZ-KIT Lite 評価システムで動作する PC の低条件について説明します。

• 「インストール・タスク」1-3ページ

ハードウェアとソフトウェアのセットアップ手順を説明します。

EZ-KIT Lite パッケージの内容

ADSP-BF533 EZ-KIT Lite評価システムのパッケージには、以下が含まれ

ます。

• ADSP-BF533 EZ-KIT Liteボード

• EZ-KIT Lite Quick Start Guide

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル 1-1

EZ-KIT Lite パッケージの内容

• VisualDSP++ 3.5 Installation Quick Reference Card

• 以下の内容を含むCD：

限定ライセンス付きの16ビット・プロセッサ用VisualDSP++

ADSP-BF533 EZ-KIT Liteデバッグ・ソフトウェア

USBドライバ・ファイル

プログラム例

ADSP-BF533 EZ-KIT Lite評価システム・マニュアル

• 7.5Vの汎用DC電源

• USB 2.0タイプのケーブル

• 登録カード（記入の上、ご返送ください）

不足する項目がある場合には、EZ-KIT Liteのご購入先またはアナログ・

デバイセズまでご連絡ください。

EZ-KIT Lite 評価システムには、ESD（静電放電）の

影響を受けやすいデバイスが含まれています。人体や

試験機器には静電気が蓄積されやすく、知らない間に

放電されます。デバイスが高エネルギーの静電放電を

被った場合、回復不能の損傷を生じる可能性がありま

す。性能の低下や機能の喪失を防止するために、適切

な ESD 予防措置を講じることをお勧めします。未使

用の EZ-KIT Lite ボードは、出荷時の保護用パッケー

ジに保管してください。

1-2 ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

はじめに

PC の構成

VisualDSP++ソフトウェアとEZ-KIT Liteが正しく動作するための、PCの小構成を次に示します。

EZ-KIT Lite は、Windows 95 や Windows NT では動作しません。

インストール・タスク

ADSP-BF533 EZ-KIT Liteを安全かつ効果的に使用するために、次のタ

スク・リストを提供しています。ソフトウェアとハードウェアの正しい動

作のために、以下の指示と順番に従ってください。

1. VisualDSP++ と EZ-KIT Lite ソフトウェアのインストール

2. VisualDSP++ ライセンスのインストールおよび登録

3. EZ-KIT Lite ハードウェアのセットアップ

4. EZ-KIT Lite の USB ドライバのインストール

5. USB ドライバのインストールの確認

6. VisualDSP++ の起動

Windows 98、Windows 2000、Windows XP

Intel（または同等の） 333MHz プロセッサ

VGA モニタとカラー・ビデオ・カード

2 ボタン・マウス

ハード・ドライブに 200MB の空き領域

128MB RAM

フルスピード USB ポート

CD-ROM ドライブ



■ VisualDSP++ と EZ-KIT Lite ソフトウェアのインストール

このEZ-KIT Liteは、16ビット・プロセッサ用のVisualDSP++ 3.5の新

バージョンに付属しています。VisualDSP++のインストールには、

EZ-KIT Liteのインストールが含まれます。

VisualDSP++とEZ-KIT Liteソフトウェアをインストールするには：

1. VisualDSP++ インストール用 CD を CD-ROM ドライブに挿入します。

2. ご使用の PC で自動再生が有効である場合には、Install Shield WizardWelcome 画面が表示されます。そうでない場合には、スタートメニューからファイル名を指定して実行を選択し、名前フィールドにD:¥ADI_Setup.exe と入力します。ここで、D はご使用の CD-ROMドライブの名前です。

3. 画面に表示される指示に従って、ソフトウェアのインストールを続行します。

4. Custom Setup 画面で使用可能なシステムのリストから EZ-KITLite を選択し、インストール・ディレクトリを選択します。

Feature Description フィールドのアイコンをクリックして、選択したシステムの説明を表示します。終わったら、次へをクリックします。

5. Ready to Install 画面でインストール・オプションを変更するにはBack、ソフトウェアをインストールするには Install、インストールを終了するには Cancel をクリックします。

6. EZ-KIT Lite がインストールされると、Wizard Completed 画面が表示されます。終了するには Finish をクリックします。


はじめに

■ VisualDSP++ ライセンスのインストールと登録

VisualDSP++とEZ-KIT Liteは許諾製品です。購入されたライセンスごとに、

ソフトウェアのコピーを1つだけ実行することができます。VisualDSP++またはEZ-KIT Liteソフトウェアの新しいコピーをPCにインストールし

たら、自分のライセンスをインストール、登録、および検証する必要があ

ります。

ライセンスのインストールと登録のプロセスについては、ご使用のパッ

ケージに同封されている『VisualDSP++ 3.5 Installation Quick ReferenceCard』（タスク1、2、3）をご覧ください。

■ EZ-KIT Lite ハードウェアのセットアップ

ADSP-BF533 EZ-KIT Liteボードは、スタンドアロン・ユニットとして、

パソコンの外部で動作するように設計されています。コンピュータのケー

スを開ける必要はありません。

EZ-KIT Liteボードを接続するには：

1. パッケージから EZ-KIT Lite ボードを取り外します。部品の損傷を防ぐため、ボードを扱うときには静電気放電を回避するよう注意してください。

2. 図 1-1 は、デフォルトのジャンパ設定、DIP スイッチ、コネクタの位置、システムで使用する LED を示します。初に、ボードがデフォルト設定になっていることを確認します。

EZ-KIT Lite 評価システムには、ESD（静電放電）の影

響を受けやすいデバイスが含まれています。人体や試験

機器には静電気が蓄積されやすく、知らない間に放電さ

れます。デバイスが高エネルギーの静電放電を被った場

合、回復不能の損傷を生じる可能性があります。性能の

低下や機能の喪失を防止するために、適切な ESD 予防

措置を講じることをお勧めします。未使用の EZ-KITLite ボードは、出荷時の保護用パッケージに保管してく

ださい。



3. 提供された電源を EZ-KIT Lite ボードの J9に接続します。緑の電源LED（LED1）の点灯を目視で確認します。また、2 つの赤のリセットLED（LED2とLED3）が、一瞬点灯してから消えることを確認します。

4. USBケーブルの一端をPCの使用可能なフルスピードUSBポートに接続し、他端をADSP-BF533 EZ-KIT LiteボードのJ10に接続します。

■ EZ-KIT Lite の USB ドライバのインストール

以下のプラットフォームにインストールされたEZ-KIT Lite評価システム

では、フルスピードUSBポート（×1）が必要です。

• 1-7ページの「Windows 98のUSBドライバ」では、Windows 98へのインストールを説明します。

• 1-11ページの「Windows 2000のUSBドライバ」では、Windows2000へのインストールを説明します。

図 1-1. EZ-KIT Lite のハードウェア・セットアップ


はじめに

• 1-12ページの「Windows XPのUSBドライバ」では、Windows XPへのインストールを説明します。

デバッグ・エージェントで使用するUSBドライバは、マイクロソフト認

定ではありません。このドライバはコマーシャル環境を対象とせず、開発

環境やラボ環境を対象としているためです。

Windows 98 の USB ドライバ

初めてADSP-BF533 EZ-KIT Liteを使用する前に、Windows 98のUSBドライバをインストールする必要があります。

USBドライバをインストールするには：

1. CD を CD-ROM ドライブに挿入します。

デバイスをUSBポートに接続すると、図 1-2に示すように、Windows98 の新しいハードウェアの追加ウィザードが起動します。

2. 次へをクリックします。

図 1-2. Windows 98―新しいハードウェアの追加ウィザード



3. 図 1-3 に示すように、使用中のデバイスに最適なドライバを検索する（推奨）を選択します。

4. 次へをクリックします。

5. 図 1-4 に示すように、CD-ROM ドライブを選択します。

図 1-3. Windows 98―ドライバを検索

図 1-4. Windows 98―CD-ROM を検索


はじめに

6. 次へをクリックします。図 1-5 に示すように、Windows 98 はインストール用 CD のWmUSBEz.inf ファイルを検索します。

7. 次へをクリックします。ファイルをコピーしています ... ダイアログ・ボックスが表示されます（図 1-6）。

図 1-5. Windows 98―ドライバを検索

図 1-6. Windows 98―.SYS ファイルを検索



8. 参照をクリックします。図 1-7 に示す開くダイアログ・ボックスが現われます。

9. ドライブでは、ご使用の CD-ROM ドライブを選択します。

10. OK をクリックします。ファイルをコピーしています ... ダイアログ・ボックス（図 1-8）が表示されます。

図 1-7. Windows 98―.SYS ファイルを開く

図 1-8. Windows 98―.SYS ファイルをコピー


はじめに

11. OK をクリックします。

これでドライバのインストールが完了します（図 1-9）。

12. 完了をクリックしてウィザードを終了します。

1-14ページの「ドライバのインストールの確認」の指示に従って、インス

トールを確認します。

Windows 2000 の USB ドライバ

VisualDSP++ 3.5のインストール・ソフトウェアは、選択されたEZ-KITLiteに必要なドライバをプリインストールします。また、システム内に古

いドライバが検出された場合には、そのドライバをアップグレードしま

す。

VisualDSP++ 3.5 インストーラを実行する前に、他のハードウェア

ウィザード・ウィンドウがバックグラウンドで実行されていないこ

とを確認します。実行中のウィザード・ウィンドウがある場合に

は、それらのウィンドウを閉じてからインストーラを起動します。

図 1-9. Windows 98―ソフトウェアのインストールが完了




1. VisualDSP++ 3.5 がすでにシステムにインストールされている場合には、ステップ2に進みます。そうでない場合には、VisualDSP++3.5 のインストールを実行します。インストールの詳細については、『VisualDSP++ 3.5 Installation Quick Reference Card 』を参照してください。VisualDSP++ 3.5 を Windows 2000 にインストールする際には、適切な EZ-KIT Lite コンポーネントがインストール用に選択されていることを確認します。

2. EZ-KIT Lite デバイスを PC の USB ポートに接続します。Windows 2000 は、EZ-KIT デバイスを自動的に検出し、選択されたデバイスに適切なドライバを自動的にインストールします（ステップ 1 を参照）。

3. 1-14 ページの「ドライバのインストールの確認」の指示に従って、インストールを確認します。

Windows XP の USB ドライバ

VisualDSP++ 3.5のインストール・ソフトウェアは、選択されたEZ-KITLiteに必要なドライバをプリインストールします。また、システム内に古

いドライバが検出された場合には、そのドライバをアップグレードします。

VisualDSP++ 3.5 インストーラを実行する前に、他のハードウェア

ウィザード・ウィンドウがバックグラウンドで実行されていないこ

とを確認します。実行中のウィザード・ウィンドウがある場合に

は、それらのウィンドウを閉じてからインストーラを起動します。


1. VisualDSP++ 3.5 がすでにシステムにインストールされている場

合には、ステップ 2 に進みます。そうでない場合には、VisualDSP++3.5 のインストールを実行します。インストールの詳細については、

『VisualDSP++ 3.5 Installation Quick Reference Card』を参照してく

ださい。


はじめに

VisualDSP++ 3.5 を Windows XP にインストールする際には、適

切な EZ-KIT Lite コンポーネントがインストール用に選択されて

いることを確認します。

2. EZ-KIT Lite デバイスを PC の USB ポートに接続します。デバイスを USB ポートに接続すると、図 1-10 に示すように、Windows XP の新しいハードウェアの検出ウィザードが起動します。

図 1-10. Windows XP―新しいハードウェアの検出ウィザード



3. ソフトウェアを自動的にインストールする（推奨）を選択し、次へをクリックします。選択されたデバイスのドライバのインストールが完了すると（ステップ 1 を参照）、図 1-11 に示すウィンドウが表示されます。

4.「ドライバのインストールの確認」の指示に従って、インストール

を確認します。

■ ドライバのインストールの確認

EZ-KIT Lite評価システムをご使用になる前に、USBドライバのソフト

ウェアが正しくインストールされていることを確認します。

1. USB ケーブルが評価ボードと PC に接続されていることを確認します。

2. 黄色の USB モニタ LED（LED11）の点灯を確認します。これは、ボードがホスト PC と適切に通信しており、VisualDSP++ を実行する準備ができていることを示します。

図 1-11. Windows XP―ドライバのインストールが完了


はじめに

3. USB ドライバ・ソフトウェアが適切にインストールされていることを確認します。Windows のデバイスマネージャを開き、図 1-12 に示すように、ADI Development Tools の下に ADSP-BF533 EZ-KIT Lite が感嘆符なしで表示されることを確認します。

EZ-KIT LiteをWindows 98で使用する場合には、USBケーブルを

ボードから切り離してから、PC をブートします。Windows 98 が

ブートされ、ログオンしてから、USB ケーブルをボードに再接続

します。この時点から、通常の動作を継続してください。

■ VisualDSP++ の起動

VisualDSP++でセッションを設定するには：

1. 黄色の USB モニタ LED（USB コネクタの近くにある LED11）が点灯することを確認します。これは、ボードがホスト PC と適切に通信しており、VisualDSP++ を実行する準備ができていることを示します。

図 1-12. デバイスマネージャのウィンドウ



2. コントロール（CTRL）キーを押し下げます。

3. Windows のタスクバーでスタートボタンを選択し、プログラム、Analog Devices、VisualDSP++ 3.5 for 16-bit Processors、VisualDSP++Environment を選択します。

初めて VisualDSP++ を実行する場合には、ステップ 4 に進みます。既存のセッションがある場合には、Session List ダイアログ・ボックスが表示されます。

4. New Session をクリックします。

5. 図 1-13 に示す、New Session ダイアログ・ボックスが表示されます。

6. Debug Target で、EZ-KIT Lite (ADSP-BFxxx) を選択します。

7. Processor で、適切なプロセッサ ADSP-BF533 を選択します。

8. Session Name に新しいターゲット名を入力するか、デフォルト名を受け入れます。

9. OK をクリックして Session List に戻ります。新しいセッションを反転表示させ、Activate をクリックします。

図 1-13. New Session ダイアログ・ボックス


第2章 EZ-KIT LITEの使い方

この章では、ADSP-BF533 EZ-KIT Lite評価システムのプログラム開発に

役立つ情報を提供します。以下の節で構成されます。

• 「EZ-KIT Liteライセンスの制約」2-2ページ

EZ-KIT Lite に付属の VisualDSP++ ライセンスの制約について説明します。

• 「メモリ・マップ」2-2ページ

ADSP-BF533 EZ-KIT Lite ボードのメモリ・マップを規定します。

• 「SDRAMインターフェースの使い方」2-4ページ

内蔵 SDRAM を設定するためのレジスタ値を規定します。

• 「フラッシュ・メモリの使い方」2-6ページ

内蔵フラッシュ・メモリについて説明します。

• 「プログラム例」2-14ページ

ADSP-BF533 EZ-KIT Lite 評価システムに組み込まれているプログラム例についての情報です。

• 「バックグラウンド・テレメトリ・チャンネルの使い方」2-14ページ

VisualDSP++ のバックグラウンド・テレメトリ・チャンネル機能の利点を説明します。


EZ-KIT Lite ライセンスの制約

• 「EZ-KIT Lite VisualDSP++インターフェースの使い方」2-15ペー

ジ

EZ-KIT Lite システムのトレース、性能モニタリング、ブート・ローディング、コンテキスト切り替え、およびターゲット・オプションの各機能について説明します。

ADSP-BF533 Blackfinプロセッサのプログラミングの詳細については、

「関連ドキュメント」を参照してください。

EZ-KIT Lite ライセンスの制約

EZ-KIT Liteに付属のライセンスには、以下の制約があります。

• ユーザ・プログラムのサイズは、ADSP-BF533 プロセッサの 20KBの内部メモリ・スペースに制限されます。

• シミュレータ／エミュレータ・セッションへの接続は許可されませ

ん。

• キット・ライセンス付きのVisualDSP++を使用するには、EZ-KITLiteハードウェアを接続してパワーアップする必要があります。

メモリ・マップ

ADSP-BF533プロセッサの内部SRAMは、命令やデータの格納に使用で

きます。内部SRAMの構成については、『ADSP-BF533 Processor HardwareReference』を参照してください。

ADSP-BF533 EZ-KIT Liteボードには、SDRAMとフラッシュ・メモリの

2種類の外部メモリがあります。

SDRAMのサイズは32Mバイト（16M×16ビット）です。プロセッサの

メモリ・セレクト・ピン~SMS0は、SDRAM用に設定されています。


EZ-KIT Lite の使い方

フラッシュ・メモリは、2つのデュアルバンク・フラッシュ・メモリ・デ

バイスで実装します。これらのデバイスは、内部SRAMとレジスタに加え

て、プライマリとセカンダリのフラッシュ・メモリを含みます。プライマ

リ・フラッシュ・メモリの合計は2Mバイトで、1Mバイトずつ、2つの独

立した非同期メモリ・バンクにマッピングされます。セカンダリ・フラッ

シュ・メモリは、SRAMやレジスタとともに、非同期メモリ・スペースの

3番目のバンクを占有します。その目的で、プロセッサのメモリ・セレク

ト・ピン~AMS0、~AMS1、~AMS2を使用します。

表 2-1. EZ-KIT Lite 評価ボードのメモリ・マップ

開始アドレス終了アドレス内容

外部

メモリ

0x0000 0000 0x07FF FFFF SDRAM バンク 0（SDRAM）。2-4 ページの「SDRAMインターフェースの使い方」を参照。

0x2000 0000 0x2000 FFFF ASYNC メモリ・バンク 0（プライマリ・フラッシュ

A）。2-6 ページの「フラッシュ・メモリの使い方」を

参照。

0x2010 0000 0x201F FFFF ASYNC メモリ・バンク 1（プライマリ・フラッシュ

B）。2-6 ページの「フラッシュ・メモリの使い方」を

参照。

0x2020 0000 0x202F FFFF ASYNC メモリ・バンク 2（フラッシュ A と B のセカ

ンダリ・メモリ、SRAM、内部レジスタ）。2-6 ページ

の「フラッシュ・メモリの使い方」を参照。

その他すべてのアドレス未使用


SDRAM インターフェースの使い方

SDRAM インターフェースの使い方

MT48LC4M16ATG-75 16M×16ビット（32MB） SDRAMメモリを使用

するには、3つのSDRAMコントロール・レジスタを初期化する必要があ

ります。VisualDSP++ EZ-KIT Liteセッションにある（つまり、エミュ

レータを使用せずに、USBデバッグ・インターフェースを使用している）

とき、SDRAMレジスタは、デバッガを通じて自動的に設定されます。表

2-2に示す値は、デバッガを通じてバンク0がアクセスされる（たとえば、

メモリ・ウィンドウの表示やプログラムのロードなどの処理）たびに使用

されます。これらの数値は、大の柔軟性が得られるよう設定され、54～133MHzのシステム・クロック周波数で有効です。

内部

メモリ

0xFF80 0000 0xFF80 3FFF データ・バンク A SRAM 16KB

0xFF80 4000 0xFF80 7FFF データ・バンク A SRAM ／キャッシュ 16KB

0xFF90 0000 0xFF90 3FFF データ・バンク B SRAM 16KB

0xFF90 4000 0xFF90 7FFF データ・バンク B SRAM ／キャッシュ 16KB

0xFFA0 0000 0xFFA0 FFFF 命令 SRAM 64KB

0xFFA1 0000 0xFFA1 3FFF 命令 SRAM ／キャッシュ 16KB

0xFFB0 0000 0xFFBO 0FFF スクラッチ・パッド SRAM 4KB

0xFFC0 0000 0xFFDF FFFF システム MMR 2MB

0xFFE0 0000 0xFFFF FFFF コア MMR 2MB

その他すべてのアドレス予約済み

表 2-1. EZ-KIT Lite 評価ボードのメモリ・マップ（続き）




EBIU_SDGCTLレジスタは、チップを初にセルフリフレッシュ・モードに

することで、ユーザ・コード内での書き換えのみが可能です（ADSP-BF533Blackfinプロセッサ・リファレンスを参照）。Settingsプルダウン・メニュー

からアクセスできるTarget Optionsダイアログ・ボックスの該当する

チェックボックスをクリアすると自動機能が無効になり、手動設定が可能

になります。詳細については、2-18ページの「ターゲット・オプション」

を参照してください。

SDRAMの自動設定は、どのSCLK周波数にも適化されていません。表

2-3には、118.8MHz、126MHz、および133MHzのSCLKを使用するSDRAM

レジスタに対して適化された設定を示します。内部電圧レギュレータを

使用する場合のEZ-KIT Liteの大周波数である、594MHzのコア周波数

を使用するとき、SCLKの大周波数は118.8MHzです。大性能を達成

するには、ユーザ・コードでEBIU_SDRRCレジスタだけを変更する必要が

あります。

表 2-2. EZ-KIT Lite セッションの SDRAM デフォルト設定1

レジスタ値機能

EBIU_SDGCTL 0x0091998D SCLK ＝ 133MHz で計算

16 ビット・データ・パス

外部バッファリング・タイミングはディスエーブル

tWR ＝ 2 SCLK サイクル

tRCD ＝ 3 SCLK サイクル

tRP ＝ 3 SCLK サイクル

tRAS = 6 SCLK サイクル

プリフェッチはディスエーブル

CAS レイテンシ＝ 3 SCLK サイクル

SCLK1 はディスエーブル

EBIU_SDBCTL 0x00000013 バンク 0 はイネーブル

バンク 0 のサイズ＝ 32MBバンク 0 の列アドレス幅＝ 9 ビット

EBIU_SDRRC 0x000001A0 SCLK ＝ 54MHz で計算

RDIV ＝ 416 クロック・サイクル

1 54MHz <=SCLK <= 133MHz


フラッシュ・メモリの使い方

EZ-KITのインストール・ディレクトリには、SDRAMインターフェース

のセットアップ方法を示すプログラム例が含まれています。


以下の節では、フラッシュ・メモリ・デバイスの設定方法に加えて、メモ

リや汎用IOピンの使い方を説明します。

ADSP-BF533 EZ-KIT Liteボードでは、STMicroelectronics社の2つの

PSD4256G6Vフラッシュ／汎用IOデバイスを採用しています。これらの

デバイスは、フラッシュ・メモリだけではなく、メモリ・マッピングされ

る追加のIOピンも備えています。

EZ-KITインストール・ディレクトリには、汎用IOピンの機能の実動作方

法に加えて、フラッシュ・メモリのプログラム方法を示すコード例が含ま

れています。

■ フラッシュ・メモリのマップ

各デバイスには、次のメモリ・セグメントが含まれます。

• 1Mバイトのプライマリ・フラッシュ・メモリ

• 64Kバイトのセカンダリ・フラッシュ・メモリ

• 32Kバイトの内部SRAM

表 2-3. SDRAM の最適設定

レジスタ SCLK = 133 MHz（プロセッサ MAX）

SCLK = 126 MHz（CCLK = 756 MHz）

SCLK = 118.8 MHz（CCLK = 594 MHz）

EBIU_SDGCTL 0x0091 998D 0x0091 998D 0x0091 998D

EBIU_SDBCTL 0x0000 0013 0x0000 0013 0x0000 0013

EBIU_SDRRC 0x0000 0406 0x0000 03CF 0x0000 0397



• 256バイトのコンフィギュレーション・レジスタ（IO制御）

各セグメントへのアクセスは、8ビットまたは16ビットとすることができ

ます。そのために、プロセッサのメモリ・セレクト・ピン~AMS0、~AMS1、

~AMS2を使用します。非同期メモリ・バンク0は、ハード・リセットの後

では常にイネーブルです。一方、バンク1とバンク2は、ソフトウェアで

イネーブルにする必要があります。表 2-4に、非同期メモリ・コンフィ

ギュレーション・レジスタの例を示します。

表 2-5に示すように、各フラッシュ・チップは、プロセッサのアドレス・

スペースにマッピングされるメモリ・セクタによって初に構成されます。

表 2-4. 非同期メモリ・コントロール・レジスタの設定例

レジスタ値機能

EBIU_AMBCTL0 0x7BB07BB0 バンク 1 とバンク 0 のタイミング・コントロール

EBIU_AMBCTL1ビット15-0 0x7BB0 バンク 2 のタイミング・コントロール（バンク 3は使用せず）

EBIU_AMGCTLビット 3-0 0xF すべてのバンクをイネーブル

表 2-5. フラッシュ・メモリのマップ


0x2000 0000 0x200F FFFF フラッシュ A プライマリ（1MB）

0x2010 0000 0x201F FFFF フラッシュ B プライマリ（1MB）

0x2020 0000 0x2020 FFFF フラッシュ A セカンダリ（64KB）

0x2024 0000 0x2024 7FFF フラッシュ A SRAM（32KB）

0x2027 0000 0x2027 00FF フラッシュ A レジスタ（256 バイト）

0x2028 0000 0x2028 FFFF フラッシュ B セカンダリ（64KB）

0x202C 0000 0x202C 7FFF フラッシュ B SRAM（32KB）

0x202E 0000 0x202E 00FF フラッシュ B レジスタ（256 バイト）

その他すべてのアドレス予約済み



■ フラッシュの汎用 IO

ここでは、フラッシュAまたはフラッシュBの適切なレジスタの設定によ

り制御する、汎用IO信号について説明します。これらのレジスタは、2-7ページの表 2-5に示すように、プロセッサのアドレス・スペースにマッピ

ングされます。

フラッシュ・デバイスのIOピンは、A～Gのラベルを付けた8ビット・ポー

トとして配置されます。一連の8ビット・レジスタは、各ポートに関連付

けられています。これらのレジスタは、Direction、Data In、およびData

Outです。なお、DirectionレジスタとData Outレジスタは、パワーアッ

プ時やハードウェア・リセット時にオール・ゼロにクリアされます。

Directionレジスタは、IOピンの方向を制御します。ビットが0の場合、

対応するピンは入力として機能します。ビットが1の場合、対応するピン

は出力です。これは8ビットの読み出し／書き込みレジスタです。

Data In レジスタでは、ポートのピンのステータスを読み出すことができ

ます。これは8ビットの読み出し専用レジスタです。

Data Outレジスタでは、出力ピンを0にクリアしたり、1に設定したりで

きます。これは8ビットの読み出し／書き込みレジスタです。

ADSP-BF533 EZ-KIT Liteボードでは、フラッシュ Aとフラッシュ Bの

ポートAとBだけを採用しています。表 2-6にフラッシュ A、表 2-7にフ

ラッシュ Bのコンフィギュレーション・レジスタ・アドレスを示します

（ポートAとBだけを記載）。以下のビットは、拡張ボード・コネクタに接

続します。

• フラッシュ AポートBのビット7と6

• フラッシュ BポートAのビット7–0と、ポートBのビット7–0



表 2-8と表 2-9に、IO割り当てを示します。

表 2-6. フラッシュA ポート A、B のコンフィギュレーション・レジスタ

レジスタ名ポート A アドレスポート B アドレス

Data In（読み出し専用） 0x2027 0000 0x2027 0001

Data Out

（読み出し／書き込み）

0x2027 0004 0x2027 0005

Direction


0x2027 0006 0x2027 0007

表 2-7. フラッシュB ポート A、B のコンフィギュレーション・レジスタ

レジスタ名ポート A アドレスポート B アドレス

Data In（読み出し専用） 0x202E 0000 0x202E 0001

Data Out


0x202E 0004 0x202E 0005

Direction


0x202E 0006 0x202E 0007

表 2-8. フラッシュ A ポート A の制御

ビット番号ユーザ IO ビット値

7 未定義任意

6 未定義任意

5 PPI クロック選択ビット 1 00＝局部発振器（27MHz）

4 PPI クロック選択ビット 0 01＝ビデオ・デコーダ・ピクセル・クロック

1X＝拡張ボード PPI クロック

3 ビデオ・デコーダ・リセット 0＝リセット・オン、1＝リセット・オフ

2 ビデオ・エンコーダ・リセット 0＝リセット・オン、1＝リセット・オフ

1 予約済み任意

0 コーデック・リセット 0＝リセット・オン、1＝リセット・オフ



■ フラッシュ・メモリの設定

フラッシュ・メモリは、完全に設定可能です。各フラッシュのデフォルト

設定を変更するには、PSDsoft Express™ソフトウェアを使用する必要が

あります。また、プロジェクトが変更された後で、FlashLINK™を使用

してフラッシュ・メモリをプログラムし直す必要があります。デフォルト

のプロジェクト・ファイルは、¥…¥VisualDSP 32-Bit Processors¥

Blackfin¥EZ-KITs¥ADSP-BF533¥PSDConfigFiles ディレクトリにありま

す。なお、PSDsoft ExpressによるPSD4256G6Vの設定や、FlashLINKを使用した再プログラミングにつきましては、アナログ・デバイセズでは

サポートいたしません。技術的なお問い合わせは、電子メールで

STMicroelectronics社（[email protected]）にお願いします。

PSD4256G6Vは、STMicroelectronics社（www.st.com/psd）から発売さ

れているFlashLINK JTAGプログラミング・ケーブルを使用して、プロ

グラムし直すことができます。FlashLINKは、PCの任意のパラレル・

ポートに接続できます。DSM2150の設定を変更し、FlashLINKケーブル

を動作させるには、PSDsoft Express開発ソフトウェアが必要です。

PSDsoft Expressは、www.st.com/psdから無料でダウンロードできます。

表 2-9. フラッシュ A ポート B の制御

ビット番号ユーザ IO ビット値

7 未使用任意

6 未使用任意

5 LED9 0＝ LED オフ、1＝ LED オン








LED と押しボタンの使い方

EZ-KIT Liteは、汎用IO用の4つの押しボタンと6つのLEDを提供します。

6つのLEDには、LED4～LED9のラベルが付けてあり、フラッシュ・メモ

リ・インターフェースの汎用IOピンを通じてアクセスします。ピンの詳

細なプログラム方法については、2-8ページの「フラッシュの汎用IO」を

参照してください。

4つの汎用押しボタンには、SW4～SW7のラベルが付けてあります。個々の

ボタンのステータスを読み出すには、プログラマブル・フラグ（PF）入

力であるPF8～PF11を使用します。対応するスイッチを押すとPFは“1”

を示します。スイッチが押されていない場合、PFは“0”を示します。押

しボタンとPF入力との接続は、SW9 DIPスイッチによって行います。詳細

については、3-12ページの「押しボタン・イネーブル・スイッチ（SW9）」を参照してください。

LEDと押しボタンの機能を実演するために、EZ-KITインストール・ディ

レクトリにはプログラム例が収められています。

オーディオの使い方

AD1836オーディオ・コーデックは、3チャンネルのステレオ・オーディ

オ出力と、2チャンネルのマルチチャンネル96kHz入力を提供します。プ

ロセッサのSPORT0インターフェースは、AD1836コーデックのステレオ・

オーディオ・データ入／出力ピンで連結されます。プロセッサは、時分割

多重（TDM）またはI2Sモードでオーディオ・コーデックにデータを転送

できます。

I2Sモードでは、コーデックは96kHzのサンプル・レートで動作可能です

が、2チャンネルの出力しか使用できません。TDMモードでのサンプル・

レートは大48kHzですが、すべての入／出力チャンネルを同時に使用で

きます。I2Sモードを使用する場合、プロセッサのTFS0ピンとRFS0ピンだ


オーディオの使い方

けでなく、TSCLK0ピンとRSCLK0ピンも、プロセッサの外部で接続する必

要があります。これにはSW9 DIPスイッチを使用します（詳細については、

3-12ページの「押しボタン・イネーブル・スイッチ（SW9）」を参照して

ください）。

AD1836オーディオ・コーデックの内部コンフィギュレーション・レジス

タは、プロセッサのSPIポートを使用して設定します。プロセッサのPF4

プログラマブル・フラグ・ピンは、このデバイスの選択に使用します。マ

ルチチャンネル・コーデックの設定方法については、下記のURLをご覧

ください。www.analog.com/UploadedFiles/Data_Sheets/344740003AD1836_prc.pdf

AD1836コーデックのリセットは、フラッシュAの汎用IOピンPA0によっ

て行います。ピンの使い方の詳細については、2-8ページの「フラッシュ

の汎用IO」を参照してください。

AD1836コーデックを実動作するために、EZ-KITインストール・ディレ

クトリにはプログラム例が収められています。



ビデオの使い方

このボードは、ビデオの入／出力アプリケーションをサポートします。

ADV7171ビデオ・エンコーダでは、高3つのアナログ・ビデオ出力チャ

ンネルを提供します。一方、ADV7183ビデオ・デコーダでは、高3つのアナログ・ビデオ入力チャンネルを提供します。エンコーダとデコーダ

は、ADSP-BF533プロセッサのパラレル・ペリフェラル・インターフェー

ス（PPI）に接続されます。ビデオ・インターフェース・ハードウェアの

詳細については、3-6ページの「PPIインターフェース」を参照してくだ

さい。

ビデオ・インターフェースの動作のために、以下の基本ステップを実行す

る必要があります。

1. アプリケーションの必要に応じて、SW3 DIP スイッチを設定します。詳細については、3-11 ページの「ビデオ設定スイッチ（SW3）」を参照してください。

2. ビデオ・デバイスへのリセットを除去します。詳細については、2-8ページの「フラッシュの汎用 IO」を参照してください。

3. デコーダを使用する場合：

プログラマブル・フラグ出力 PF2 を“0”に駆動してデバイ

スをイネーブルにします。

PPIクロックを選択します（2-9ページの表 2-8を参照）。

4. 使用中のビデオ・デバイスの内部レジスタをプログラムします。ビデオ・エンコーダとデコーダでは、2 線式シリアル・インターフェースを使用して内部レジスタにアクセスします。プログラマブル・フラグ PF0 はシリアル・クロック（SCL）、PF1 はシリアル・データ（SDAT）として、それぞれ機能します。

5. ADSP-BF533 プロセッサの PPI インターフェース（コンフィギュレーション・レジスタ、DMA など）をプログラムします。


プログラム例

ビデオ・インターフェースの機能を実演するために、EZ-KITインストー

ル・ディレクトリにはプログラム例が収められています。

プログラム例

評価ボードのさまざまな機能を実動作するために、ADSP-BF533 EZ-KITLiteにはプログラム例が収められています。これらのプログラムは、

EZ-KIT Lite ソフトウェアと一緒にインストールされ、¥…¥VisualDSP

16-bit Processors¥Blackfin¥EZ-KITs¥ADSP-BF533¥Examplesにあります。

詳細については、プログラム例と一緒に提供されるreadmeファイルを参

照してください。

バックグラウンド・テレメトリ・チャンネルの使い方

ADSP-BF533のUSBデバッグ・エージェントでは、バックグラウンド・

テレメトリ・チャンネル（BTC）をサポートします。これによって、DSPの実行を中断することなく、VisualDSP++とプロセッサとの間のデータ

交換が容易になります。

BTCを使用すれば、ユーザは、プロセッサの実行を中断することなく、更

新または変更された変数を表示できます。高速の読み書きなどBTCの性

能を高めるには、下記のURLで当社の新のDSPエミュレータ・シリー

ズをご確認ください。www.analog.com/processors/resources/crosscore/emulators/index.html

バックグラウンド・テレメトリ・チャンネルの詳細については、

『VisualDSP++ 3.5 User’s Guide for 16-Bit Processors』またはオンライン・

ヘルプを参照してください。



EZ-KIT Lite VisualDSP++ インターフェースの

使い方

ここでは、VisualDSP++グラフィカル・ユーザ・インターフェースの以

下のパーツについて説明します。

• 「トレース・ウィンドウ」2-15ページ

• 「パフォーマンス・モニタ」2-16ページ

• 「ブート・ロード」2-18ページ

• 「ターゲット・オプション」2-18ページ

• 「制約付きのソフトウェア・ブレークポイント」2-21ページ

■ トレース・ウィンドウ

View–>Debug WindowsメニューからTraceコマンドを選択すると、Traceウィンドウが開きます（図 2-1）。

トレース・バッファには、プログラム・シーケンサによって取得したプロ

グラム・フローの後の変更履歴16回分が格納されます。プログラム・

シーケンサの新のパスを再現するには、この履歴をご覧ください。

図 2-1. Trace ウィンドウ


EZ-KIT Lite VisualDSP++ インターフェースの使い方

トレース・バッファは、リセット・サービス・ルーチンにある間、もしく

はゼロオーバーヘッド・ループに起因するフロー変化については、追跡を

行いません。

トレース・バッファを使用するには、プログラムがリセット・サー

ビス・ルーチンを抜け出していることが必要です。

トレース・バッファをイネーブルにする

Traceウィンドウにトレース履歴を表示するには、まず、トレース・バッ

ファをイネーブルにします（Tools–>TraceメニューからEnable Traceを選択します）。停止のたびに、Traceウィンドウは、前回の停止以降に発生

した変更によって更新されます。トレース・バッファを読み出すと、ト

レース・バッファの内容が破壊され、前回の実行より前に保存されていた

情報は廃棄されます。

トレース・バッファ・データの読み出し

青色の大カッコ内の初の列は、Traceウィンドウでの行番号を示します。

大カッコ内の2番目の列は、縦方向のペアで表示され、トレース番号を示

します。各ペアでは、初（上側）がソース・トレースであり、2番目（下

側）がデスティネーション・トレースです。大カッコ内の3番目の列は、

命令のアドレスを示します。各アドレスには、アセンブリ命令が続きます。

トレースは、上方に成長します。2-15ページの図 2-1では、トレース0はトレース1の前に発生し、トレース1はトレース2の前に発生したものです。

■ パフォーマンス・モニタ

SettingsメニューからPerformance Monitorを選択すると、図 2-2に示す

Performance Monitor Controlダイアログ・ボックスが開きます。ダイアロ

グ・ボックスの説明を、2-17ページの表 2-10に示します。



Performance Monitorは32ビット・カウンタであり、コア内でのイベン

トの出現を追跡することによって、システム動作を解析できます。カウン

タがゼロになると、Typeオプションによって規定された、例外またはエ

ミュレーション・イベントを引き起こします。

図 2-2. Performance Monitor ダイアログ・ボックス

表 2-10. Performance Monitor のオプション

オプション説明

Enable 性能モニタリングをイネーブルにします。

Mode イベント追跡の動作モードを決定：

Disabled：モニタをディスエーブルにします。

User：ユーザ・モードで追跡します。

Supervisor：スーパバイザ・モードで追跡します。

Both：ユーザ・モードとスーパバイザ・モードの両方で追跡します。

Type マッチ時に発生するイベントのタイプを決定：

Exception：例外を発生させます。この例外を検出および処理するハンドラをイ

ンストールできます。

Emulation：DSP を停止させます。



■ ブート・ロード

SettingsメニューからBoot Loadを選択すると、プロセッサが動作し、ボー

ドでハード・リセットを実行します。このコマンドを使用すれば、ハー

ド・リセットを実行したいときに、VisualDSP++のシャット・ダウン、

EZ-KIT Liteボードのリセット、VisualDSP++の再起動という手間を省け

ます。

この機能は、外付けパーツからデバッグ・ブート・コードをロードした

り、デバイスを既知の状態にしたいときにご使用ください。

■ ターゲット・オプション

SettingsメニューからTarget Optionsを選択すると、Target Optionsダイア

ログ・ボックスが開きます（図 2-3）。ADSP-BF533 EZ-KIT Lite評価シ

ステムのプロセッサを制御するには、Target Optionsを使用します。

Event 追跡されるイベントを指定します。詳細については、ご使用のプロセッサの

『Hardware Reference』を参照してください。イベントには、ストール、キャッ

シュのヒット／ミス、ループの繰り返し、ブランチ、割り込み、ロード、スト

ア、DMA アクセスなどが含まれます。

Count カウントを指定します。32 ビット・カウンタがゼロになると、例外またはエ

ミュレーション・イベントが発生します。たとえば、3 番目に出現したイベン

トで停止するには、count に 0xFFFFFFFEをロードし、Type に Emulation を設

定します。カウンタは、カウントアップして折り返すため、プロセッサは希望

どおりに停止します。

表 2-10. Performance Monitor のオプション（続き）




Reset Options

Reset Optionsでは、リセット時のプロセッサの動作を制御します。ResetOptionsを表 2-11に示します。

On Emulator Exit

このTarget Optionsは、VisualDSP++がDSPの制御を放棄したとき（た

とえば、VisualDSP++を終了するとき）に、プロセッサの動作を制御し

ます。このオプションを表 2-12に示します。

その他のオプション

表 2-13に、その他のTarget Optionsを示します。

図 2-3. Target Options ダイアログ・ボックス

表 2-11. Reset Options


Core reset デバッガがリセットを実行するときに、コアをリセットします。

System reset デバッガがリセットを実行するときに、ペリフェラルをリセットします。



表 2-12. On Emulator Exit Target Options


On Emulator Exit エミュレータが DSP の制御を放棄したときの DSP の状態を決定：

Reset DSP and Run：DSP はリセットされて、そのリセット・ベク

トル位置から実行を開始します。Run from current PC：DSP は、その現在位置から実行を開始します。

Stall the DSP：DSP をリセットしてから、内部メモリの初の位置に

JUMP 0を書き込むため、終了後に DSP はタイト・ループ内で動きが

取れなくなります。

表 2-13. その他の Target Options


Reset before loading executable

DSP プログラムをロードする前に、レジスタをリセットします。ファ

イルのロード時に DSP レジスタをそのリセット値に変更してはなら

ない場合、このオプションをクリアします。

Verify all writes to target memory

DSP へのすべてのメモリ書き込みを検査します。各書き込みの後で

読み出しを実行し、マッチング条件がないかどうか値をチェックしま

す。

初のプログラム開発時に、初のビルド問題（存在しないメモリへ

のデータ・ロードなど）を特定して解決するには、このオプションを

有効にします。

実行可能ファイルのロード性能を高めるには、このオプションをクリ

アします。これによって VisualDSP++ は、各書き込みの確認に必要

な追加の読み出しを行いません。

Reset cycle counters on run Run コマンドが発行される前に、サイクル・カウント・レジスタをゼ

ロにリセットします。プログラム内のブレークポイント間で実行され

たサイクル数をカウントするには、このオプションを選択します。

Auto configure SDRAM bank 0

EZ-KIT Lite評価ボードに組み込まれたSDRAMバンク0メモリと通

信するために、VisualDSP++ は必要なレジスタを自動設定します。

このオプションを選択すれば、VisualDSP++ を通じてバンク 0 がア

クセスされたとき（たとえば、プログラムのロード時またはメモリ・

ウィンドウを表示するとき）、VisualDSP++はバンク 0を設定します。

メモリを手動で設定する場合には、このオプションをクリアします。



■ 制約付きのソフトウェア・ブレークポイント

EZ-KIT Lite開発システムは、特定の条件が満たされたときにブレーク

ポイントの配置を制限します。つまり、一定の条件のもとでは、ブレー

クポイントを効果的に配置できません。このような条件は、EZ-KIT Liteとそのターゲット・プロセッサのバス・アーキテクチャ、パイプライン

の深さ、および配列に依存します。




第3章 EZ-KIT LITEハードウェア・

リファレンス

この章では、ADSP-BF533 EZ-KIT Liteボードのハードウェア設計につ

いて説明します。以下のテーマを取り上げます。

• 「システム・アーキテクチャ」3-2ページ

ADSP-BF533 EZ-KIT Lite ボードの設定およびボード部品とプロセッサとのインターフェースについて説明します。

• 「ジャンパとDIPスイッチの設定」3-9ページ

設定ジャンパと DIP スイッチの位置と機能について説明します。

• 「LEDと押しボタン」3-13ページ

LED と押しボタンの位置と機能について説明します。

• 「コネクタ」3-16ページ

ボード上の全コネクタの位置とパーツ番号を示します。また、対応部品のメーカー情報とパーツ番号情報も提供します。


システム・アーキテクチャ


ここでは、EZ-KIT Liteボード上のプロセッサの構成を説明します。

EZ-KIT Liteは、ADSP-BF533 Blackfinプロセッサの機能を実動作させ

るように設計されています。プロセッサのIO電圧は3.3Vです。プロセッ

サのコア電圧は、内部電圧レギュレータまたは固定された1.4Vの外部レ

ギュレータから供給できます。プロセッサが600MHzを超える速度で動作

している場合には、1.4Vのレギュレータを使用する必要があります。コア

電圧源の設定の詳細については、3-10ページの「コア電圧源選択ジャンパ

（JP3）」を参照してください。

図 3-1. システム・アーキテクチャ

ADSP-BF533

AD1836

JTAG

LEDs (6)

EBUI

JTA G

A5V

+7.5

V

32.768 KHz RTC

SPI

32 MBSDRAM

16M 16

2 MB

27 MHz

ADV7183 ADV7171

3.3V

4 63 3

UART SPORT1 PBs (4)

RS-232

ADM3202RS-232TX/RX

SPORT0 PPI/PFs

SPORT0

1M 8 2


EZ-KIT Lite ハードウェア・リファレンス

コア電圧とコア・クロック・レートは、実行時にプロセッサで設定できま

す。入力クロックは27MHzです。32.768kHzの水晶発振子が、プロセッ

サのリアル・タイム・クロック（RTC）入力を提供します。プロセッサの

デフォルト・モードは、フラッシュ・ブートです。デフォルト・ブート・

モードの変更については、3-9ページの「ブート・モード選択ジャンパ

（JP1、JP2）」を参照してください。

■ 外部バス・インターフェース・ユニット

外部バス・インターフェース・ユニット（EBIU）は16ビット幅のデー

タ・バス、アドレス・バス、および制御バスを含み、外部メモリと

ADSP-BF533デバイスを接続します。16ビットと8ビットの両方のアク

セスをサポートします。EZ-KIT Liteでは、EBIユニットはSDRAMとフ

ラッシュ・メモリに接続します。

32Mバイト（16M×16ビット）のSDRAMは、同期メモリ・セレクト0

ピン（~SMS0）に接続します。SDRAMの設定については、2-4ページの

「SDRAMインターフェースの使い方」を参照してください。なお、SDRAMクロックはプロセッサのクロック出力（CLK OUT）です。この周波数が

133MHzを超えないようにしてください。

2つのフラッシュ・メモリ・デバイスは、非同期メモリ・セレクト信号

~AMS2～ ~AMS0に接続します。デバイスは、合計で2Mバイトのプライマ

リ・フラッシュ・メモリ、128Kバイトのセカンダリ・フラッシュ・メモ

リ、および64KバイトのSRAMを提供します。通常動作時には、プロセッ

サは、ブーティングと情報の格納のためにこのメモリを使用できます。詳

細については、2-6ページの「フラッシュ・メモリの使い方」を参照して

ください。

すべてのアドレス信号、データ信号、制御信号は、拡張コネクタ（P3–1）

を介して外部から取得できます。これらのコネクタのピン配置は、付録B、

B-1ページの「回路図」を参照してください。



■ SPORT0 オーディオ・インターフェース

SPORT0インターフェースは、AD1836オーディオ・コーデック、SPORTコネクタ（P3）、および拡張インターフェースに接続します。AD1836コー

デックは、プライマリとセカンダリのデータ送／受信ピンを使用して、

オーディオ入／出力との間でデータを入／出力します。

SPORTコネクタのピン配置と拡張インターフェース・コネクタについて

は、付録B、B-1ページの「回路図」を参照してください。

■ SPI インターフェース

プロセッサのシリアル・ペリフェラル・インターフェース（SPI）は、

AD1836オーディオ・コーデックと拡張インターフェースに接続します。

AD1836へのSPI接続は、デバイスのコントロール・レジスタへのアクセ

スに使用します。プロセッサのPF4フラグは、SPIポートのデバイス・セ

レクトとして使用します。

■ プログラマブル・フラグ

プロセッサには、15本のプログラマブル・フラグ・ピン（PF）がありま

す。これらのピンには、プロセッサの設定に応じて、複数の機能がありま

す。表 3-1に、EZ-KIT Liteでのプログラマブル・フラグ・ピンの使い方

を示します。

表 3-1. プログラマブル・フラグの接続

DSP PF ピン他の DSP 機能 EZ-KIT 機能

PF0 ADV7171 と ADV7183 をプログラムするためのシリ

アル・クロック

PF1 ADV7171 と ADV7183 をプログラムするためのシリ

アル・データ

PF2 ADV7183 の ~OE



PF3 FS3 ADV7183 のフィールド・ピン。3-11 ページの「ビデ

オ設定スイッチ（SW3）」を参照。

PF4 AD1836 の SPI セレクト

PF5

PF6

PF7

PF8 押しボタン（SW4）。押しボタンをディスエーブルにす

る方法については、2-11 ページの「LED と押しボタ

ンの使い方」と、3-12 ページの「押しボタン・イネー

ブル・スイッチ（SW9）」を参照。













PF12 PPI7 ADV7171 と ADV7183 のデータ（MSB）

PF13 PPI6 ADV7171 と ADV7183 のデータ



表 3-1. プログラマブル・フラグの接続（続き）

DSP PF ピン他の DSP 機能 EZ-KIT 機能



■ PPI インターフェース

ADSP-BF533プロセッサのパラレル・ペリフェラル・インターフェース

（PPI）は、半二重方式の双方向ポートであり、高16ビットのデータに

対応できます。このインターフェースには、専用の入力クロック

（27MHz）、3つの多重フレーム同期信号、および4ビットの専用データが

あります。残りのデータ・ビットは、再設定されたプログラマブル・フラ

グ・ピンから得られます。PPIによって多重化されるピンの詳細については、

3-4ページの「プログラマブル・フラグ」を参照してください。ADSP-BF533プロセッサのPPIインターフェースについては、『ADSP-BF533 BlackfinProcessor Hardware Reference』を参照してください。表 3-2に、PPIピンと、EZ-KIT Liteボード上での使い方について説明します。

表 3-2. PPI 接続

DSP PPI ピン他の DSP 機能 EZ-KIT 機能

PPI7 PF12 ADV7171 と ADV7183 のデータ（MSB）

PPI6 PF13 ADV7171 と ADV7183 のデータ



PPI3 ADV7171 と ADV7183 のデータ




PF3 FS3 ADV7183 のフィールド・ピン。詳細については、

3-11 ページの「ビデオ設定スイッチ（SW3）」を

参照。

TMR1 PPI_HSYNC ADV7171 と ADV7183 の HSYNC。詳細について

は、3-11 ページの「ビデオ設定スイッチ（SW3）」を参照。



ADSP-BF533 EZ-KIT Liteボードでは、ビデオ出力とビデオ入力用に8ビットのPPIインターフェースを採用しています。

ビデオ出力モード

ビデオ出力モードでは、PPIインターフェースを出力として設定し、内蔵

のビデオ・エンコーダ・デバイスであるADV7171に接続します。ADV7171エンコーダ・デバイスは、DAC B、DAC C、およびDAC Dの出力で3つのア

ナログ・ビデオ・チャンネルを生成します。PPIデータはエンコーダのピ

クセル入力のP7–0に接続します。エンコーダのPPI入力クロックは27MHzで動作し、ADSP-BF533プロセッサのCLK INと同相になります。

エンコーダの同期信号であるHSYNCとVSYNCは、入力または出力として設

定できます。ビデオ・ブランキング制御信号は、レベル“1”にあります。

HSYNC信号とVSYNC信号は、3-11ページの「ビデオ設定スイッチ（SW3）」で説明するように、SW3スイッチを介してADSP-BF533プロセッサの多重

同期ピンと内蔵ビデオ・デコーダADV7183に接続できます。

ビデオ入力モード

ビデオ入力モードでは、PPIインターフェースを入力として設定し、内蔵

ビデオ・デコーダ・デバイスADV7183に接続します。ADV7183デコーダ

は、AIN1、AIN4、およびAIN5の入力で3つのアナログ・ビデオ・チャンネ

ルを受け取ります。デコーダのピクセル・データ出力P15–8では、PPIデー

TMR2 PPI_FSYNC ADV7171 と ADV7183 の VSYNC。詳細について

は、3-11 ページの「ビデオ設定スイッチ（SW3）」を参照。

PPI_CLK ADV7183 の出力クロックからの入力、またはプ

ロセッサを駆動する同じ27MHz発振器からの入

力。詳細については、2-13 ページの「ビデオの

使い方」を参照。

表 3-2. PPI 接続（続き）

DSP PPI ピン他の DSP 機能 EZ-KIT 機能



タ（PPI3–0とPF15–12）を駆動します。2-9ページの表 2-8で示すように、

PPIクロックを駆動するために、デコーダの27MHzピクセル・クロック

出力を選択できます。

3-11ページの「ビデオ設定スイッチ（SW3）」で説明するように、デコー

ダの同期出力HS/HACTIVE、VS/VACTIVE、およびFIELDは、SW3DIPスイッ

チを介して、ADSP-BF533プロセッサの多重同期ピンとボード上のビデ

オ・エンコーダADV7171に接続できます。

■ UART ポート

プロセッサの非同期シリアル・インターフェース（UART）ポートは、拡

張インターフェースだけでなく、ADM3202 RS232ライン・ドライバにも

接続します。RS232ライン・ドライバはDB9オス・コネクタに接続される

ため、PCやその他のシリアル・デバイスにインターフェースすることが

できます。

■ 拡張インターフェース

拡張インターフェースは、3つの90ピン・コネクタで構成されます。3-8ページの表 3-3に、各コネクタが提供するインターフェースを示します。

これらのコネクタの正しいピン配置については、B-1ページの付録B「回

路図」を参照してください。コネクタの外形寸法については、テクニカル

／カスタマ・サポートにお問い合わせください。

表 3-3. コネクタ・インターフェース

コネクタインターフェース

J1 5V、GND、アドレス、データ、PPI

J2 3.3V、GND、SPI、NMI、TMR2-0、SPORT0、SPORT1、PF15-0、EBUI 制御信号

J3 5V、3.3V、GND、UART、フラッシュ IO、リセット、ビデオ制御信号



拡張インターフェースを使用するときには、電流とインターフェース速度

の限界を考慮する必要があります。大電流限界は、使用するレギュレー

タの機能に依存します。回路を追加すると信号に新たな負荷が加わり、実

効大速度が低下することがあります。

追加回路の影響について、アナログ・デバイセズは責任を負いませ

ん。また、サポートもしておりません。

■ JTAG エミュレーション・ポート

JTAGエミュレーション・ポートによって、エミュレータは、6ピン・イ

ンターフェースを通じてプロセッサの内部／外部メモリにアクセスでき

ます。プロセッサのJTAGエミュレーション・ポートはUSBデバッギン

グ・インターフェースにも接続されます。エミュレータをP4でボードに接

続すると、USBデバッギング・インターフェースがディスエーブルにな

ります。JTAGコネクタの詳細については、3-20ページの「JTAG (P4)」を参照してください。

この他の使用可能なエミュレータについては、アナログ・デバイセズにご

連絡ください（「製品情報」を参照）。

ジャンパと DIP スイッチの設定

ここでは、ジャンパとDIPスイッチの動作について説明します。図 3-2には、ジャンパとDIPスイッチの位置を示します。

■ ブート・モード選択ジャンパ（JP1、JP2）

プロセッサのブート・モードは、ジャンパJP1とJP2によって決まります。

表 3-4に、使用可能なブート・モード設定を示します。デフォルトでは、

プロセッサはボード上のフラッシュ・メモリからブートされます。



■ コア電圧源選択ジャンパ（JP3）

プロセッサのコア電圧は、プロセッサの内部電圧レギュレータまたは固定

された1.4Vの外部レギュレータから取得できます。プロセッサが600MHzを超える速度で動作するときには、1.4Vの外部レギュレータを使用する必

要があります。表 3-5に、コア電圧源選択ジャンパJP3の機能を示します。

図 3-2. ジャンパおよび DIP スイッチの位置

表 3-4. ブート・モード設定

JP1 (BMODE1) JP2 (BMODE0) ブート・モード

インストール済みインストール済み 16 ビットの外部メモリ

インストール済み 1 未インストールフラッシュ・メモリ

未インストールインストール済み予約済み

未インストール未インストール SPI EEPROM

1 デフォルト設定



■ テスト DIP スイッチ（SW1、SW2）

ボードの下部には2つのDIPスイッチ（SW1とSW2）があります。これらの

スイッチは、テスト用にのみ使用されるため、常に“OFF”の位置にして

ください。

■ ビデオ設定スイッチ（SW3）

ビデオ設定スイッチ（SW3）では、ADV7183ビデオ・デコーダとADV7171ビデオ・エンコーダからのいくつかのビデオ信号が、プロセッサのPPIに転送される方法を制御します。また、PF2ピンがADV7183ビデオ・デコー

ダ出力のOEを制御するかどうかも、このスイッチによって決まります。

表 3-6に、“ON”位置においてどのプロセッサの信号がエンコーダ／デコー

ダに接続されるかを示します。

表 3-5. コア電圧源設定

ポジションコア電圧源

1 と 2 プロセッサの内部電圧レギュレータ

2 と 3 1.4V の外部レギュレータ

表 3-6. ビデオ設定スイッチ（SW3）

スイッチ位置（デフォルト）プロセッサ信号ビデオ信号

1 (OFF) TMR1 (HSYNC) HSYNC (ADV7171)

2 (OFF) TMR1 (HSYNC) HS (ADV7183)

3 (OFF) TMR2 (VSYNC) VS (ADV7183)

4 (OFF) TMR2 (VSYNC) VSYNC (ADV7171)

5 (OFF) PF3 (FIELD) FIELD (ADV7183)

6 (ON) PF2 ~OE (ADV7183)



SW3の位置1～5では、VSYNC、HSYNC、およびFIELDの各制御信号がプロ

セッサPPIに転送されるかどうかと、その転送方法が決まります。エン

コーダとデコーダの標準設定ではプロセッサがデータ・ストリームに組み

込まれた制御情報を読み出しできるため、これは必要ありません。

SW3の位置6では、PF2がADV7183の~OE信号に接続されるかどうかが決

まります。スイッチが“OFF”の場合、PF2は他の動作に使用でき、デコー

ダ出力イネーブルはプルアップ抵抗によって“HIGH”に保持されます。

■ 押しボタン・イネーブル・スイッチ（SW9）

押しボタン・イネーブル・スイッチ（SW9）の位置1～4によって、ユーザ

は、押しボタンに関連付けられているドライバをプロセッサのPFピンか

ら切り離すことができます。位置5と6は、SPORT0のクロックと送／受信

フレーム同期を接続するために使用されます。これは、AD1836ビデオ・

デコーダとプロセッサがI2Sモードで通信しているときに重要です。表 3-7に、スイッチが“ON”位置のときに駆動されるPFを示します。

表 3-7. 押しボタン・イネーブル・スイッチ（SW9）

スイッチ位置デフォルト設定ピン番号信号（サイド 1）ピン番号信号（サイド 2）

1 ON 1 SW4 12 PF8

2 ON 2 SW5 11 PF9

3 ON 3 SW6 10 PF10

4 ON 4 SW7 9 PF11

5 OFF 5 TFS0 8 RFS0

6 OFF 6 RSCLK0 7 TSCLK0



LED と押しボタン

ここでは、LEDと押しボタンの機能について説明します。図 3-3には、

LEDと押しボタンの位置を示します。

■ プログラマブル・フラグ押しボタン（SW7-4）

汎用のユーザ入力として4つの押しボタンSW7–4を提供しています。これ

らのボタンは、プロセッサのプログラマブル・フラグ・ピンPF11–8に接

続します。押しボタンはアクティブ“HIGH”であり、押されると、プロ

セッサにHigh (1)を送信します。プロセッサをプログラムする際のPFの使

い方については、2-11ページの「LEDと押しボタンの使い方」を参照し

てください。押しボタン・イネーブル・スイッチ（SW9）では、押しボタ

図 3-3. LED と押しボタンの位置


LED と押しボタン

ンをPFから切り離すことができます（詳細については、3-12ページの「押

しボタン・イネーブル・スイッチ（SW9）」を参照）。表 3-8に、プログラ

マブル・フラグ信号と対応するスイッチを示します。

■ リセット押しボタン（SW8）

RESET押しボタンでは、USBインターフェース・チップ（U34）を除く、

ボード上のすべてのICをリセットします。USBケーブルが差し込まれ、

PCによって通信が正しく初期化された後では、押しボタンが押されても

チップはリセットされません。USB通信が初期化された後にUSBをリ

セットする唯一の方法は、ボードをパワーダウンすることです。

■ 電源 LED（LED1）

LED1の点灯（緑色）は、ボードに適切な電源が供給されていることを示し

ます。

■ リセット LED（LED2、LED3）

LED2の点灯は、すべての主要ICのマスター・リセットがアクティブであ

ることを示します。LED3が点灯すると、USBインターフェース・チップ

（U34）のリセット中です。USBチップがリセットされるのは、パワーアッ

プ時、またはUSB通信が初期化されていない場合です。

表 3-8. プログラマブル・フラグ・スイッチ

DSP プログラマブル・フラグ・ピン押しボタン参照記号

PF8 SW4

PF9 SW5

PF10 SW6

PF11 SW7



■ ユーザ LED（LED9-4）

6つのLEDは、フラッシュ・メモリ（U5）の6本の汎用IOピンに接続しま

す。LEDはアクティブ“HIGH”であり、フラッシュ・メモリ内の正しい

メモリ・アドレスに“1”を書き込むと点灯します。LEDをプログラムす

る際のフラッシュの使い方については、2-11ページの「LEDと押しボタ

ンの使い方」を参照してください。

■ USB モニタ LED（LED11）

USBモニタLED（LED11）は、USB通信が正しく初期化されて、VisualDSP++EZ-KIT Liteセッションを使用してプロセッサに接続できることを示しま

す。これには、約15秒かかります。LEDが点灯しない場合には、ボード

の電源を再投入するか、USBドライバを再インストールします（1-6ペー

ジの「EZ-KIT LiteのUSBドライバのインストール」を参照）。

表 3-9. ユーザ LED

LED 参照記号フラッシュ・ポート名

LED4 PB0

LED5 PB1

LED6 PB2

LED7 PB3

LED8 PB4

LED9 PB5


コネクタ

コネクタ

ここでは、コネクタ機能と対応コネクタについて説明します。図 3-4に、

コネクタの位置を示します。

■ 拡張インターフェース（J3-1）

3つのボード間コネクタ・フットプリントは、プロセッサの大部分のペリ

フェラル・インターフェースに信号を供給します。コネクタはボードの下

部にあります。拡張インターフェースの詳細については、3-8ページを参

照してください。J1、J2、およびJ3コネクタの価格と在庫については、

Samtecにお問い合わせください。

図 3-4. コネクタの位置



■ オーディオ（J4、J5）

■ ビデオ（J8）

■ 電源（J9）

電源コネクタは、EZ-KIT Liteボードの動作に必要なすべての電源を提供

し、ボードにDC電源を提供します。次の表に、電源コネクタのピン配置

を示します。

パーツ説明メーカーパーツ番号

90 ポジション 0.05" 間隔、SMT（J1、J2、J3）

Samtec SFC-145-T2-F-D-A

対応コネクタ

90 ポジション 0.05" 間隔

（スルー・ホール）

Samtec TFM-145-x1 Series

90 ポジション 0.05" 間隔

（表面実装）

Samtec TFM-145-x2 Series

90ポジション0.05"間隔（低価格） Samtec TFC-145 Series


2 × 2 RCA ジャック（J5） SWITCHCRAFT PJRAS2X2S01


対応コネクタ

2 チャンネル RCA 相互接続

ケーブル

Monster Cable BI100-1M




コネクタ

電源コネクタは、EZ-KIT LiteボードにDC電源を提供します。表 3-10に、

電源仕様を示します。

■ FlashLINK (P1)

FlashLINKコネクタを使用すれば、STMicroelectronics DSM2150 flash/PLDチップを設定およびプログラムすることができます。FlashLINKコネク

タの詳細については、2-10ページの「フラッシュ・メモリの設定」を参照

してください。


2.5mm 電源ジャック（J9） SWITCHCRAFT RAPC712

Digi-Key SC1152-ND

電源（EZ-KIT Lite に付属）

7.5V 電源 GlobTek TR9CC2000LCP-Y

表 3-10. 電源仕様

端子接続

センター・ピン +7.5 VDC@2amps

外輪 GND


直角 7X2 シュラウド付き 0.1 間隔

（J10）TYCO 2-767004-2

対応製品

FlashLINK JTAG Programmer ST Micro FL-101B



■ RS232（P2）

表 3-11に、RS232互換のコネクタを示します。

■ SPORT0 (P3)

SPORT0コネクタは、20ピン・コネクタにリンクします。コネクタのピン

配置については、B-1ページの「回路図」を参照してください。コネクタ

の価格と在庫については、AMPにお問い合わせください。

表 3-11. RS232 コネクタ


DB9、オス、直角（P2） Digi-Key A2096-ND

対応製品

2m のメス間ケーブル Digi-Key AE1016-ND


20ポジションAMPMODUシステム

50 ソケット（P3）

AMP 104069-1

対応コネクタ

20 ポジション・リボン・ケーブル・

コネクタ

AMP 111196-4


20 コネクタ

AMP 2-487937-0


20 コネクタ（ロックなし）

AMP 2-487938-0

軟質フィルム接点

（コネクタごとに 20）AMP 487547-1


コネクタ

■ JTAG (P4)

JTAGヘッダは、JTAGインサーキット・エミュレータ・ポッド用の接続

点です。エミュレータがJTAGヘッダに接続されると、USBデバッグ・イ

ンターフェースがディスエーブルにされます。

キーイングを提供するため、ピン3は欠落しています。対応コネク

タのピン3には、プラグを装着させてください。

EZ-KIT Liteボードでエミュレータを使用する際には、エミュレータ

で提供される接続指示に従ってください。


A 部品表

リファレンス数量説明リファレンス設計

メーカーパーツ番号

1 2 74LVC14A SOIC14 HEX-INVER-SCHMITT-TRIGGER

U10,U41 TI 74LVC14AD

2 1 IDT74FCT3244APY SSOP20 3.3V-OCTAL-BUFFER

U31 IDT IDT74FCT3244APY

3 1 IDT74FCT3807AQ QSOP203.3V 1-10 CLOCK DRIVER

U4 IDT IDT74FCT3807AQ

4 1 CY7C64603-128 PQFP128USB-TX/RX MICROCONTROLLER

U34 CYPRESS CY7C64603-128NC

5 1 MMBT4401 SOT-23NPN TRANSISTOR 200MA

Q1 FAIRCHILD MMBT4401

6 1 74LVC00AD SOIC14 U9 PHILIPS 74LVC00AD

7 1 CY7C1019BV33-15VC SOJ32128K X 8 SRAM

U39 CYPRESS CY7C1019BV33-12VC

8 1 SN74AHC1G02 SOT23-5SINGLE-2 INPUT-NOR

U44 TI SN74AHC1G02DBVR

9 1 SN74LV164A SOIC148-BIT-PARALLEL-SERIAL

U35 TI SN74LV164AD

10 1 CY7C4201V-15AC TQFP3264-BYTE-FIFO

U43 CYPRESS CY7C4201V-15AC

11 1 12.0MHZ THR OSC006CRYSTAL

Y1 DIG01 300-6027-ND

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル A-1

12 1 SN74AHC1G00 SOT23-5SINGLE-2-INPUT-NAND

U42 TI SN74AHC1G00DBVR

13 1 12.288MHZ SMT OSC003 U11 DIG01 SG-8002CA-PCC-ND

14 1 SN74LVC1G125 SOT23-5 SINGLE-3STATE-BUFFER

U7 TI SN74LVC1G125DBVR

15 1 NDS8434A SO-8P-MOSFET

U32 FAIRCHILD SEMI

NDS8434A

16 1 MT48LC16M16A2TG-75 TSOP54256MB-SDRAM

U8 MICRON MT48LC16M16A2TG-75

17 1 27MHZ SMT OSC003 U3 EPSON SG-8002CA MP

18 1 32.768KHZ SMT OSC008 U2 EPSON MC-156 32.768KA-A2

19 2 PSD4256G6V-10UI TSOP541MB-FLASH/GPIO

U5–6 ST MICRO PSD4256G6V-10UI

20 1 IDT2305-1DC SOIC81 TO 5 ZERO DELAY CLK BUF

U46 INTEGRATED SYS

ICS9112AM-16

21 1 SN74LVC1G32 SOT23-5SINGLE-2 INPUT OR GATE

U21 TI SN74LVC1G32DBVR

22 1 BF533 24LC00-SN "U33"SEE 1000127

U33 ANALOG DEVICES

23 2 1000pF 50V 5% 1206CERM

C96–97 AVX 12065A102JAT2A

24 6 2200pF 50V 5% 1206NPO

C12,C17,C22,C27,C32,C37

AVX 12065A222JAT050

25 1 ADM708SAR SOIC8VOLTAGE-SUPERVISOR

U29 ANALOG DEVICES

ADM708SAR

26 1 ADP3338AKC-33 SOT-2233.3V-1.0AMP REGULATOR

VR1 ANALOG DEVICES

ADP3338AKC-3.3



A-2 ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル

部品表

27 1 ADP3339AKC-5 SOT-2235V-1.5A REGULATOR

VR5 ANALOG DEVICES

ADP3339AKC-5-REEL

28 2 ADP3339AKC-33 SOT-2233.3V 1.5A REGULATOR

VR3–4 ANALOG DEVICES

ADP3339AKC-3.3-RL

29 1 ADP3336ARM MSOP8ADJ 500MA REGULATOR

VR6 ANALOG DEVICES

ADP3336ARM-REEL

30 1 ADV7171KSU TQFP44VID-ENCODER

U27 ANALOG DEVICES

ADV7171KSU

31 1 10MA AD1580BRT SOT23D1.2V-SHUNT-REF

D1 ANALOG DEVICES

AD1580BRT

32 2 ADG752BRT SOT23-6 CMOS-SPDT-SWITCH

U25–26 ANALOG DEVICES

ADG752BRT

33 3 AD8061ART SOT23-5300MHZ-AMP


AD8061ART-REEL

34 1 ADM3202ARN SOIC16RS232-TXRX

U30 ANALOG DEVICES

ADM3202ARN

35 1 ADV7183KST LQFP80VID-DECODER

U28 ANALOG DEVICES

ADV7183KST

36 8 AD8606AR SOIC8OPAMP

U12–13,U15–20

ANALOG DEVICES

AD8606AR

37 1 ADSP-BF533SKBC MINIBGA160

U1 ANALOG DEVICES

38 1 AD1836AAS MQFP52MULTI-CHANNEL-96KHZ-CODEC

U14 ANALOG DEVICES

AD1836AAS

39 5 RUBBER FEET BLACK MH1–5 MOUSER 517-SJ-5018BK

40 1 PWR 2.5MM_JACK CON005RA

J9 SWITCH-CRAFT

SC1152-ND12

41 1 USB 4PIN CON009 USB

J10 MILL-MAX 897-30-004-90-000000

42 1 RCA 2X2 CON013 J5 SWITCH-CRAFT

PJRAS2X2S01




43 1 .05 10X2 CON014 RA

P3 AMP 104069-1

44 5 SPST-MOMENTARY SWT013 6MM

SW4-8 PANASONIC EVQ-PAD04M

45 1 IDC 7X2 IDC7X2SRDRARIGHT ANGLE SHROUDED

P1 MOLEX 70247-1401

46 3 0.05 45X2 CON019SMT SOCKET

J1–3 SAMTEC SFC-145-T2-F-D-A

47 4 DIP6 SWT017 SW1–3,SW9 DIG01 CKN1364-ND

48 2 RCA 3X2 CON024 RA

J4,J8 SWITCH-CRAFT

PJRAS3X2S01

49 14 0.00 1/8W 5% 1206 R27–30,R148,R157–158,R167, R174–175,R177–178, R182,R193

YAGEO 0.0ECT-ND

50 7 AMBER-SMT LED001GULL-WING

LED4–9, LED11

PANASONIC LN1461C-TR

51 12 330pF 50V 5% 805NPO

C13,C18,C23,C28,C33,C38

AVX 08055A331JAT

52 42 0.01uF 100V 10% 805CERM

C4,C85,C87,C108,C112–113,C123–124,C126–128,C136,C146–147,C149–155,C159–161

AVX 08051C103KAT2A

53 8 0.22uF 25V 10% 805CERM

C129–130,C137–142

AVX 08053C224FAT




部品表

54 73 0.1uF 50V 10% 805CERM

C6,C8,C71–72,C75–81,C84,C86,C88–95,C98–101,C105,C109–111,C114–122,C125,C131

AVX 08055C104KAT

55 8 0.001uF 50V 5% 805NPO

C7,C9–11,C49–50,C52–53

AVX 08055A102JAT2A

56 8 10uF 16V 10% CTANT

CT13, CT21–27

SPRAGUE 293D106X9016C2T

57 45 10K 100MW 5% 805 R1, R4, R10, R12–13,R15–16

AVX CR21-103J-T

58 9 33 100MW 5% 805 R5–6, R8–9,R31,R144,R179,R183

AVX CR21-330JTR

59 2 4.7K 100MW 5% 805 R17,R220 AVX CR21-4701F-T

60 1 1M 100MW 5% 805 R202 AVX CR21-1004F-T

61 1 1.5K 100MW 5% 805 R203 AVX CR21-1501F-T

62 1 1.2K 1/8W 5% 1206 R129 DALE CRCW1206-122JRT1

63 6 49.9K 1/8W 1% 1206 R38,R45,R54,R62,R70,R78

AVX CR32-4992F-T

64 2 2.21K 1/8W 1% 1206 R212–213 AVX CR32-2211F-T

65 1 2000pF 50V 5% 1206CERM

C83 AVX 12065A202JAT2A

66 12 100pF 100V 5% 1206 NPO

C15,C20,C25,C30,C35,C40,

AVX 12061A101JAT2A

67 5 10uF 16V 10% B TANT

CT1–2,CT14–16

AVX TAJB106K016R

68 4 100 100MW 5% 805 R149,R152,R154–155

AVX CR21-101J-T




69 6 220pf 50V 10% 1206NPO

C16,C21,C26,C31,C36,C41

AVX 12061A221JAT2A

70 4 600 100MHZ 200MA 6030.50 BEAD

FER14–17 MURATA BLM11A601SPT

71 3 2A S2A_RECT DO-214AA SILICON RECTIFIER

D2–4 GENERAL-SEMI

S2A

72 12 600 100MHZ 500MA 12060.70 BEAD

FER1–5,FER9–11,FER18–19,FER18–19, FER21–22

DIGI-KEY 240-1019-1-ND

73 4 237 1/8W 1% 1206 R93,R95,R97,R99

AVX CR32-2370F-T

74 4 750K 1/8W 1% 1206 R86,R90,R94,R96

DALE/VISHAY CRCW12067503FRT1

75 16 5.76K 1/8W 1% 1206 R82–85,R87–89,R91–92,R98

PHYCOMP 9C12063A5761FKHFT

76 6 11.0K 1/8W 1% 1206 R34,R48,R50,R58,R66,R74

DALE CRCW12061102FRT1

77 8 120PF 50V 5% 1206 NPO

C42–45,C55,C57–59

PHILLIPS 1206CG121J9B200

78 1 68PF 50V 5% 1206 C82 PHILLIPS 1206CG680J9B200

79 1 1UF 16V 10% 805X7R

C5 MURATA GRM40X7R105K016AL

80 12 75 1/8W 5% 1206 R113–114,R116–117,R120–121

PHILIPS 9C12063A75R0JLHFT

81 2 30PF 100V 5% 1206 C206–207 AVX 12061A300JAT2A

82 1 68UF 6.3V 20% DTANT

CT28 PANASONIC ECS-TOJD686R

83 6 680PF 50V 1% 805 NPO

C14,C19,C24,C29,C34,C39

AVX 08055A681FAT2A




部品表

84 3 10UF 25V +80-20% 1210Y5V

C198–200 MURATA GRM235Y.5V106Z025

85 6 2.74K 1/8W 1% 1206 R41,R47,R57,R65,R73,R81

PANASONIC ERJ-8ENF2741V

86 12 5.49K 1/8W 1% 1206 R35,R40,R42,R49,R51,R56,R59


87 6 3.32K 1/8W 1% 1206 R36,R43,R52,R60,R68,R76

DALE CRCW12063321FRT1

88 6 1.65K 1/8W 1% 1206 R37,R44,R53,R61,R69,R77


89 10 10UF 16V 20% CAP002ELEC

CT3–12 DIG01 PCE3062TR-ND

90 1 53.6K 1/10W 1% 805 R184 PHILIPS 9C08052A5362FKRT/R

91 1 10UH 47 +/-20 IND001 L12 DIG01 445-1202-2-ND

92 2 10K 50MW 5% BGA36 RN1–2 CTS RT130B7

93 15 0.00 100MW 5% 805 R3,R22,R24–25,R111,R132,R135–136,R141,R186–189,R210,R222

VISHAY CRCW0805 0.0 RT1

94 1 190 100MHZ 5A FER002 FER23 MURATA DLW5BSN191SQ2

95 1 3.32K 100MW 1% 805 C188 DIG01 P3.32KCCTR-ND

96 3 22 1/10W 5% 805 R14, R180–181 VISHAY/DALE

CRCW0805220JRT1

97 6 0.68UH 0.72 10% 805 L4–9 MURATA LQG21NR68K10T1

98 1 1A ZHCS1000 SOT23D SCHOTTKY

D5 ZETEX ZHCS1000

99 1 5.6K 1/10W 5% 805 R140 VISHAY CRCW0805562JRT1

100 3 2.2UH 0.63 10% 805 L1–3 MURATA LQG21N2R2K10

101 3 1UF 10V 10% 805 C60–61,C104 AVX 0805ZC105KAT2A




102 2 18PF 50VDC 5% 805CERM

C1, C3 PANASONIC ECJ-2VC1H180J

103 1 10M 1/8W 5% 805 R20 AVX CR21-106J-T

104 1 DB9 9PIN DB9MRIGHT ANGLE MALE

P2 3M 787203-2

105 7 1K 1/8W 5% 1206 R115,R118–119,R125–126,R131

AVX CR32-102J-T

106 3 100K 1/8W 5% 1206 R112,R130,R176

CR1206-1003FRT1

107 2 22 1/8W 5% 1206 R200,R207 DALE CRCW1206220JRT1

108 9 270 1/8W 5% 1206 R146–147,R160–162,R164–165,R168,R195

AVX CR32-271J-T

109 1 680 1/8W 5% 1206 R163 AVX CR32-681J-T

110 1 150 1/8W 1% 1206 R122 PANASONIC ERJ-8ENF1500V

111 2 RED-SMT LED001GULL-WING

LED2–3 PANASONIC LN1261C

112 1 GREEN-SMT LED001GULL-WING

LED1 PANASONIC LN1361C

113 6 604 1/8W 1% 1206 R39,R46,R55,R63,R71,R79


114 4 1uF 25V 20% ATANT -55+125

CT17–20 PANASONIC ECS-T1EY105R

115 2 ADG774A QSOP16QUICKSWITCH-257


ADG774ABRQ

116 1 IDC 7X2 IDC7X2HEADER

P4 BERG 54102-T08-07

117 1 2.5A RESETABLE FUS001 F1 RAYCHEM CORP.

SMD250-2




A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of

DEVICESANALOG 20 Cotton Road

DNP = Do Not Populate

ADSP-BF533 EZ-KIT Lite

1212-21-2004_15:13 1

ADSP-BF533 EZ-KIT LITE - TITLE

3.3V

3.3V

3.3V

3.3V

3.3V

IN

O1

O10

O2

O3

O4

O5

O6

O7

O8

O9

NC1 NC2

TERM1 TERM2

CLK2

CLK1

GND

CLK3VDD

CLK4

CLKOUTREF

3.3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



OE OUT

OE OUT

JUMPERSHORTING

JUMPERSHORTING

A1

A10

A11

A12

A13

A14

A15

A16

A17

A18

A19

A2

A3

A4

A5

A6

A7

A8

A9

AMS3ARDY

CLKIN

CLKOUT

D0

D1

D10

D11

D12

D13

D14

D15

D2

D3

D4

D5

D6

D7

D8

D9

NMI

SA10

SCKE

VROUT1

VROUT2

XTALO

~ABE0/SDQM0

~ABE1/SDQM1

AMS0

AMS1

AMS2

AOE

ARE

AWE

BG

BGH

BR

RESET

SCAS

SMS

SRAS

SWE

BMODE0

BMODE1

DR0PRI

DR0SEC

DR1PRI

DR1SEC

DT0PRI

DT0SEC

DT1PRI

DT1SEC

PF0

PF1

PF10

PF11

PF12

PF13

PF14

PF15

PF2

PF3

PF4

PF5

PF6

PF7

PF8

PF9

PP0

PP1

PP2

PP3

PPI_CLK

RFS0

RFS1

RSCLK0

RSCLK1

RTXI

RTXO

RX

SCK

TCK

TDI

TDO

TFS0

TFS1

TMR0

TMR1

TMR2 TMS

TSCLK0

TSCLK1

TX

EMU

TRST

MOSI

MISO

RTC

Can be used to provide DSP clock frequencyother than that of the Video Interface.

Not populated in standard EZ-KIT Configuration.

DEFAULT BOOT MODE = FLASH BOOT

12212-21-2004_15:13

N4

P3

K1

J2

G3

F3

H1

H2

F2

E3

D2

C1

A4

A5

B5

B6

A6

C6

C2

C3

B1

B2

B3

B4

A2

A3

C8

B8

A7

B7

C9

J3

G2

L1

G1

A9

A8

L3

D1

P2

M3

N3

H3

E1

L2

M1

K2 N2

J1

F1

K3

M2

N1

D3

E2

U1

MINIBGA160ADSP-BF533-750

J14

M13

M14

N14

N13

N12

M11

N11

P13

P12

P11

K14

L14

J13

K13

L13

K12

L12

M12

E13

A12

B14

M9

N9

N6

P6

M5

N5

P5

P4

P9

M8

N8

P8

M7

N7

P7

M6

B10

E12

B13

A13

A11

H13

H12

E14

F14

F13

G12

G13

G14

H14

P10

N10

D14

C10

C14

C13

D13

D12

B12

U1

ADSP-BF533-750MINIBGA160

2

1

2X1IDC2X1

JP1

BMODE1

BMODE0

SJ3

DEFAULT=JP2=NOT INSTALLED

DEFAULT=JP1=INSTALLED

SJ2

R3

8050.00

DNP

1

2

JP2

IDC2X12X1

1 3

U3

OSC00327MHZ27MHZ

31

DNP

30.0000MHZOSC003

U36R224

DNP

33805

DSP_CLK

R22510K805

EXT_DSP_CLK

R19DNP805

80533R179

R2

80510K

ADSP-BF533 EZ-KIT LITE - DSP

2

3

4

56

7

81

IDT2305-1DCSOIC8

U46

2

1

3

4

U2

OSC00832.768KHZ

1

3

19

5

7

9

11

12

14

16

18

U4

QSOP20IDT74FCT3807AQ

R18022805

CLK_OUT_EXP1

CLK_OUT_EXP2

80522R181

R109

DNP

22805

CLK_OUT

CLK_OUT

80522R14

R7

DNP

33805

80533R8

C3

80518PF

C1

80518PF

R2010M805

R533805

PPI_27MHZ_CLK

ADV7183_27MHZ_CLK

ADV7171_27MHZ_CLK

D0

D1

D2

D3

D4

D5

D6

D7

D8

D9

D10

D11

D12

D13

D14

D[0:15]

D15

A11

A10

A8

A9

A12

A4

A1

A19

A17

A15

A[1:19]

A5

A2

A3

A6

A7

A13

A14

A16

A18

BG

NMI

RESET

VROUT

DSP_CLK

RTXORTXI

10K805

R10

DNP

0.00805

R11

10K805

R1810K805

R15

4.7K805

R17

R16

80510K

PPI_CLK

TSCLK1

DSCLK1

TSCLK0

RSCLK0

TDO

TDI

R4

80510K

ARDY

R933805

C2

8050.1UF

DNP

DR1SEC

TRST

TMS

PP1

PP[0:3]

PP3

PP2

PP0

TCK

10K805

R12

80533R6

PF[0:15]PF0

PF1

PF2

PF3

PF4

PF5

PF6

PF7

PF8

PF9

PF10

PF11

PF12

PF13

PF14

PF15

80510KR1

RTXO

RTXI

TMR0

TMR1

TMR2

MOSI

MISO

SCK

TX

RX

EMU

RFS1

DR1PRI

TFS1

DT1PRI

DT1SEC

RFS0

DR0PRI

TFS0

DT0PRI

DT0SEC

DR0SEC

10K805

R13

AMS0

AMS1

AMS2

AMS3

BGH

BR

~ABE1/SDQM1

~ABE0/SDQM0

AWE

ARE

AOE

SRAS

SCAS

SWE

SCKE

SA10

SMS

3.3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



3.3V

COM2

R16

R15

R14

R13

R12

R10

R24

R23

R22

R21

R20

R19

R27

R28

R29

R30

R31

R32

R2

R3

R4

R5

R6

R7

R8

R26

R1

R18

COM1

R9

R11

COM4

R25

COM3

R17

3.3V

COM2

R16

R15

R14

R13

R12

R10

R24

R23

R22

R21

R20

R19

R27

R28

R29

R30

R31

R32

R2

R3

R4

R5

R6

R7

R8

R26

R1

R18

COM1

R9

R11

COM4

R25

COM3

R17

PE7

PE3/TDO

PE2/TDI

PE1/TCK

PE0/TMS

PB7

PB6

PB5

PB4

PB3

PB2

PB1

PB0CNTL1/~RD

CNTL0/~WR

PA7

PA6

PA5

PA4

PA3

PA2

PA1

PA0

PC7

PC6

PC5

PC4

PC3

PC0

CNTL2

PF7

PF6

PF4

PF5

PF3

PF2

PF1

PG7

PG6

PG5

PG4

PG3

PG2

PG1

PG0

AD15

AD14

AD13

AD12

AD11

AD10

AD9

AD8

AD7

AD6

AD5

AD4

AD3

AD2

AD1

AD0

PD3

PF0

PD1

PC2

PC1

RESET

PD2

PD0PE6

PE5/~TERR

PE4/TSTAT

PE7

PE3/TDO

PE2/TDI

PE1/TCK

PE0/TMS

PB7

PB6

PB5

PB4

PB3

PB2

PB1

PB0CNTL1/~RD

CNTL0/~WR

PA7

PA6

PA5

PA4

PA3

PA2

PA1

PA0

PC7

PC6

PC5

PC4

PC3

PC0

CNTL2

PF7

PF6

PF4

PF5

PF3

PF2

PF1

PG7

PG6

PG5

PG4

PG3

PG2

PG1

PG0

AD15

AD14

AD13

AD12

AD11

AD10

AD9

AD8

AD7

AD6

AD5

AD4

AD3

AD2

AD1

AD0

PD3

PF0

PD1

PC2

PC1

RESET

PD2

PD0PE6

PE5/~TERR

PE4/TSTAT

A0

A1

A10

A11

A12_NC

A2

A3

A4

A5

A6

A7

A8

A9

CKE

CLK

DQ0

DQ1

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQMH

DQML

CAS

CS

RAS

WE

BA1

BA0

512K x 16512K x 16FLASH A (1MB) FLASH B (1MB)

FlashLINK JTAG HEADER

SDRAM 512Mb(64MB - 32M x 16)

1212-21-2004_15:12 3

23

24

22

35

36

25

26

29

30

31

32

33

34

37

38

2

4

45

47

48

50

51

53

5

7

8

10

11

13

42

44

39

15

17

19

18

16

21

20

U8

TSOP54MT48LC32M16A2TG-75

8050.00R231

FLASH_B_RESET

R2280.00805

75

76

77 79

1

39

42

43

80

31

2

3

4

5

6

7

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

32

33

34

36

35

37

38

40

41

44

45

46

47

48

51

52

53

54

55

56

57

58

59

60 61

62

63

64

65

66

67

68

71

72

73

74

78

PSD4256G6V-10UITQFP80

U6

PA1_B

~ABE0/SDQM0

RESET

32

1

74LVC00ADSOIC14

U9FLASH_RESET_C

1

3

5

7

9

11

13

2

4

6

8

10

12

14

IDC7X2SRDRA7X2

P1

~ABE1/SDQM1

~ABE0/SDQM0

SRAS

SCAS

SWE

CLK_OUT

FLASH_RESET1 2

74LVC14ASOIC14

U10

FLASH_TSTAT

78

74

73

72

71

68

67

66

65

64

63

62

6160

59

58

57

56

55

54

53

52

51

48

47

46

45

44

41

40

38

37

35

36

34

33

32

28

27

26

25

24

23

22

21

20

19

18

17

16

15

14

13

12

11

10

7

6

5

4

3

2

31

80

43

42

39

1

7977

76

75

TQFP80PSD4256G6V-10UI

U5

1UF805

C5

SMS

SCKE

SA10

PA7_A

PA6_A

PPICLK_ONBOARD_SELECT

PPICLK_AD7183_SELECT

ADV7183_RESET

ADV7171_RESET

AD1898_RESET

AD1836_RESET

LED5

LED4

LED3

LED2

LED6

LED[6:1]LED1

LED2

LED5

LED4

LED3

LED1LED[6:1]

LED6

FLASH_TCK_IN

FLASH_RESET_C

FLASH_TDO

PA5_B

PA6_B

PA7_B

PD1_B

PE7_B

PD0_B

PE6_B

FLASH_TERR

FLASH_TMS

ADV7171_RESET

ADV7183_RESET

PE6_A

PE7_A

PD2_A

PD1_A

PD0_A

E2

F3

F2

F1

E3

E1

D2

G1

G2

G3

H1

H3

J1

M1

L3

L1

K3

K2

K1

A2

A3

B1

B3

C1

C2

C3

M2

A1

J2

B2

D1

D3

L2

M3

H2

J3

BGA3610K

RN1

PB7_A

PB6_A

24

1

SOT23-5SN74LVC1G125

U7FLASH_TMS

J3

H2

M3

L2

D3

D1

B2

J2

A1

M2

C3

C2

C1

B3

B1

A3

A2

K1

K2

K3

L1

L3

M1

J1

H3

H1

G3

G2

G1

D2

E1

E3

F1

F2

F3

E2

BGA3610K

RN2

8050.00

DNPR21

8050.00

DNPR23

8050.00R22

8050.00R25

8050.00R24

80510KR26

PE6_A

PE7_A

FLASH_TDO_A

FLASH_TDI FLASH_TSTAT

FLASH_TERR

FLASH_TCK_IN

FLASH_TDO

FLASH_TMS

FLASH_TCK

FLASH_TDI_A

PD0_A

PD1_A

PD2_A

AWE

PC4_A

PC5_A

AMS0

ADSP-BF533 EZ-KIT LITE - MEMORY

~ABE1/SDQM1

FLASH_RESET

FLASH_TERR

FLASH_TSTAT

FLASH_TDO_A

AOE

AWE

AMS2

FLASH_TDI

FLASH_TDO

FLASH_TDI_A

FLASH_TDO_B

FLASH_TCK

FLASH_TDI_B

FLASH_TDI_A

PB7_A

PB6_A

PA6_A


PA7_A


AD1898_RESET

AD1836_RESET

PC5_A

PC4_A

PB4_B

PB5_B

PB6_B

PB3_B

PB7_B

PB2_B

PB1_B

PB0_B

PA4_B

PA3_B

PA2_B

PC5_B

PD2_B

PA0_B

PC4_B

0.1UF805

C125

FLASH_RESET

PE7_B

PB7_B

PB6_B

PB5_B

PB4_B

PB3_B

PB2_B

PB1_B

PB0_B

PA7_B

PA6_B

PA5_B

PA4_B

PA3_B

PA2_B

PA1_B

PA0_B

PC5_B

PC4_B

~ABE1/SDQM1

~ABE0/SDQM0

AWE

PD1_B

PD2_B

PD0_BPE6_B

FLASH_TERR

FLASH_TSTAT

D12

D11

D10

D9

D8

D7

D6

D5

D4

D2

D1

D0D0

D1

D2

D4

D6

D11

D12

D13

D14

D15

D8

D7

D0

D1

D2

D3

D4

D5

D6

D9

D10

D11

D12

D13

D14

D15

D[0:15]

D8

D9

D7

D3D3

D5

D10

D14

D13

D15

FLASH_TDO_B

FLASH_TDI_B

FLASH_TCK

FLASH_TMS

AOE

AWE

AMS2

AMS1

A18

A19

A5

A9A10

A1A1

A2

A3

A4

A6

A7

A8

A10

A11

A12

A13

A14

A15

A16

A17

A18

A19

A2

A15

A16

A19

A18

A17

A14

A13

A12

A11

A10

A9

A8

A7

A6

A5

A4

A3

A[1:19]

A2

A3

A4

A5

A6

A7

A8

A9

A12

A13

A1

AGND

AGND

AGND

AGND

3.3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



AGND

12

45

6

ON

3

OE OUT

3.3V

PD/RST

IN2R+/CR2/CR2

IN2R-/CR1/CR1

NC/IN2R1/IN2R+

NC/IN2R2/IN2R-

NC/IN2L2/IN2L-

NC/IN2L1/IN2L+

IN2L-/CL1/CL1

IN2L+/CL2/CL2

FILTD

FILTR

OUT3R-

OUT3R+

OUT3L-

OUT3L+

OUT2R-

OUT2R+

OUT2L-

OUT2L+

OUT1R-

OUT1R+

OUT1L-

OUT1L+

IN1R-

IN1R+

IN1L-

IN1L+

COUT

CDATA

CCLK

CLATCH

MCLK

DLRCLK

DBCLK

ASDATA1

ASDATA2

ALRCLK

ABCLK

DSDATA2

DSDATA1

DSDATA3

DAC1 LEFT

DAC1 LEFT

DAC1 RIGHT

DAC2 LEFT

DAC2 RIGHT

DAC3 LEFT

DAC3 RIGHT

ADC2 LEFT

ADC2 RIGHT

ADC1 LEFT

ADC1 RIGHT

AUDIO CODEC

For test only

DAC1 RIGHT

DA

C1

DA

C2

DA

C3

AD

C1

AD

C2

IN (J5)OUT (J4)

RIGHT (RED)

LEFT (WHITE)

12412-21-2004_15:12

R2290.00805

8050.00R230

3

27

26

25

24

23

22

21

20

12

13

34

35

5

4

32

33

7

6

30

31

9

8

19

18

17

16

49

2

51

50

45

38

41

42

36

37

47

48

44

43

MQFP52AD1836AAS

U14

10K805

R33

RFS0

RSCLK0

PF4

TFS0

TSCLK0

R29

12060.00

12060.00R28

0.001206

R27

6

5

7

SOIC8AD8606AR

U12

1

3

2

AD8606ARSOIC8

U12

1

3

2

AD8606ARSOIC8

U13

R300.001206

DAC1_LEFT

CAP00210UFCT4

49.9K1206

R45

DAC1_RIGHT

CAP00210UFCT3

OUT3R+

DT0PRI

DT0SEC

OUT3R-

OUT3L-

OUT2R-

OUT2L-

OUT1L-

OUT1R+

OUT1R-

AD1836_VREF

12062.74KR41

1 3

OSC00312.288MHZ

U11

9

7

J4

CON0243X2

8

9

J4

CON0243X2

1

2

3

4

5

6 7

8

9

10

11

12

SWT017DIP6

SW1

AD1836_CLK

SCK

8050.001UFC7

0.1UF805

C810UFB

CT2

8050.1UFC6

B10UFCT1

ADC1_RIGHT

ADC1_LEFT

DAC2_LEFT

DAC3_LEFT

DAC3_RIGHT

DAC2_RIGHT

DAC1_RIGHT

DAC1_LEFT

33805

R31

AD1836_CLK

ADSP-BF533 EZ-KIT LITE - AUDIO CODEC

80510KR32

ADC2_LEFT

ADC2_RIGHT

0.001UF805

C9

8050.001UFC10

0.001UF805

C11

AD1836_RESET

IN2R1

IN2R2

IN2L2

IN2L1

OUT1L+

OUT1L-

OUT1R+

OUT1R-

OUT2L+

OUT2R+

OUT3L+

IN1R-

IN1R+

IN1L-

IN1L+

MISO

MOSI

7

5

6

AD8606ARSOIC8

U13

5.49K1206

R49

11.0K1206

R48

12062.74KR47

1206604R46

220PF1206

C21

1.65K1206

R44

100PF1206

C20

3.32K1206

R43

5.49K1206

R42

680PF805

C19

330PF805

C18

2200PF1206

C17

5.49K1206

R40

1206604R39

220PF1206

C16

1.65K1206

R37

100PF1206

C15

3.32K1206

R36

5.49K1206

R35

680PF805

C14

330PF805

C13

11.0K1206

R34

2200PF1206

C12

OUT1L+

AD1836_VREF

AD1836_VREF49.9K1206

R38

0.001206

R193

R106

80510K10K

805

R107R108

80510K

DR0SEC

DR0PRI

AGND

AGND

AGND

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



AGND

DAC2 RIGHT

DAC3 RIGHT

DAC3 LEFTDAC2 LEFT

12512-21-2004_15:12

ADSP-BF533 EZ-KIT LITE - AUDIO OUT

1

3

2

AD8606ARSOIC8

U15

49.9K1206

R62

DAC3_RIGHT

CAP00210UFCT6

DAC3_LEFT

49.9K1206

R54

CAP00210UFCT5

49.9K1206

R78

DAC2_LEFT

CAP00210UFCT8

49.9K1206

R70

DAC2_RIGHT

CAP00210UFCT7

OUT3R-

OUT3R+

2

3

J4

CON0243X2

1206604R63

2200PF1206

C27

7

5

6

AD8606ARSOIC8

U15

5.49K1206

R64

11.0K1206

R58

2200PF1206

C22

1206604R55

1.65K1206

R53

220PF1206

C26

100PF1206

C25

3.32K1206

R52

5.49K1206

R51

11.0K1206

R50

5.49K1206

R56

12062.74KR65

220PF1206

C31

1.65K1206

R61

100PF1206

C30

3.32K1206

R60

5.49K1206

R59

680PF805

C29

330PF805

C28

12062.74KR57

680PF805

C24

330PF805

C23

AD1836_VREF

AD1836_VREF

3

1

J4

CON0243X2

OUT3L-

OUT3L+

7

5

6

AD8606ARSOIC8

U16

12062.74KR81

5.49K1206

R80

1206604R79

220PF1206

C41

1.65K1206

R77

100PF1206

C40

3.32K1206

R76

5.49K1206

R75

680PF805

C39

330PF805

C38

11.0K1206

R74

2200PF1206

C37

5

6

J4

CON0243X2

1

3

2

AD8606ARSOIC8

U16

12062.74KR73

5.49K1206

R72

1206604R71

220PF1206

C36

1.65K1206

R69

100PF1206

C35

3.32K1206

R68

5.49K1206

R67

680PF805

C34

330PF805

C33

11.0K1206

R66

2200PF1206

C32

4

6

J4

CON0243X2

AD1836_VREF

OUT2L+

OUT2L-

OUT2R+

OUT2R-

AD1836_VREF

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



AGND

AGND

AGND

ADC1 RIGHT

ADC1 LEFT

ADC2 RIGHT

ADC2 LEFT

1212-21-2004_15:12 6

6

5

7

AD8606AR

U17

SOIC8

7

5

6 U18

AD8606ARSOIC8

100PFC48

1206

C530.001UF805

C500.001UF805

C51100PF1206

0.001UFC49

805

0.001UFC52

805

2

3

1

AD8606AR

U17

SOIC8

1

3

2 U18

AD8606ARSOIC8

2

3

1

AD8606AR

U20

SOIC8

6

5

7

AD8606AR

U20

SOIC8

3

1

J5

CON0132X2

IN2R2

IN2R1

750KR90

1206

1206

C42120PF

5.76KR83

12065.76KR82

1206

120PFC44

1206

5.76KR88

12065.76KR89

1206CAP00210UFCT9

1206100PFC47

1206600FER2

ADC2_RIGHT

IN1R-

237R95

1206

120PFC59

1206

R925.76K1206

R1005.76K1206

10UFCT11

CAP002

ADC1_RIGHT

FER46001206

100PFC56

1206

750KR94

1206

R1045.76K1206

R1035.76K1206

1206

C55120PF

237R93

1206

IN1R+

ADC1_LEFT2

3

J5

CON0132X2

IN1L+

IN1L-

7

5

6 U19

AD8606ARSOIC8

1

3

2 U19

AD8606ARSOIC8

FER36001206

IN2L1

IN2L2

ADC2_LEFT5

6

J5

CON0132X2

6

4

J5

CON0132X2

AD1836_VREF

ADSP-BF533 EZ-KIT LITE - AUDIO IN

R1055.76K1206

CT1210UFCAP002

R1025.76K1206

1206120PFC58

R1015.76K1206

C57120PF1206

R992371206

R985.76K1206

C54100PF1206

R972371206

R96750K1206

12065.76KR91 R87

5.76K1206

R86750K1206

FER16001206

C46100PF1206

C45120PF1206

R855.76K1206

R845.76K1206

1206120PFC43

CT1010UFCAP002

AD1836_VREF

AD1836_VREFAD1836_VREF

AD1836_VREF

AD1836_VREF

AD1836_VREF

AD1836_VREF

AGND2

AGND2

AGND2AGND2

AGND2

A3V

A3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



12

45

6

ON

3

A3V

SOT23DAD1580

AGND2

AGND2

P15

P14

P13

P12

P11

P10

P9

P8

P7

P6

P5

P4

P3

P2

P1

P0

CLOCK

RESET

ALSB

SDATA

SCLOCK

SCRESET/RTC

TTX

TTXREQ

DAC_A

DAC_B

DAC_C

DAC_D

COMP

VREF

RSET

HSYNC

FIELD/VSYNC

BLANK

VAA1

VAA2

VAA3

VAA4

VAA5

GND1

GND2

GND3

GND4

GND5

0


0


0

1

1 X

PPCLK

PPI_27MHZ_CLK (DEFAULT)

ADV7183_CLKOUT

EXPANSION_CLK CVSB

Component Video

S Video

Composite Video

Differential Component Video

DAC D

CVSB

GRB

C Y

U V Y

DAC B DAC C

DAC B

DAC C

DAC D

VIDEO ENCODER

1212-21-2004_15:12 7

PF1_SDATAPF1

PF0_SCLOCKPF0

R2260.00805

12060.00R182

PF0_SCLOCK

PF1_SDATA

3V_B

TP4

14

13

12

9

8

7

6

5

4

3

2

42

41

40

39

38

44

22

18

24

23

35

37

36

32

31

26

27

25

33

34

15

16

17

11

1

20

30

28

21

29

43

19

10

U27

TQFP44ADV7171KSU

PPI_CLK

PPI_27MHZ_CLK

ADV7183_CLKOUT

8050.00R132

2.2UH805

L2

8

9

J8

CON0243X2

3

2

J8

CON0243X2

5

6

J8

CON0243X2

0.1UF805

C72

ADV7171_RESET

1501206

R122

1

2

D1

805330PFC74

4

6

3

1

U26

SOT23-6ADG752BRT

1

2

5

3

4

AD8061ART

U23

SOT23-5

2.2UH805

L3

2.2UH805

L1

8050.68UHL8

0.68UH805

L9

0.68UH805

L6

8050.68UHL7

8050.68UHL5

0.68UH805

L4

3V_B

4

3

5

2

1

AD8061ART

U22

SOT23-5

1

2

3

4

5

6 7

8

9

10

11

12

SWT017DIP6

SW2

ADV7171_VSYNC

ADV7171_HSYNC

4

3

5

2

1

AD8061ART

U24

SOT23-5

10K805

R128

ADV7171_27MHZ_CLK

VIDEO_DAC_C

VIDEO_DAC_B

VIDEO_DAC_D

ADSP-BF533 EZ-KIT LITE - VIDEO OUT

330PF805

C73

12061KR131

100K1206

R130

12061.2KR129

8050.1UFC71

120675R127

12061KR126

12061KR125

805330PFC70

751206

R124

120675R123

330PF805

C69

805330PFC67

751206

R121

120675R120

330PF805

C68

1K1206

R119

1K1206

R118

751206

R117

120675R116

12061KR115

751206

R114

120675R113

1206100KR112

PF[15:12]PF12

PF13

PF14

PF15

PP[3:0]PP3

PP2

PP1

PP0

1

3

6

4

U25

SOT23-6ADG752BRT


EXPANSION_PPI_CLK


VIDEO_DAC_D

VIDEO_DAC_B

VIDEO_DAC_CVIDEO_AVIN5

VIDEO_AVIN4

VIDEO_AVIN1

3V_B

8050.00R227

AGND2

AGND2

A5V

3.3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



3.3V

3.3V

A3V

1.8V

A1.8V

12

45

6

ON

3

AGND1

AGND2

AGND3

AGND4

AGND5

AIN1

AIN10

AIN11

AIN12

AIN2

AIN3

AIN4

AIN5

AIN6

AIN7

AIN8

AIN9

ALSB

AVDD

CAPC1

CAPC2

CAPY1

CAPY2

CML

DGND1

DGND2

DGND3

DGND4

DGND5

DVDD1

DVDD2

DVDD3

DVDDIO1

DVDDIO2

ELPF

FIELD

HS

LLC1

LLC2

NC[AEF]

NC[AFF]

NC[AGND6]

NC[CLKIN]

NC[GPO0]

NC[GPO1]

NC[GPO2]

NC[GPO3]

NC[ISO]

NC[DV]

NC[HREF]

NC[LLCREF]

NC[RD]

NC[VREF]

P0

P1

P10

P11

P12

P13

P14

P15

P2

P3

P4

P5

P6

P7

P8

P9

PVDD

REFOUT

SCLK

SDA

SFL[HFF]

VS

XTAL

XTAL1

OE

PWRDN

RESET

AGND2

CVBSCVBSComposite Video

AVIN1 AVIN4 AVIN5

Y U V

CYS Video

Differential Component Video

AVIN5

AVIN4

AVIN1

VIDEO DECODER

CVBS

(RED) IN

DA

C_B

DA

C_C

DA

C_D

AV

IN4

AV

IN1

AV

IN5

(WHITE) OUT

1212-21-2004_15:12 8

R232

80510K

10K805

R145

1

24

SN74LVC1G32SOT23-5

U21

39

40

47

53

56

42

57

59

61

44

46

58

60

62

41

43

45

66

50

54

55

48

49

52

3

9

14

31

71

30

10

72

4

15

37

80

2

27

26

13

11

63

16

78

35

34

18

17

70

65

77

69

25

33

32

6

5

76

75

74

73

24

23

22

21

20

19

8

7

38

51

68

67

12

1

29

28

79

36

64

U28

LQFP80ADV7183AKST

DNP

6001206

FER10

6001206

FER8

DVDD_ADV7183

1206600FER13

1206600

DNPFER11

1206600FER12

PVDD_ADV7183

8050.01UFC82

80582NFC83

1.5K805

R140

PVDD_ADV7183

1206600

DNPFER9

R183

80533

33805

R144

8050.01UFC87

0.1UF805

C86

8050.1UFC84

1

2

3

4

5

67

8

9

10

11

12

DIP6SWT017

SW3

PF0_SCLOCK

ADV7183_27MHZ_CLK

ADV7183_RESET

10UFB

CT15

B10UFCT16

B10UFCT14

1

3

J8

CON0243X2

6

4

J8

CON0243X2

7

9

J8

CON0243X2

0.01UF805

C85

ADV7183_VS

ADV7183_FIELD

ADV7183_HS

PF1_SDATA

VIDEO_AVIN5

VIDEO_AVIN4

8050.00R141

80510KR143

10K805

R142

0.1UF805

C880.00805

R136

VIDEO_AVIN1

ADSP-BF533 EZ-KIT LITE - VIDEO IN

8050.1UFC90

8050.1UFC89

80510KR139

10K805

R138

0.1UF805

C81120675R137

8050.00R135

751206

R134

120675R133

0.1UF805

C80

0.1UF805

C79

8050.1UFC78

0.1UF805

C77

8050.1UFC76

8050.1UFC75

PP2PP[3:0]

PP3

PP1

PP0

PF13PF[15:12]

PF12

PF14

PF15

ADV7183_VREF

ADV7183_HREFTP5

TP6

TP7

ADV7171_HSYNC

ADV7183_HS

ADV7183_VS

ADV7171_VSYNC

ADV7183_FIELD

PF2

PF3

TMR2

TMR1

ADV7183_CLKOUT

3.3V

3.3V

3.3V

3.3V

1A1

1A2

1A3

1A4

2A2

2A3

2A4

1Y1

1Y2

1Y3

1Y4

2Y1

2Y2

2A1

2Y4

2Y3

OE1

OE2

3.3V

5V

3.3V 3.3V

3.3V

3.3V

3.3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



PFI

RESETMR

PFO

RESET

C1+

C1-

C2+

C2-

R1INR1OUT

R2INR2OUT

T1OUT

T2IN T2OUT

V-

V+

T1IN

12

45

6

ON

3

3.3V

USB RESET

POWER

PF8

PF9

PF10

PF11

RESET

UART

RESET

Required when AD1836 is in I2S mode

FunctionConnects the push buttons to the Programmable Flags of the DSPUseful if using the PFs for another purpose.

Position

1-4

5,6Connects SPORT0 frame sync and clock together external to the DSP

SW8 PB Enable Switch

1212-21-2004_15:12 9

2

1P5

IDC2X12X1

R1110.00805

DNP

0.00805

R169

R110

8050.00

DNP

3

4

5

1

6

2

7

8

9

P2

DB9M9PIN

4

56

SOIC1474LVC00AD

U9

SWT013SPST-MOMENTARY

SW4

SPST-MOMENTARYSWT013SW5


SW6

SPST-MOMENTARYSWT013SW7

100805

R152

12060.00R158

5 6

SOIC1474LVC14A

U10

1

2

3

4

5

6 7

8

9

10

11

12

DIP6SWT017

SW9

805100R154

0.001206

R148

89

SOIC1474LVC14A

U10

TFS0 RFS0

TSCLK0RSCLK0

LED5

LED6LED[6:1]

LED1

LED4

LED2

LED3

AMBER-SMTLED001

LED4

LED001AMBER-SMTLED5

AMBER-SMTLED001

LED6AMBER-SMTLED001

LED7AMBER-SMTLED001

LED8

LED001AMBER-SMTLED9

RESET

USB_RESET

PF7

PF6

603600FER16

600603

FER14

600603

FER17

603600FER15

1

3

4

5

1312

89

14

10 7

6

2

11

ADM3202ARN

U30

SOIC16

1206270R160

8050.1UFC92

4

81

5

7

SOIC8ADM708SAR

U29


SW8

9

108

SOIC1474LVC00AD

U9

ADSP-BF533 EZ-KIT IO/RESET/UART

0.1UF805

C94

0.1UF805

C91

8050.1UFC93

TX

RX

LED001RED-SMTLED2

1206270R164

13 12

74LVC14ASOIC14

U10

10K805

R171

1113

12

74LVC00ADSOIC14

U9

80510KR170

10K805

R153

1206680R163

GREEN-SMTLED001

LED1

2701206

R146

80510KR166

RED-SMTLED001

LED3

2701206

R165

2

4

6

8

13

15

17

18

16

14

12

9

7

11

3

5

1

19

SSOP20IDT74FCT3244APY

U31

1206270R168

12060.00R167

2701206

R1622701206

R161

10K805

R159

11 10

74LVC14ASOIC14

U10

0.001206

R157

80510KR156

100805

R155

43

74LVC14ASOIC14

U10

A1UFCT20

1UFA

CT19

10K805

R151

80510KR150

805100R149

1UFA

CT18

A1UFCT17

1206270R147

USB_CONFIGURED

80510KR172

PF10

PF11

PF8

PF9

SOFT_RESET

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



5V

3.3V

5V 3.3V3.3V

SPORT0

EXPANSION INTERFACE (TYPE B)

All USB interface circuitry is considered proprietary and hasbeen omitted from this schematic.

When designing your JTAG interface please refer to theEngineer to Engineer Note EE-68 which can be found athttp://www.analog.com

DSP JTAG HEADER

1212-21-2004_15:11 10

1

3

5

7

9

11

13

2

4

6

8

10

12

14

P4

IDC7X27X2

CLK_OUT_EXP2

CLK_OUT_EXP1

A1

A2

A18

A16

A14

A12

A10

A8

A6

A4

A19

A17

A15

A13

A11

A9

A7

A5

A3

A[1:19]

87

85

83

81

77

75

73

69

67

65

63

61

59

57

1

10

1112

1314

1516

1718

19

2

20

2122

2324

2526

2728

29

3

30

3132

3334

3536

3738

39

4

40

4142

4344

4546

4748

5

50

6

78

9

49

55

51

53

52

54

56

58

60

62

66

70

68

72

74

76

78

80

82

84

86

88

90 89

64

71

79

J1

45X2CON019

PP1

PP3

PF10

PF12

PF14

PF2

PF6

PF8

PF13

PF11

PF9

PF7

PF5

PF3

PF15

PF1PF0

PF4

PF[0:15]

BGH

BG

BR

DT0SEC

RSCLK0

DR0PRI

DR0SEC

0.001206

R175

EMULATOR_TCK

EMULATOR_TMS

EXT_DSP_CLK

EMULATOR_TDO

EMULATOR_TDI

EMULATOR_TRST

PB6_A

PA6_APA7_A

PB7_A

ADV7183_VREF

ADV7183_FIELD ADV7183_VS

ADV7183_HS

NMI

EMULATOR_EMU

5

2

4

8

10

6

1

3

9

11

13

15

17

19

12

14

16

20

18

7

10X2CON014

P3

87

85

83

81

77

75

73

69

67

65

63

61

59

57

1

10

1112

1314

1516

1718

19

2

20

2122

2324

2526

2728

29

3

30

3132

3334

3536

3738

39

4

40

4142

4344

4546

4748

5

50

6

78

9

49

55

51

53

52

54

56

58

60

62

66

70

68

72

74

76

78

80

82

84

86

88

90 89

64

71

79

CON01945X2

J3

10K805

R173

TX RX

TSCLK0

TSCLK0

TSCLK1 DSCLK1

RSCLK0

SCK

EXPANSION_PPI_CLK

PP2

PP0

~ABE1/SDQM1

SRAS

SWE

D[0:15]

D10

D14

D12

D4

D6

D8

D0

D2D3

D5

D7

D9

D11

D13

D15

D1

RESET

ADSP-BF533 EZ-KIT LITE - CONNECTOR

RFS0

DT0PRI

TFS0

EMULATOR_SELECT

12060.00R174

RESET

MISO

DT1SEC

DT1PRI

TFS1 RFS1

DR1PRI

DR1SEC

ARE

SMS

SCKE

TMR2

TMR0

AMS0

AMS1

AMS2

AMS3

ARDY

~ABE1/SDQM1

AWE

SA10 SCAS

~ABE0/SDQM0

~ABE0/SDQM0

AOE

DR0SEC

DR0PRI

RFS0TFS0

DT0PRI

DT0SEC

TMR1

MOSI

87

85

83

81

77

75

73

69

67

65

63

61

59

57

1

10

1112

1314

1516

1718

19

2

20

2122

2324

2526

2728

29

3

30

3132

3334

3536

3738

39

4

40

4142

4344

4546

4748

5

50

6

78

9

49

55

51

53

52

54

56

58

60

62

66

70

68

72

74

76

78

80

82

84

86

88

90 89

64

71

79

J2

45X2CON019

ADV7183_HREF

PA6_B

PA4_B

PA2_B

PA0_B

PA5_B

PA7_B

PA3_B

PA1_B

SHGND

SHGND

1.8V

5V A5V

A1.8V3.3V

SHGND

GNDINPUT OUTPUT

3.3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



SHGND

3.3VGND

INPUT OUTPUT

GNDINPUT OUTPUT

GNDINPUT OUTPUT

CHOKE_COIL

OUT1

OUT2

OUT3

IN1

IN2

FBSD GND

OUT1

OUT2

OUT3

IN1

IN2

FBSD GND

A3V

JUMPERSHORTING

Position

1 and 2

Function

be populated and the DSP_VDD_INT will be hard-wired with R222to use the processor internal regulator.

DSP_VDD_INT = 1.4V Fixed

DSP_VDD_INT = DSP Internal Voltage Regulation

2 and 3

SW10: Core Voltage Source SelectDEFAULT: Not Populated

Note: For boards without a 750MHz processor this jumper will not

1212-21-2004_15:11 11

4

3

2

1

8

7

6

5

U32

SO-8FDS9431A

0.00805

R222

SJ1

DEFAULT=2 & 3

DNP

0.00805

R211

1V4

DSP_VDD_INT

64.9KR184

805

340KR185

805

8051UFC61

CT28

D68UF

IND00110UHL12

TP12

TP15

3.32KR223

805

VROUT

UNREG_IN

8051UFC103

10K805

R192

10K805

R214

8051UFC102

1206FER20

147KR191

1206

76.8KR190

1206

1

2

3

7

8

56

4MSOP8ADP3336ARM

VR2

1

2

3

7

8

56

4MSOP8ADP3336ARM

VR6

DSP_VDD_INT

8050.00R186

8050.00R187

DSP_VDD_EXT

CT13

C10UF

CT24

C10UF

2ADO-214AA

D4

UNREG_IN

4

1

3

2

FER23

FUS0012.5AF1

8050.00R210

8051UFC60

8051UFC104

C105

8050.1UF

0.00805

R188

8050.00R189

12060.00R177

TP11

3

1

2

ADP3339AKC-5SOT-223

VR5

2

1

3

VR3

SOT-223ADP3339AKC-33

3

1 1A

ZHCS1000SOT23D

D5

DSP_VDD_EXT

3

1

2

ADP3339AKC-33SOT-223

VR4

8050.1UFC98

10UFC

CT230.1UF805

C175

C10UFCT21

C1000.1UF805

0.001206

R178

10UFC

CT26

UNREG_IN

TP10

12061000PFC96

DO-214AA2AD3

12061000PFC97

1

3

2

CON0052.5MM_JACK

7.5V_POWER

J9

ADSP-BF533 EZ-KIT LITE - POWER

1206600FER18

3V_B

2

1

3

ADP3338AKC-33SOT-223

VR1

TP8

1206600FER19

UNREG_IN

6001206

FER21

MH2 MH1 MH5MH4MH3

DO-214AA2AD2

1206100KR176

C10UFCT22

1206600FER22

TP9

8050.1UFC143

TP14 TP13

CT2510UFC

8050.1UFC101

C10UFCT27

VDDRTC

3

1

2

DNP3X1IDC3X1

JP3

3.3V

AGND2

3.3V3.3V

3.3V3.3V3.3V3.3V3.3V3.3V

3.3V 3.3V

A0167-2001 1.6C

4

3

2

1

A B C D

Nashua, NH 03063

A B C D

4

3

2

1

PH: 1-800-ANALOGD

C

Approvals Date

Drawn

Checked

Engineering Date

Size

Title

Board No. Rev

Sheet of



A3V A3V A3VA5V A5VA5V

AGND

AGND AGND AGND

A5V

AGND

A5V

AGND

AGND

A5V

AGND

A5V A5V

5V

AGND

A5V

3.3V

3.3V3.3V

3.3V

AGND2AGND2

3.3V

RES IN PLACE OF C188

AD8606 AD8606AD8606AD8606 AD8606 AD8061AD8061U23 U24U22

AD8061U15 U17U16 U20U18

U4IDT74FCT3807

ADG752 ADG752U26U25

U30ADM3202

U29ADM708SARADV7171

U27ADV7183

U28IDT74FCT3244APY

U31

AD1836U14

PSD4265 AU5

PSD4265 BU6

SN74LVC1G125U7

SDRAMU8

74LVC00ADU9

74LVC14AU10 AD8606

U12AD8606

U13

ADSP-21533

AD8606U19

IDT2305U46

U21SN74AHC1G08

U1

121212-21-2004_15:11

8050.01UFC188

8050.01UFC190

DSP_VDD_EXT

8050.01UFC146

0.01UF805

C1470.1UF805

C145

8050.1UFC148

0.1UF805

C1440.1UF805

C95

8050.1UFC119

8050.1UFC132

0.01UF805

C128 C204

8050.01UF

8050.1UFC156

0.1UF805

C157

8050.1UFC158

0.01UF805

C1520.01UF805

C1630.01UF805

C161

8050.01UFC171

8050.01UFC172

8050.01UFC113

8050.1UFC109C112

8050.01UF0.1UF

805

C1110.01UF805

C108

8050.1UFC110

0.22UF805

C1420.22UF805

C1400.22UF805

C1410.22UF805

C1390.22UF805

C1370.22UF805

C1290.1UF805

C178

8050.1UFC176

8050.1UFC99

8050.1UFC177

0.01UF805

C165

0.22UF805

C138

8050.22UFC130

0.01UF805

C151C208

8050.01UF

C201

8050.01UF

8050.01UFC167

8050.01UFC168

8050.01UFC166

8050.01UFC173

0.01UF805

C1740.01UF805

C1230.01UF805

C1690.01UF805

C124

8050.01UFC127

8050.01UFC126

0.01UF805

C136

8050.01UFC149

8050.01UFC150C154

8050.01UF0.01UF

805

C155

8050.01UFC153

0.01UF805

C159

0.1UF805

C197

8050.1UFC192

0.1UF805

C195

8050.1UFC193

8050.01UFC194

0.01UF805

C196

8050.1UFC191

0.1UF805

C186

8050.1UFC189

0.1UF805

C18710UF1210

C19810UF1210

C200

121010UF

C1990.01UF805

C181

8050.01UFC183

8050.1UFC184

0.1UF805

C182

8050.1UFC185

0.1UF805

C180

8050.00

DNPR194

8050.1UFC179

ADSP-BF533 EZ-KIT LITE - BYPASS CAPS

BBBYPDSP_VDD_INT

DVDD_ADV7183

3V_B

8050.1UFC209

C2100.1UF805

I 索引

記号ペリフェラル・ポート, xii
~AMS0、メモリ・セレクト・ピン,
2-3, 2-7, 3-3~AMS1、メモリ・セレクト・ピン,

2-3, 2-7, 3-3~AMS2、メモリ・セレクト・ピン,

2-3, 2-7, 3-3~SMS0、メモリ・セレクト・ピン,

2-2, 3-3

AAD1836, 2-11, 3-4, 3-12ADSP-BF533 プロセッサ

CLK IN, 3-7CLK OUT, 3-3IO 電圧, 3-2アドレス・スペース, 2-7オーディオ・インターフェース、

SPORT0 を参照

外部バス・インターフェース・ユ

ニット（EBIU）, 3-3コア電圧, 3-2内部 SRAM, 2-2内部メモリの制約, 2-2入力クロック, 3-3パラレル・ペリフェラル・イン

ターフェース（PPI）, 3-6

メモリ・マップ, 2-2リアル・タイム・クロック（RTC）,

3-3ADV7171、ビデオ・エンコーダ,

2-13, 3-6, 3-7, 3-11ADV7183、ビデオ・デコーダ, 2-13,

3-6, 3-7, 3-11ASYNC、メモリ・バンク 0-2, 2-3

DDIP スイッチ, 3-9

SW を参照

EEBIU_SDBCTL, 2-5EBIU_SDGCTL, 2-5EBIU_SDRRC, 2-5EZ-KIT Lite ボード

アーキテクチャ, 3-2特長, x

HHSYNC 信号, 3-6, 3-7, 3-11

ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル I-1

Documents

ADSP-BF533 EZ-KIT Lite評価システム・マニュアル...DSPのUARTは、RS232ライン・ドライバとDB9オス・コネクタに接続 されるため、PCやその他のシリアル・デバイスとのインターフェースが

ADSP-BF533 EZ-KIT Lite評価システム・マニュアル...DSPのUARTは、RS232ライン・ドライバとDB9オス・コネクタに接続されるため、PCやその他のシリアル・デバイスとのインターフェースが