Upload
edgar-henrique-de-souza
View
289
Download
21
Embed Size (px)
Citation preview
Centro de Educação Profissional Irmão Mário
Cristóvão
Curso Técnico em Mecatrônica Disciplina de Eletrônica Digital
Apostila de Laboratório de Eletrônica Digital Versão 2.1 – 1º semestre 2013
Prof. Marcelo do C.C. Gaiotto.
Aluno(a): ________________________________________________
Turno: _______________ Turma______
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
CI - Circuito Integrado – Tecnologias ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________
Equivalência Lógico/Elétrico ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________
CI - Circuito Integrado – Invólucros, identificação dos pinos e sequência de contagem
______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
3
Variáveis - Equivalente Físico – Chaves e Botões ______________________________________________________________________________ ______________________________________________________________________________
PROBE – Visualização de sinais – entradas e saídas ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________ Cálculos:
Identificação dos Pinos do LED
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
4
Passos para realizar os projetos de Laboratório forma mais rápida e eficiente
ATENÇÃO
Ler o roteiro de laboratório da experiência que será
realizada
1 – Desenhe o símbolo da função lógica que se deseja testar em um projeto prático. Neste exemplo será criado um projeto de teste para função lógica AND:
2 – Procure o circuito integrado que implementa fisicamente esta função lógica na lista apresentada no roteiro da experiência, sejam esses TTL ou CMOS; - neste exemplo: 74LS08
3 – Identifique quantas entradas serão utilizadas para criar este projeto; 2 entradas
4 – Escolha uma das portas lógicas disponível no circuito integrado e copie os números equivalentes às entradas e saídas da mesma, colocando-os bem próximos do símbolo e escreva o código do circuito integrado sobre o símbolo;
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
5
5 – Desenhe uma chave ou botão (quando especificado) para CADA VARIÁVEL; LEMBE QUE CADA VARIÁVEL (chave) DEVE POSSUIR AS INFORMAÇÕES BÁSICAS
CONFORME O MODELO APRESENTADO
6 – Conecte os sinais das variáveis às entradas da porta lógica;
7 – Desenhe um PROBE (resistor e LED) para cada entrada (variáveis) e para cada saída utilizada e coloque os pinos de alimentação do CI – circuito integrado;
Alimentação: VCC: +5V : pino 14 GND: pino 7
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
6
8 – O projeto está pronto, agora para testar o seu funcionamento, utilize uma tabela verdade que represente teoricamente o mesmo, manuseando as chaves do conjunto de chaves para cada combinação da tabela verdade, e verifique se a resposta para cada linha foi igual.
Caso já tenha realizado estes passos, as probabilidades de sucesso serão muito grandes.
Um grande passo será dado nos estudos aqui propostos, espero que o realizem com toda vontade e
afinco, pois o mundo da eletrônica é fascinante!
Sejam bem vindos, boa sorte e sucesso a todos!
Professor Marcelo do C.C. Gaiotto
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
7
Laboratório 1 – Teste de Portas Lógicas
Objetivos:
Aprender como interpretar os dados da especificação técnica do fabricante; Conhecer os equipamentos utilizados para efetuar as práticas; Verificar o comportamento de cada porta lógica; Comprovar as teorias de portas lógicas; Iniciar o trabalho com o Protoboard; Montagem limpa e exemplar (fiação curta e arrumada).
Tempo de Execução: ____ Aulas Início: ____/___/_____ - Término: ____/___/_____
Desenvolvimento Equipamentos e materiais necessários para realizar a experiência:
1 CI 74LS00; 1 CI 74LS02; 1 CI 74LS04; 1 CI 74LS08; 1 CI 74LS32; 1 CI 74LS86; 3 leds;
3 resistores de 330R; 1 protoboard; 1 fonte de alimentação; 1 conjunto de chaves digitais; Fios para conexão.
1) Realizar uma pesquisa sobre as famílias construtivas TTL – Exemplo: LS, F, L, S.... apresentando suas características mais importantes. A pesquisa deverá conter no máximo 10 linhas e deverá se entregue na próxima aula de laboratório: dia: ________/________/____________ 2) Para cada circuito integrado da lista, identifique e anote: Qual a tecnologia construtiva, quantas portas lógicas cada circuito integrado possui, qual
função lógica que representa e quantas entradas cada uma possui? EXEMPLO: 74LS08: circuito integrado TTL com 4 portas AND de 2 entradas ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________ ______________________________________________________________________________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
8
3) Desenhe a disposição interna dos símbolos das funções lógicas implementadas por cada um dos circuitos integrados da lista dentro dos invólucros a seguir, identificando-os com seu código e os números dos pinos.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
9
4) Projete um circuito de teste para cada função lógica vista na teoria, utilizando os seus respectivos circuitos integrados, que se encontram na lista do roteiro;
5) Projete um circuito de teste para a identidade da função lógica XOR, utilizando apenas
funções lógicas básicas; 6) Se você deixar um ou mais terminais de entrada em aberto (sem conexão com a chave de
entrada), qual a resposta na saída? Que conclusão você tira desta observação? TESTE ESTA CONDIÇÃO, COM O PROJETO UTILIZANDO O CI 74LS08.
ATENÇÃO 1 – NÃO SERÃO ACEITOS PEDIDOS DE VISTOS DE PROJETOS/CIRCUITOS SEM OS CÁLCULOS OU FALTANDO ITENS DE PROJETO; 2 – PARA EVITAR TRANSTORNOS E PERDA DE TEMPO, SEMPRE LEIA O ROTEIRO DA EXPERIÊNCIA ANTES DE VIR PARA O LABORATÓRIO. 3 - SE O ALUNO NÃO APRESENTAR OS PROJETOS DOS CIRCUITOS DE TESTE ANTES DA MONTAGEM, NÃO SERÁ VALIDADA A EXPERIÊNCIA. 4 – O ALUNO DEVE REALIZAR AS PESQUISAS E O DESENVOLVIMENTO DOS PROJETOS ANTES DE INICIAR O LABORATÓRIO.
Dica e RESUMO para montagens: Com os projetos desenvolvidos e corretos siga estas orientações: 1 – Coloque o(s) circuito(s) integrado(s) no protoboard de maneira a facilitar suas conexões; 2 – Coloque o conjunto de chaves em uma posição favorável e que facilite as suas ligações; 3 – Alimentar todos os circuitos integrados utilizados no projeto; 4 – Alimentar o conjunto de chaves e ou botões – variáveis Sx ou PBx; 5 – Inicie a montagem do projeto conectando as variáveis aos pinos identificados no projeto; 6 – Monte os conjuntos de visualização – Probes – um para cada entrada (variáveis) e para a saída ou saídas utilizadas; 7 – Para testar o funcionamento, utilize uma tabela verdade que represente teoricamente o projeto, manuseando as chaves do conjunto de chaves para cada combinação da tabela verdade, e verifique se a resposta foi verdadeira.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
10
Projeto - Circuito de teste para o CI: 74LS00 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
11
Projeto - Circuito de teste para o CI: 74LS02 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
12
Projeto - Circuito de teste para o CI: 74LS04 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
13
Projeto - Circuito de teste para o CI: 74LS08
Alimentação: VCC: +5V : pino 14 GND: pino 7
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
14
Projeto - Circuito de teste para o CI: 74LS32 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
15
Projeto - Circuito de teste para o CI: 74LS86 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
16
Projeto - Circuito de teste para a IDENTIDADE da XOR Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
17
Laboratório 2 – Universalidade de Portas NAND e NOR e Circuitos Habilitadores Objetivos:
Aprender como interpretar os dados da especificação técnica do fabricante; Conhecer os equipamentos utilizados para efetuar as práticas; Verificar o comportamento de cada porta lógica quando associadas em circuitos; Comprovar a universalidade das portas lógicas; Comprovar a necessidade e a utilização de portas lógicas como habilitadores; Praticar a montagem de circuitos mais complexos no Protoboard; Montagem limpa e exemplar (fiação curta e arrumada).
Tempo de Execução: ____ Aulas Início: ____/___/_____ - Término: ____/___/_____
Desenvolvimento Equipamentos e materiais necessários para realizar a experiência:
2 CI 74LS00; 2 CI 74LS02; 3 leds; 3 resistores de 330R; 1 protoboard;
1 fonte de alimentação; 1 conjunto de chaves digitais; Fios para conexão.
1) Utilizando a universalidade de portas NAND, apresente o projeto de teste para uma função
lógica INVERSORA; 2) Utilizando a universalidade de portas NAND, apresente o projeto de teste para uma função
lógica AND; 3) Utilizando a universalidade de portas NAND, apresente o projeto de teste para uma função
lógica OR; 4) Utilizando a universalidade de portas NOR, apresente o projeto de teste para uma função
lógica INVERSORA; 5) Utilizando a universalidade de portas NOR, apresente o projeto de teste para uma função
lógica OR; 6) Utilizando a universalidade de portas NOR, apresente o projeto de teste para uma função
lógica AND; 7) Utilizando a universalidade de portas NAND ou NOR, apresente o projeto de teste para uma
função lógica XOR; 8) Monte uma tabela verdade para cada circuito de teste realizando as combinações possíveis
nas chaves digitais de entrada, anotando o correspondente resultado da saída; 9) Escolha um circuito habilitador no livro, Eletrônica Digital – Princípios e Aplicações, do
autor Tocci – (circuitos para habilitar/desabilitar) e apresente o projeto de teste; 10) Compare os resultados obtidos com os descritos nas aulas teóricas. Anote as conclusões.
ATENÇÃO 1 - NÃO SERÃO ACEITOS PEDIDOS DE VISTOS DE CIRCUITOS SEM OS CÁLCULOS E OU FALTANDO ITENS DE PROJETO; 2 – PARA EVITAR TRANSTORNOS E PERDA DE TEMPO, SEMPRE LEIA O ROTEIRO DA EXPERIÊNCIA ANTES DE VIR PARA O LABORATÓRIO. 3 - SE O ALUNO NÃO APRESENTAR OS PROJETOS DOS CIRCUITOS DE TESTE ANTES DA MONTAGEM, NÃO SERÁ VALIDADA A EXPERIÊNCIA.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
18
Projeto: Função lógica INVERSORA usando NAND Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
19
Projeto: Função lógica AND usando NAND Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
20
Projeto: Função lógica OR usando NAND Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
21
Projeto: Função lógica INVERSORA usando NOR Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
22
Projeto: Função lógica OR usando NOR Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
23
Projeto: Função lógica AND usando NOR Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
24
Projeto: Função lógica XOR usando somente NAND ou usando somente NOR Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
25
Projeto: Habilitador Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
26
Laboratório 3 – Automação Predial Sistema de Bombeamento
Objetivos:
Aprender como interpretar os dados da especificação técnica do fabricante; Conhecer os equipamentos utilizados para efetuar as práticas; Iniciar a interpretação e o desenvolvimento de projetos; Conhecer e utilizar circuitos de tecnologia CMOS em projetos; Desenvolver um Sensor de barreira óptica utilizando um LED de Transmissor (TX) e outro
Receptor (RX) de infravermelho. Comprovar a utilização dos Métodos: Soma de Produtos, Produtos de Somas e Mapas
de Karnaugh. Aplicar os conceitos de Universalidade de portas NAND e NOR; Montagem limpa e exemplar (fiação curta e arrumada).
Tempo de Execução: ____ Aulas Início: ____/___/_____ - Término: ____/___/_____
Desenvolvimento Equipamentos e materiais necessários:
Os componentes e equipamentos ficarão a critério de cada equipe. TODOS OS CIRCUITOS
QUE FOREM UTILIZADOS DEVERÃO SER DE TECNOLOGIA CMOS, E SUA
ALIMENTAÇÃO DEVERÁ SER DE 12V;
Os alunos deverão calcular o resistor do PROBE para que a corrente do LED não seja
inferior à 7mA e NÃO ultrapasse o valor máximo de 10mA.
1) Realizar uma pesquisa sobre: famílias construtivas CMOS (apresentando suas características mais importantes), INFRAVERMELHO (comprimento de onda, aplicações, etc).
A pesquisa deverá conter no máximo 10 linhas para cada item, e deverá se entregue na próxima aula de laboratório: dia: ________/________/____________ 2) Projetar o circuito lógico de controle da casa de máquinas de um edifício que realize o
acionamento de uma bomba e uma eletroválvula para encher duas caixas d’água, uma no alto do edifício a partir de outra, como reservatório, colocada no térreo. O circuito através da informação de sensores, convenientemente dispostos nas caixas d’água, deverá atuar na bomba e na eletroválvula ligada à canalização de entrada. O desenho abaixo apresenta o esquema da situação.
Diagrama em blocos do sistema de controle
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
27
1 - obs:Convencionar estados das variáveis antes de iniciar o projeto, ligado 1, desligado 0. Facilita bastante!!!! 2 – obs: Os sensores (A,B e C) deverão ser montados na placa de pontes de terminal de cada equipe usando o circuito com o LED Infravermelho transmissor e receptor, sendo que a ligação e o ponto de saída de sinal são mostrados na figura a seguir:
Figura do circuito do sensor Infravermelho por barreira óptica
Led Transmissor: normalmente é azul claro, mas também pode ser encontrado transparente e a forma de identificação dos seus terminais é igual a dos LED’s comuns. Corrente para o led Transmissor ITX = 15 à 25 mA;
Foto-receptor: normalmente é transparente e seu invólucro mais comum é o de um led transparente;
3) Se você deixar um ou mais terminais de entrada em aberto (sem conexão com a chave de
entrada), qual a resposta na saída? Que conclusão você tira desta observação? TESTE ESTA CONDIÇÃO, COM O PROJETO UTILIZANDO O CICD4081
ATENÇÃO 1 – NÃO SERÃO ACEITOS PEDIDOS DE VISTOS DE PROJETOS/CIRCUITOS SEM OS CÁLCULOS OU FALTANDO ITENS DE PROJETO; 2 – PARA EVITAR TRANSTORNOS E PERDA DE TEMPO, SEMPRE LEIA O ROTEIRO DA EXPERIÊNCIA ANTES DE VIR PARA O LABORATÓRIO. 3 - SE O ALUNO NÃO APRESENTAR OS PROJETOS DOS CIRCUITOS DE TESTE ANTES DA MONTAGEM, NÃO SERÁ VALIDADA A EXPERIÊNCIA. 4 – O ALUNO DEVE REALIZAR AS PESQUISAS E O DESENVOLVIMENTO DOS PROJETOS ANTES DE INICIAR O LABORATÓRIO.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
28
Tabela verdade, Métodos de Soma de Produtos, Produtos de Soma ou Mapas de Karnaugh do Projeto da Bomba e Eletroválvula
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
29
Projeto dos Circuitos da Bomba e Eletroválvula Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
30
Laboratório 4 – Circuitos Decodificadores, Mux/Demux e Drivers BCD 7 Segmentos
Objetivos:
Aprender como interpretar os dados da especificação técnica do fabricante; Conhecer os equipamentos utilizados para efetuar as práticas; Melhorar a interpretação e o desenvolvimento de projetos; Continuar a aplicação de circuitos integrados com tecnologia CMOS em projetos; Comprovar a utilização dos mapas de Karnaugh. Comprovar o funcionamento de decodificadores e suas funções. Comprovar o funcionamento e necessidade de multiplexadores e demultiplexadores; Comprovar a utilização de decodificadores e drivers de BCD para displays de 7
segmentos; Montagem limpa e exemplar (fiação curta e arrumada).
Tempo de Execução: ____ Aulas Início: ____/___/_____ - Término: ____/___/_____
Desenvolvimento
LEMBRE – OS CIRCUITOS QUE FOREM DE TECNOLOGIA CMOS SUA ALIMENTAÇÃO DEVERÁ SER DE 12V. Neste caso deverão calcular o resistor do PROBE para que a corrente máxima do LED não seja inferior à 7mA e NÃO ultrapasse o valor máximo de 10mA.
Nos circuitos onde se está trabalhando com tecnologia TTL, a alimentação deverá ser de 5V, e o a corrente do PROBE deverá ser de 15 mA, cabendo aos alunos o cálculo dos resistores mesmos.
A corrente dos segmentos do display deverá ser de 12 mA, cabendo aos alunos o cálculo dos resistores dos mesmos.
Equipamentos e materiais necessários para realizar a experiência:
1 – CI 4081; 1 – CI 40106; 1 – CI 74LS138; 1 – CI 74LS151; 1 – CD 4511 – decodificador e
driver de BCD para display de7 Segmentos;
19 – leds;
1 – display de 7 segmentos catodo comum;
19 – resistores de 330R; 1 – protoboard; 1 – conjunto de chaves digitais; 1 – fonte de alimentação. Fios para conexão.
1) Realizar uma pesquisa sobre: Decodificadores, Multiplexadores, Demultiplexadores e Display
de 7 segmentos Anodo Comum e Catado Comum de como eles funcionam. A pesquisa deverá conter no máximo 10 linhas para cada item, e deverá se entregue na próxima aula de laboratório: dia: ________/________/____________ 2) Utilizando Circuitos Integrados de tecnologia CMOS, projete e implemente um decodificador
de 2 para 4. A apresentação das saídas deverá ser realizada por intermédio de um PROBE.
Diagrama em bloco do decodificador de binário para decimal.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
31
3) Como projeto apresentado, monte o circuito de teste para o CI CD 4511, monte a tabela
verdade e realize os teste de todas as funcionalidades dos sinais de controle.
Pinos do display de 7 segmentos.
4) Projete e implemente um sistema como o apresentado no diagrama a seguir, utilizando o CI
74LS151 e o CI 74 LS138 – LEMBRE-SE QUE ESTES SÃO TTL; cuidado com as entradas de seleção, respeite os sinais mais significativos.
Diagrama em blocos do sistema multiplexador e demultiplexador
ATENÇÃO 1 – NÃO SERÃO ACEITOS PEDIDOS DE VISTOS DE PROJETOS/CIRCUITOS SEM OS CÁLCULOS OU FALTANDO ITENS DE PROJETO; 2 – PARA EVITAR TRANSTORNOS E PERDA DE TEMPO, SEMPRE LEIA O ROTEIRO DA EXPERIÊNCIA ANTES DE VIR PARA O LABORATÓRIO. 3 - SE O ALUNO NÃO APRESENTAR OS PROJETOS DOS CIRCUITOS DE TESTE ANTES DA MONTAGEM, NÃO SERÁ VALIDADA A EXPERIÊNCIA. 4 – O ALUNO DEVE REALIZAR AS PESQUISAS E O DESENVOLVIMENTO DOS PROJETOS ANTES DE INICIAR O LABORATÓRIO.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
32
Tabela verdade e Mapas de Karnaugh do Circuito Decodificador
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
33
Projeto do Circuito Decodificador Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
34
Tabela verdade do CI CD4511 – driver BCD 7 segmentos
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
35
Projeto de teste do CI CD4511 – Decodificador BCD para 7 segmentos
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
36
Tabela verdade do Multiplexador e Demultiplexador
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
37
Projeto do Multiplexador e Demultiplexador
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
38
Laboratório 5 – Circuitos Flip-Flops e Buffers Tristate
Objetivos:
Aprender como interpretar os dados da especificação técnica do fabricante; Conhecer os equipamentos utilizados para efetuar as práticas; Iniciar a atividade com circuitos sequenciais; Comprovar o funcionamento de BUFFER TRISTATE; Comprovar o funcionamento dos FLIP-FLOP’S. Montagem limpa e exemplar (fiação curta e arrumada).
Tempo de Execução: ____ Aulas Início: ____/___/_____ - Término: ____/___/_____
Desenvolvimento Equipamentos e materiais necessários:
Os componentes e equipamentos ficarão a critério de cada equipe.
1. Realizar uma pesquisa sobre: Fan in e Fan out, Entradas Síncronas e Assíncronas. A pesquisa deverá conter no máximo 10 linhas e deverá se entregue na próxima aula de laboratório: dia: ________/________/____________ 2. Para o circuito de teste: flip-flop RS utilizando portas tipo NAND, complete o projeto e
apresente a tabela verdade antes de testá-lo; 3. Para o circuito de teste: flip-flop RS utilizando portas tipo NOR, complete o projeto e apresente
a tabela verdade antes de testá-lo; 4. Complete o projeto de teste para o CI 74LS74 – FLIP-FLOP D; 5. Complete o projeto de teste para o CI 74LS76 – FLIP-FLOP JK; 6. Complete o projeto de teste para o CI 74LS244 – OCTAL BUFFER TRISTATE; 7. Complete o projeto de teste para o CI 74LS373 – OCTAL LATCH D com saída TRISTATE;
Questões:
1) Qual foi a principal dificuldade encontrada para realizar a experiência? 2) Qual a diferença dos flip-flops RS implementados com portas NAND em relação aos
implementados com portas NOR? 3) O valor da tabela verdade foi diferente do valor esperado? Justifique. 4) Para que serve o OE (ou OC dependendo do fabricante) do CI 74LS373? 5) Para que serve as entradas assíncronas nos circuitos integrados 74LS74 e 74LS76?
ATENÇÃO 1 – NÃO SERÃO ACEITOS PEDIDOS DE VISTOS DE PROJETOS/CIRCUITOS SEM OS CÁLCULOS OU FALTANDO ITENS DE PROJETO; 2 – PARA EVITAR TRANSTORNOS E PERDA DE TEMPO, SEMPRE LEIA O ROTEIRO DA EXPERIÊNCIA ANTES DE VIR PARA O LABORATÓRIO. 3 - SE O ALUNO NÃO APRESENTAR OS PROJETOS DOS CIRCUITOS DE TESTE ANTES DA MONTAGEM, NÃO SERÁ VALIDADA A EXPERIÊNCIA. 4 – O ALUNO DEVE REALIZAR AS PESQUISAS E O DESENVOLVIMENTO DOS PROJETOS ANTES DE INICIAR O LABORATÓRIO.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
39
Projeto do Flip-Flop RS com NAND Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
40
Projeto do Flip-Flop RS com NOR Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
41
Projeto do FLIP- FLOP D com o CI 74LS74 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
42
Projeto do FLIP- FLOP JK com o CI 74LS76 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
43
Projeto do BUFFER TRISTATE com o CI 74LS244 Visto Projeto: ___________
Projeto do OCTAL LATCH D com saída TRISTATE CI – 74LS373 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
44
Laboratório 6 – Aplicações de FLIP-FLOPS Circuitos geradores de clock, divisores de frequência, sequenciais, contadores e monoastáveis (temporizadores) Objetivos:
Aprender como interpretar os dados da especificação técnica do fabricante; Conhecer os equipamentos utilizados para efetuar as práticas; Comprovar o funcionamento dos flip-flops. Comprovar o funcionamento dos contadores módulo N Comprovar a utilização de circuitos temporizadores; Montagem limpa e exemplar (fiação curta e arrumada).
Tempo de Execução: ____ Aulas Início: ____/___/_____ - Término: ____/___/_____
Desenvolvimento Equipamentos e materiais necessários:
1 – 74LS14 – TTL; 1 – CD40106 – CMOS 1 – CD 4047 – CMOS 1 – CD 4017 – CMOS 2 – 74LS90 – TTL 2 – CD4511 – driver BCD para 7
segmentos 2 – Displays de 7 segmentos catodo
comum
20 resistores de 330R; 1 Potenciômetro de 10K 1 protoboard; 1 fonte de alimentação. 1 osciloscópio Digital + duas pontas
de prova; Resistores diversos.
1. Projetar e implementar um circuito de teste para o circuito integrado CD4017, testando as
possibilidades de criar seqüenciadores de 2, 5, 8 e 10 saídas, utilizando o gerador de clock anterior para que o acionamento entre as trocas de saída, ou mudanças de sequências sejam em 3Hz. Obs.: Escolha um dos valores de capacitor (1nF, 10nF, 100nF, 10uF/50V) disponíveis em seu material, facilita os cálculos.
2. Utilizando ainda o gerador de clock de 3Hz, montar um circuito contador de 0 à 99, utilizando 2 CI 74LS90 e os 2 drivers de BCD para 7 segmentos CD4511;
3. Projetar e implementar um circuito temporizador utilizando o CI 4047 para um tempo de acionamento de 2 segundos. Em seguida altere projeto para operar de forma ajustável para um tempo de acionamento mínimo de 2 segundos e máximo de 30 segundos.
ATENÇÃO 1 – NÃO SERÃO ACEITOS PEDIDOS DE VISTOS DE PROJETOS/CIRCUITOS SEM OS CÁLCULOS OU FALTANDO ITENS DE PROJETO; 2 – PARA EVITAR TRANSTORNOS E PERDA DE TEMPO, SEMPRE LEIA O ROTEIRO DA EXPERIÊNCIA ANTES DE VIR PARA O LABORATÓRIO. 3 - SE O ALUNO NÃO APRESENTAR OS PROJETOS DOS CIRCUITOS DE TESTE ANTES DA MONTAGEM, NÃO SERÁ VALIDADA A EXPERIÊNCIA. 4 – O ALUNO DEVE REALIZAR AS PESQUISAS E O DESENVOLVIMENTO DOS PROJETOS ANTES DE INICIAR O LABORATÓRIO.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
45
Projeto 1: Sequenciador com o CD4017 Visto Projeto: ___________
Projeto 2: Contador de 0 à 99 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
46
Projeto 3: Temporizador de 2 à 30 segundos com CD4047 Visto Projeto: ___________
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
47
Material de apoio
Equipamentos: PROTOBOARD
Conexões elétricas internas da Matriz de contatos, PROTOBOARD.
Conjunto de Chaves digitais MODELO ANTIGO
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
48
CONJUNTO DE CHAVES DIGITAIS COM 4 BOTÕES
SIMBOLOGIA DA CADA CHAVE DIGITAL
DIAGRAMA ELÉTRICO DOS BOTÕES da HEXKIT SWITCH
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
49
Saídas – Totem-Pole de circuitos integrados TTL
Atua normalmente como uma fornecedora de corrente, fornece os níveis Lógicos 1 e 0
Saídas – Open Coletor
São recomendadas para acionamento de cargas em tensões diferentes das de controle TTL, e
somente fornece o nível lógico 0.
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
50
CD 4047
Multivibrador Astável/Monoastavel Configurável
Diagrama de blocos interno
Formula para cálculo de freqüência: Cálculo para circuitos astáveis tipo - rodando livre, gatilhos positivo e negativo:
tA(10, 11) = 4.40 RC
tA (13) = 2.20 RC
Formas de onda do Astavel
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
51
Cálculo para circuitos monoastáveis tipo – redisparavel e gatilhos positivo e negativo:
tM (10, 11) = 2.48 RC
Formas de onda do Monosatavel
Formas de onda do modo redisparável
Configuração para Astável - Rodando livre
Configuração para Astável – gatilho positivo
Configuração para Astável – gatilho negativo
Configuração para Monoastável – gatilho positivo
Configuração para monoastável – gatilho negativo
Configuração para monoastável – redisparavel
Curso Técnico em Mecatrônica – Disciplina de Eletrônica Digital Prof. Marcelo do C.C. Gaiotto
Folhas de exercícios de desenho de portas lógicas – Para melhorara a fixação dos símbolos às
funções Lógicas, contorne-as refazendo os desenhos e escreva em baixo de cada uma seu
nome, e sua expressão algébrica Exemplo: AND (AB), OR (A+B), INVERSORA ( A ).
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
53
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
54
Lista de Exercícios Recomendados 1° semestre 2012
*** estes exercícios não são para entregar ***
Livro LOURENÇO. Antonio Carlos, CRUZ. Eduardo C. Alves, FERREIRA. Sabrina Rodero, JUNIOR. Salomão Choueri Eletrônica Digital – Circuitos Digitais - Editora Érica 2.2 pág 32 Livro – CAPUANO,Francisco Gabriel – Exercícios de Eletrônica Digital – Editora Érica ** Exercícios propostos 1.1 – pág. 13; 1.2 – pág. 13; 1.3 – pág. 13 e pág. 14; ** Exercícios resolvidos EX 2.1 – pág. 17; EX 2.2 – pág. 18; EX 2.3 – pág. 19; EX 2.4 – pág. 20; EX 2.5 – pág. 20; EX 2.8 – pág. 24 – com NAND e com NOR; EX 2.9 – pág. 26;
** Exercícios propostos EX 2.1 – pág. 28; EX 2.2 – pág. 29; EX 2.3 – pág. 30; EX 2.4 – pág. 30; EX 2.5 – pág. 30; EX 2.7 – pág. 30; EX 2.8 – pág. 30; EX 2.12 – pág. 32; EX 2.13 – pág. 32; EX 2.15 – pág. 32; EX 2.16 – pág. 32; ** Exercícios resolvidos EX 3.2 – pág. 34; EX 3.3 – pág. 34; EX 3.5 – pág. 36; EX 3.6 – pág. 37;
** Exercícios propostos EX 3.1 – pág. 54 (a) e (b); EX 3.2 – pág. 54; EX 3.3 – pág. 54; EX 3.4 – pág. 54; EX 3.5 – pág. 54; EX 3.6 – pág. 54; EX 3.7 – pág. 54; EX 3.9 – pág. 54; EX 3.17 – pág. 59; EX 3.18 – pág. 59; Livro – IDOETA, Ivan Valeije. CAPUANO, Francisco Gabriel – Elementos de Eletrônica Digital – 37° Edição, Editora Érica ** Exercícios propostos 1.6.1 – pág. 36; 1.6.2 – pág. 36; 1.6.3 – pág. 37; 1.6.6 – pág. 37; 1.6.7 – pág. 37; 1.6.8 – pág. 37; 1.6.9 – pág. 38; 1.6.10 – pág. 38; 1.6.11 – pág. 38; 1.6.12 – pág. 38; 1.6.13 – pág. 38; 1.6.14 – pág. 38; 1.6.15 – pág. 38; 1.6.16 – pág. 39; ** Exercícios resolvidos 2.3.1 – pág. 52 à 55 – do exercício 1 ao 4; 2.4.1 – pág. 56 à 58 – do exercício 1 ao 3; 2.5.1 – pág. 61 à 65 – do exercício 1 ao 4;
Centro de Educação Profissional Irmão Mário Cristóvão Laboratório de Eletrônica Digital Prof. Marcelo Gaiotto
55
Livro – RONALD J. TOCCI, NEAL S. WIDMER. Sistemas Digitais: Princípios e Aplicações - Makrom Books EX 3.12 – (a) e (b) – pág. 59; EX 3.14 – pág. 59; EX 3.16 – (a) – pág. 60; EX 3.19 – pág. 60; EX 3.21 – pág. 60; EX 3.26 – pág. 60;
Bibliografia de Eletrônica Digital
NATALE, Ferdinando. Eletrônica Industrial. São Paulo: Érica, 1994.
IDOETA, Ivan V. Elementos de eletrônica digital. São Paulo: Érica, 1994.
SILVA, Ricardo P. e. Eletrônica digital. Florianópolis: UFSC, 1995.
ERCEGOVAC, Milos D. Introdução aos sistemas digitais. Porto Alegre: Bookman, 2000.
ARAUJO,Celso de. Praticando eletrônica digital. São Paulo: Érica, 1997.
MALVINO, Alber Paul. Aplicação de princípios digitais. São Paulo: McGraw-Hill, 1988.
RONALD J. TOCCI, NEAL S. WIDMER. Sistemas Digitais: Princípios e Aplicações -
Makrom Books
LOURENÇO/ CRUZ/ FERREIRA/ JUNIOR/ ANTONIO C. DE,/ EDUARDO C. ALVES/
SABRINA R./ SALOMÃO C. - Circuitos Digitais - Estude e Use - Érica
Centro de Educação Profissional Irmão Mário Cristóvão Curso Técnico em Mecatrônica
Disciplina de Eletrônica Digital
Relatório de laboratório
Laboratório ___ - ______________________________
____/____/_______
Aluno:_________________________________________________
Turno:_________ Turma:____________
Laboratório: ___ - __________________________ Lista de equipamentos e materiais necessários:
Introdução teórica:
Desenvolvimento
Escala Volts/DIV
Canal1: ____________Ponta de Prova: _____
Canal2: ____________Ponta de Prova: _____
Escala Time/DIV
TIME/DIV: _____________
Observações
Escala Volts/DIV
Canal1: ____________Ponta de Prova: _____
Canal2: ____________Ponta de Prova: _____
Escala Time/DIV
TIME/DIV: _____________
Escala Volts/DIV
Canal1: ____________Ponta de Prova: _____
Canal2: ____________Ponta de Prova: _____
Escala Time/DIV
TIME/DIV: _____________
Observações
Conclusão:
Lista de referências bibliográficas utilizadas:
Nome:___________________________________ Turma:___ Turno:___ Questões - Pesquisas
5-2
FAST AND LS TTL DATA
QUAD 2-INPUT NAND GATE
• ESD > 3500 Volts
14 13 12 11 10 9
1 2 3 4 5 6
VCC
8
7
GND
GUARANTEED OPERATING RANGES
Symbol Parameter Min Typ Max Unit
VCC Supply Voltage 5474
4.54.75
5.05.0
5.55.25
V
TA Operating Ambient Temperature Range 5474
–550
2525
12570
°C
IOH Output Current — High 54, 74 –0.4 mA
IOL Output Current — Low 5474
4.08.0
mA
SN54/74LS00
QUAD 2-INPUT NAND GATE
LOW POWER SCHOTTKY
J SUFFIXCERAMIC
CASE 632-08
N SUFFIXPLASTIC
CASE 646-06
141
14
1
ORDERING INFORMATION
SN54LSXXJ CeramicSN74LSXXN PlasticSN74LSXXD SOIC
141
D SUFFIXSOIC
CASE 751A-02
5-3
FAST AND LS TTL DATA
SN54/74LS00
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs
VIL Input LOW Voltage54 0.7
VGuaranteed Input LOW Voltage for
VIL Input LOW Voltage74 0.8
Vp g
All Inputs
VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA
VOH Output HIGH Voltage54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.7 3.5 V
CC , OH , IN IHor VIL per Truth Table
VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,
VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 8.0 mA
VIN = VIL or VIHper Truth Table
IIH Input HIGH Current20 µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH Current0.1 mA VCC = MAX, VIN = 7.0 V
IIL Input LOW Current –0.4 mA VCC = MAX, VIN = 0.4 V
IOS Short Circuit Current (Note 1) –20 –100 mA VCC = MAX
ICC
Power Supply CurrentTotal, Output HIGH 1.6 mA VCC = MAXICCTotal, Output LOW 4.4
mA VCC MAX
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
AC CHARACTERISTICS (TA = 25°C)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
tPLH Turn-Off Delay, Input to Output 9.0 15 ns VCC = 5.0 V
tPHL Turn-On Delay, Input to Output 10 15 nsCC
CL = 15 pF
5-1
FAST AND LS TTL DATA
QUAD 2-INPUT NOR GATE
14 13 12 11 10 9
1 2 3 4 5 6
VCC
8
7
GND
GUARANTEED OPERATING RANGES
Symbol Parameter Min Typ Max Unit
VCC Supply Voltage 5474
4.54.75
5.05.0
5.55.25
V
TA Operating Ambient Temperature Range 5474
–550
2525
12570
°C
IOH Output Current — High 54, 74 –0.4 mA
IOL Output Current — Low 5474
4.08.0
mA
SN54/74LS02
QUAD 2-INPUT NOR GATE
LOW POWER SCHOTTKY
J SUFFIXCERAMIC
CASE 632-08
N SUFFIXPLASTIC
CASE 646-06
141
14
1
ORDERING INFORMATION
SN54LSXXJ CeramicSN74LSXXN PlasticSN74LSXXD SOIC
141
D SUFFIXSOIC
CASE 751A-02
5-2
FAST AND LS TTL DATA
SN54/74LS02
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs
VIL Input LOW Voltage54 0.7
VGuaranteed Input LOW Voltage for
VIL Input LOW Voltage74 0.8
Vp g
All Inputs
VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA
VOH Output HIGH Voltage54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.7 3.5 V
CC , OH , IN IHor VIL per Truth Table
VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,
VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 8.0 mA
VIN = VIL or VIHper Truth Table
IIH Input HIGH Current20 µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH Current0.1 mA VCC = MAX, VIN = 7.0 V
IIL Input LOW Current –0.4 mA VCC = MAX, VIN = 0.4 V
IOS Short Circuit Current (Note 1) –20 –100 mA VCC = MAX
ICC
Power Supply CurrentTotal, Output HIGH 3.2 mA VCC = MAXICCTotal, Output LOW 5.4
mA VCC MAX
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
AC CHARACTERISTICS (TA = 25°C)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
tPLH Turn-Off Delay, Input to Output 10 15 ns VCC = 5.0 V
tPHL Turn-On Delay, Input to Output 10 15 nsCC
CL = 15 pF
5-1
FAST AND LS TTL DATA
HEX INVERTER
14 13 12 11 10 9
1 2 3 4 5 6
VCC
8
7
GND
GUARANTEED OPERATING RANGES
Symbol Parameter Min Typ Max Unit
VCC Supply Voltage 5474
4.54.75
5.05.0
5.55.25
V
TA Operating Ambient Temperature Range 5474
–550
2525
12570
°C
IOH Output Current — High 54, 74 –0.4 mA
IOL Output Current — Low 5474
4.08.0
mA
SN54/74LS04
HEX INVERTER
LOW POWER SCHOTTKY
J SUFFIXCERAMIC
CASE 632-08
N SUFFIXPLASTIC
CASE 646-06
141
14
1
ORDERING INFORMATION
SN54LSXXJ CeramicSN74LSXXN PlasticSN74LSXXD SOIC
141
D SUFFIXSOIC
CASE 751A-02
5-2
FAST AND LS TTL DATA
SN54/74LS04
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs
VIL Input LOW Voltage54 0.7
VGuaranteed Input LOW Voltage for
VIL Input LOW Voltage74 0.8
Vp g
All Inputs
VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA
VOH Output HIGH Voltage54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.7 3.5 V
CC , OH , IN IHor VIL per Truth Table
VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,
VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 8.0 mA
VIN = VIL or VIHper Truth Table
IIH Input HIGH Current20 µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH Current0.1 mA VCC = MAX, VIN = 7.0 V
IIL Input LOW Current –0.4 mA VCC = MAX, VIN = 0.4 V
IOS Short Circuit Current (Note 1) –20 –100 mA VCC = MAX
ICC
Power Supply CurrentTotal, Output HIGH 2.4 mA VCC = MAXICC p
Total, Output LOW 6.6
mA VCC MAX
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
AC CHARACTERISTICS (TA = 25°C)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
tPLH Turn-Off Delay, Input to Output 9.0 15 ns VCC = 5.0 V
tPHL Turn-On Delay, Input to Output 10 15 nsCC
CL = 15 pF
DM74LS08Quad 2-Input AND GatesGeneral DescriptionThis device contains four independent gates each of whichperforms the logic AND function.
Featuresn Alternate Military/Aerospace device (54LS08) is
available. Contact a Fairchild Semiconductor SalesOffice/Distributor for specifications.
Connection Diagram
Function Table
Y = ABInputs Output
A B Y
L L L
L H L
H L L
H H H
H = High Logic LevelL = Low Logic Level
Dual-In-Line Package
DS006347-1
Order Number 54LS08DMQB, 54LS08FMQB, 54LS08LMQB, DM54LS08J, DM54LS08W, DM74LS08M or DM74LS08NSee NS Package Number E20A, J14A, M14A, N14A or W14B
March 1998
DM
74LS08
Quad
2-InputAN
DG
ates
© 1998 Fairchild Semiconductor Corporation DS006347 www.fairchildsemi.com
Absolute Maximum Ratings (Note 1)
Supply Voltage 7VInput Voltage 7VOperating Free Air Temperature Range
DM54LS and 54LS −55˚C to +125˚CDM74LS 0˚C to +70˚C
Storage Temperature Range −65˚C to +150˚C
Recommended Operating Conditions
Symbol Parameter DM54LS08 DM74LS08 Units
Min Nom Max Min Nom Max
VCC Supply Voltage 4.5 5 5.5 4.75 5 5.25 V
VIH High Level Input Voltage 2 2 V
VIL Low Level Input Voltage 0.7 0.8 V
IOH High Level Output Current −0.4 −0.4 mA
IOL Low Level Output Current 4 8 mA
TA Free Air Operating Temperature −55 125 0 70 ˚CNote 1: The “Absolute Maximum Ratings” are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at theselimits. The parametric values defined in the “Electrical Characteristics” table are not guaranteed at the absolute maximum ratings. The “Recommended OperatingConditions” table will define the conditions for actual device operation.
Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)
Symbol Parameter Conditions Min Typ Max Units
(Note 2)
VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V
VOH High Level Output VCC = Min, IOH = Max, DM54 2.5 3.4 V
Voltage VIH = Min DM74 2.7 3.4
VOL Low Level Output VCC = Min, IOL = Max, DM54 0.25 0.4
Voltage VIL = Max DM74 0.35 0.5 V
IOL = 4 mA, VCC = Min DM74 0.25 0.4
II Input Current @ Max VCC = Max, VI = 7V 0.1 mA
Input Voltage
IIH High Level Input Current VCC = Max, VI = 2.7V 20 µA
IIL Low Level Input Current VCC = Max, VI = 0.4V −0.36 mA
IOS Short Circuit VCC = Max DM54 −20 −100 mA
Output Current (Note 3) DM74 −20 −100
ICCH Supply Current with VCC = Max 2.4 4.8 mA
Outputs High
ICCL Supply Current with VCC = Max 4.4 8.8 mA
Outputs Low
Switching Characteristicsat VCC = 5V and TA = 25˚C (See Section 1 for Test Waveforms and Output Load)
RL = 2 kΩSymbol Parameter C L = 15 pF CL = 50 pF Units
Min Max Min Max
tPLH Propagation Delay Time 4 13 6 18 ns
Low to High Level Output
tPHL Propagation Delay Time 3 11 5 18 ns
High to Low Level Output
Note 2: All typicals are at VCC = 5V, TA = 25˚C.
Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.
www.fairchildsemi.com 2
© 2000 Fairchild Semiconductor Corporation DS006353 www.fairchildsemi.com
August 1986
Revised March 2000
DM
74LS
14 Hex In
verter with
Sch
mitt Trig
ger In
pu
ts
DM74LS14Hex Inverter with Schmitt Trigger Inputs
General DescriptionThis device contains six independent gates each of whichperforms the logic INVERT function. Each input has hyster-esis which increases the noise immunity and transforms aslowly changing input signal to a fast changing, jitter freeoutput.
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram Function TableY = A
H = HIGH Logic LevelL = LOW Logic Level
Order Number Package Number Package Description
DM74LS14M M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS14SJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS14N N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Input Output
A Y
L H
H L
www.fairchildsemi.com 2
DM
74L
S14 Absolute Maximum Ratings(Note 1)
Note 1: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the ElectricalCharacteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.
Recommended Operating Conditions
Note 2: VCC = 5V.
Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)
Note 3: All typicals are at VCC = 5V, TA = 25°C.
Note 4: Not more than one output should be shorted at a time, and the duration should not exceed one second.
Switching Characteristics at VCC = 5V and TA = 25°C
Supply Voltage 7V
Input Voltage 7V
Operating Free Air Temperature Range 0°C to +70°C
Storage Temperature Range −65°C to +150°C
Symbol Parameter Min Nom Max Units
VCC Supply Voltage 4.75 5 5.25 V
VT+ Positive-Going Input Threshold Voltage (Note 2) 1.4 1.6 1.9 V
VT− Negative-Going Input Threshold Voltage (Note 2) 0.5 0.8 1 V
HYS Input Hysteresis (Note 2) 0.4 0.8 V
IOH HIGH Level Output Current −0.4 mA
IOL LOW Level Output Current 8 mA
TA Free Air Operating Temperature 0 70 °C
Symbol Parameter Conditions MinTyp
Max Units(Note 3)
VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V
VOH HIGH Level VCC = Min, IOH = Max2.7 3.4 V
Output Voltage VIL = Max
VOL LOW Level VCC = Min, IOL = Max0.35 0.5
Output Voltage VIH = Min V
VCC = Min, IOL = 4 mA 0.25 0.4
IT+ Input Current at VCC = 5V, VI = VT+ −0.14 mA
Positive-Going Threshold
IT− Input Current at VCC = 5V, VI = VT− −0.18 mA
Negative-Going Threshold
II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 mA
IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA
IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.4 mA
IOS Short Circuit Output Current VCC = Max (Note 4) −20 −100 mA
ICCH Supply Current with Outputs HIGH VCC = Max 8.6 16 mA
ICCL Supply Current with Outputs LOW VCC = Max 12 21 mA
RL = 2 kΩ
Symbol Parameter CL = 15 pF CL = 50 pF Units
Min Max Min Max
tPLH Propagation Delay Time5 22 8 25 ns
LOW-to-HIGH Level Output
tPHL Propagation Delay Time5 22 10 33 ns
HIGH-to-LOW Level Output
© 2000 Fairchild Semiconductor Corporation DS006361 www.fairchildsemi.com
June 1986
Revised March 2000
DM
74LS
32 Qu
ad 2-In
pu
t OR
Gate
DM74LS32Quad 2-Input OR Gate
General DescriptionThis device contains four independent gates each of whichperforms the logic OR function.
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram Function TableY = A + B
H = HIGH Logic LevelL = LOW Logic Level
Order Number Package Number Package Description
DM74LS32M M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS32SJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS32N N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Inputs Output
A B Y
L L L
L H H
H L H
H H H
www.fairchildsemi.com 2
DM
74L
S32 Absolute Maximum Ratings(Note 1)
Note 1: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the ElectricalCharacteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.
Recommended Operating Conditions
Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Note 2: All typicals are at VCC = 5V, TA = 25°C.
Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.
Switching Characteristics at VCC = 5V and TA = 25°C
Supply Voltage 7V
Input Voltage 7V
Operating Free Air Temperature Range 0°C to +70°C
Storage Temperature Range −65°C to +150°C
Symbol Parameter Min Nom Max Units
VCC Supply Voltage 4.75 5 5.25 V
VIH HIGH Level Input Voltage 2 V
VIL LOW Level Input Voltage 0.8 V
IOH HIGH Level Output Current −0.4 mA
IOL LOW Level Output Current 8 mA
TA Free Air Operating Temperature 0 70 °C
Symbol Parameter Conditions MinTyp
Max Units(Note 2)
VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V
VOH HIGH Level VCC = Min, IOH = Max2.7 3.4 V
Output Voltage VIH = Min
VOL LOW Level VCC = Min, IOL = Max0.35 0.5
Output Voltage VIL = Max V
IOL = 4 mA, VCC = Min 0.25 0.4
II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 mA
IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA
IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.36 mA
IOS Short Circuit Output Current VCC = Max (Note 3) −20 −100 mA
ICCH Supply Current with Outputs HIGH VCC = Max 3.1 6.2 mA
ICCL Supply Current with Outputs LOW VCC = Max 4.9 9.8 mA
RL = 2 kΩ
Symbol Parameter CL = 15 pF CL = 50 pF Units
Min Max Min Max
tPLH Propagation Delay Time3 11 4 15 ns
LOW-to-HIGH Level Output
tPHL Propagation Delay Time3 11 4 15 ns
HIGH-to-LOW Level Output
TL/F/6526
5474/D
M5474/D
M7474
DualPositiv
e-E
dge-T
riggere
dD
Flip
-Flo
ps
with
Pre
set,
Cle
arand
Com
ple
menta
ryO
utp
uts
June 1989
5474/DM5474/DM7474Dual Positive-Edge-Triggered D Flip-Flopswith Preset, Clear and Complementary Outputs
General DescriptionThis device contains two independent positive-edge-trig-
gered D flip-flops with complementary outputs. The informa-
tion on the D input is accepted by the flip-flops on the posi-
tive going edge of the clock pulse. The triggering occurs at a
voltage level and is not directly related to the transition time
of the rising edge of the clock. The data on the D input may
be changed while the clock is low or high without affecting
the outputs as long as the data setup and hold times are not
violated. A low logic level on the preset or clear inputs will
set or reset the outputs regardless of the logic levels of the
other inputs.
FeaturesY Alternate Military/Aerospace device (5474) is available.
Contact a National Semiconductor Sales Office/Distrib-
utor for specifications.
Connection DiagramDual-In-Line Package
TL/F/6526–1
Order Number 5474DMQB, 5474FMQB, DM5474J, DM5474W, DM7474M or DM7474N
See NS Package Number J14A, M14A, N14A or W14B
Function Table
Inputs Outputs
PR CLR CLK D Q Q
L H X X H L
H L X X L H
L L X X H* H*H H u H H L
H H u L L H
H H L X Q0 Q0
H e High Logic Level
X e Either Low or High Logic Level
L e Low Logic Level
u e Positive-going transition of the clock.
* e This configuration is nonstable; that is, it will not persist when either the preset and/or clear
inputs return to their inactive (high) level.
Q0 e The output logic level of Q before the indicated input conditions were established.
C1995 National Semiconductor Corporation RRD-B30M105/Printed in U. S. A.
Absolute Maximum Ratings (Note)
If Military/Aerospace specified devices are required,
please contact the National Semiconductor Sales
Office/Distributors for availability and specifications.
Supply Voltage 7V
Input Voltage 5.5V
Operating Free Air Temperature Range
DM54 and 54 b55§C to a125§CDM74 0§C to a70§C
Storage Temperature Range b65§C to a150§C
Note: The ‘‘Absolute Maximum Ratings’’ are those valuesbeyond which the safety of the device cannot be guaran-teed. The device should not be operated at these limits. Theparametric values defined in the ‘‘Electrical Characteristics’’table are not guaranteed at the absolute maximum ratings.The ‘‘Recommended Operating Conditions’’ table will definethe conditions for actual device operation.
Recommended Operating Conditions
Symbol ParameterDM5474 DM7474
UnitsMin Nom Max Min Nom Max
VCC Supply Voltage 4.5 5 5.5 4.75 5 5.25 V
VIH High Level Input Voltage 2 2 V
VIL Low Level Input Voltage 0.8 0.8 V
IOH High Level Output Current b0.4 b0.4 mA
IOL Low Level Output Current 16 16 mA
fCLK Clock Frequency (Note 2) 0 15 0 15 MHz
tW Pulse Width Clock High 30 30(Note 2) Clock Low 37 37
nsClear Low 30 30
Preset Low 30 30
tSU Input Setup Time (Notes 1 & 2) 20u 20u ns
tH Input Hold Time (Notes 1 & 2) 5u 5u ns
TA Free Air Operating Temperature b55 125 0 70 §CNote 1: The symbol (u) indicates the rising edge of the clock pulse is used for reference.
Note 2: TA e 25§C and VCC e 5V.
Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Symbol Parameter Conditions MinTyp
Max Units(Note 3)
VI Input Clamp Voltage VCC e Min, II e b12 mA b1.5 V
VOH High Level Output VCC e Min, IOH e Max2.4 3.4 V
Voltage VIL e Max, VIH e Min
VOL Low Level Output VCC e Min, IOL e Max0.2 0.4 V
Voltage VIH e Min, VIL e Max
II Input Current @ Max VCC e Max, VI e 5.5V1 mA
Input Voltage
IIH High Level Input VCC e Max D 40Current VI e 2.4V Clock 80
mAClear 120
Preset 40
IIL Low Level Input VCC e Max D b1.6Current VI e 0.4V Clock b3.2
mA(Note 6) Clear b3.2
Preset b1.6
IOS Short Circuit VCC e Max DM54 b20 b55mA
Output Current (Note 4) DM74 b18 b55
ICC Supply Current VCC e Max (Note 5) 17 30 mA
Note 3: All typicals are at VCC e 5V, TA e 25§C.
Note 4: Not more than one output should be shorted at a time.
Note 5: With all outputs open, ICC is measured with the Q and Q outputs high in turn. At the time of measurement the clock is grounded.
Note 6: Clear is tested with preset high and preset is tested with clear high.
2
5-1
FAST AND LS TTL DATA
DUAL JK FLIP-FLOPWITH SET AND CLEAR
The SN54/74LS76A offers individual J, K, Clock Pulse, Direct Set and Di-rect Clear inputs. These dual flip-flops are designed so that when the clockgoes HIGH, the inputs are enabled and data will be accepted. The Logic Levelof the J and K inputs will perform according to the Truth Table as long as mini-mum set-up times are observed. Input data is transferred to the outputs on theHIGH-to-LOW clock transitions.
MODE SELECT — TRUTH TABLE
OPERATING MODEINPUTS OUTPUTS
OPERATING MODESD CD J K Q Q
SetReset (Clear)*UndeterminedToggleLoad “0” (Reset)Load “1” (Set)Hold
LHLHHHH
HLLHHHH
XXXhlhl
XXXhhll
HLHqLHq
LHHqHLq
*Both outputs will be HIGH while both SD and CD are LOW, but the output states are unpredictableif SD and CD go HIGH simultaneously.
H,h = HIGH Voltage LevelL,l = LOW Voltage LevelX = Immateriall, h (q) = Lower case letters indicate the state of the referenced input (or output) one setup time priorto the HIGH-to-LOW clock transition
LOGIC DIAGRAM
Q
CLEAR (CD)
J
CLOCK (CP)
K
SET (SD)
Q
SN54/74LS76A
DUAL JK FLIP-FLOPWITH SET AND CLEAR
LOW POWER SCHOTTKY
LOGIC SYMBOL
16
1
4
15
14
K Q
CP
J Q
SD
VCC = PIN 5GND = PIN 13
12
6
9
11
10
K Q
CP
J QCD
7
J SUFFIXCERAMIC
CASE 620-09
N SUFFIXPLASTIC
CASE 648-08
161
16
1
ORDERING INFORMATION
SN54LSXXJ CeramicSN74LSXXN PlasticSN74LSXXD SOIC
161
D SUFFIXSOIC
CASE 751B-03
2
3 8
CD
SD
5-2
FAST AND LS TTL DATA
SN54/74LS76A
GUARANTEED OPERATING RANGES
Symbol Parameter Min Typ Max Unit
VCC Supply Voltage 5474
4.54.75
5.05.0
5.55.25
V
TA Operating Ambient Temperature Range 5474
–550
2525
12570
°C
IOH Output Current — High 54, 74 –0.4 mA
IOL Output Current — Low 5474
4.08.0
mA
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs
VIL Input LOW Voltage54 0.7
VGuaranteed Input LOW Voltage for
VIL Input LOW Voltage74 0.8
Vp g
All Inputs
VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA
VOH Output HIGH Voltage54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.7 3.5 V
CC , OH , IN IHor VIL per Truth Table
VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,
VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 8.0 mA
VIN = VIL or VIHper Truth Table
IIH Input HIGH Current
J, KClearClock
206080
µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH CurrentJ, KClearClock
0.10.30.4
mA VCC = MAX, VIN = 7.0 V
IIL Input LOW CurrentJ, KClear, Clock
–0.4–0.8 mA VCC = MAX, VIN = 0.4 V
IOS Short Circuit Current (Note 1) –20 –100 mA VCC = MAX
ICC Power Supply Current 6.0 mA VCC = MAX
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
AC CHARACTERISTICS (TA = 25°C, VCC = 5.0 V)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
fMAX Maximum Clock Frequency 30 45 MHzV 5 0 V
tPLH Clock Clear Set to Output15 20 ns
VCC = 5.0 VCL = 15 pFPLH
tPHLClock, Clear, Set to Output
15 20 nsCL = 15 pF
AC SETUP REQUIREMENTS (TA = 25°C)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
tW Clock Pulse Width High 20 ns
V 5 0 VtW Clear Set Pulse Width 25 ns
VCC = 5 0 Vts Setup Time 20 ns
VCC = 5.0 V
th Hold Time 0 ns
5-1
FAST AND LS TTL DATA
QUAD 2-INPUTEXCLUSIVE OR GATE
14 13 12 11 10 9
1 2 3 4 5 6
VCC
8
7
GND
TRUTH TABLE
IN OUT
A B Z
L L LL H HH L HH H L
GUARANTEED OPERATING RANGES
Symbol Parameter Min Typ Max Unit
VCC Supply Voltage 5474
4.54.75
5.05.0
5.55.25
V
TA Operating Ambient Temperature Range 5474
–550
2525
12570
°C
IOH Output Current — High 54, 74 –0.4 mA
IOL Output Current — Low 5474
4.08.0
mA
SN54/74LS86
QUAD 2-INPUTEXCLUSIVE OR GATE
LOW POWER SCHOTTKY
J SUFFIXCERAMIC
CASE 632-08
N SUFFIXPLASTIC
CASE 646-06
141
14
1
ORDERING INFORMATION
SN54LSXXJ CeramicSN74LSXXN PlasticSN74LSXXD SOIC
141
D SUFFIXSOIC
CASE 751A-02
5-2
FAST AND LS TTL DATA
SN54/74LS86
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs
VIL Input LOW Voltage54 0.7
VGuaranteed Input LOW Voltage for
VIL Input LOW Voltage74 0.8
Vp g
All Inputs
VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA
VOH Output HIGH Voltage54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.7 3.5 V
CC , OH , IN IHor VIL per Truth Table
VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,
VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 8.0 mA
VIN = VIL or VIHper Truth Table
IIH Input HIGH Current40 µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH Current0.2 mA VCC = MAX, VIN = 7.0 V
IIL Input LOW Current –0.8 mA VCC = MAX, VIN = 0.4 V
IOS Short Circuit Current (Note 1) –20 –100 mA VCC = MAX
ICC Power Supply Current 10 mA VCC = MAX
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
AC CHARACTERISTICS (TA = 25°C)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
tPLHtPHL
Propagation Delay,Other Input LOW
1210
2317 ns
VCC = 5.0 V
tPLHtPHL
Propagation Delay,Other Input HIGH
2013
3022 ns
CCCL = 15 pF
© 2000 Fairchild Semiconductor Corporation DS006381 www.fairchildsemi.com
August 1986
Revised March 2000
DM
74LS
90 Decad
e and
Bin
ary Co
un
ters
DM74LS90Decade and Binary Counters
General DescriptionEach of these monolithic counters contains four master-slave flip-flops and additional gating to provide a divide-by-two counter and a three-stage binary counter for which thecount cycle length is divide-by-five for the DM74LS90.
All of these counters have a gated zero reset and theDM74LS90 also has gated set-to-nine inputs for use inBCD nine’s complement applications.
To use their maximum count length (decade or four bitbinary), the B input is connected to the QA output. Theinput count pulses are applied to input A and the outputsare as described in the appropriate truth table. A symmetri-cal divide-by-ten count can be obtained from theDM74LS90 counters by connecting the QD output to the Ainput and applying the input count to the B input whichgives a divide-by-ten square wave at output QA.
Features Typical power dissipation 45 mW
Count frequency 42 MHz
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram Reset/Count Truth Table
Order Number Package Number Package Description
DM74LS90M M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS90N N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Reset Inputs Output
R0(1) R0(2) R9(1) R9(2) QD QC QB QA
H H L X L L L L
H H X L L L L L
X X H H H L L H
X L X L COUNT
L X L X COUNT
L X X L COUNT
X L L X COUNT
www.fairchildsemi.com 2
DM
74L
S90 Function Tables
BCD Count Sequence (Note 1)
Bi-Quinary (5-2) (Note 2)
H = HIGH LevelL = LOW LevelX = Don’t Care
Note 1: Output QA is connected to input B for BCD count.
Note 2: Output QD is connected to input A for bi-quinary count.
Note 3: Output QA is connected to input B.
Logic Diagram
The J and K inputs shown without connection are for reference only andare functionally at a high level.
Count Output
QD QC QB QA
0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 L H L H
6 L H H L
7 L H H H
8 H L L L
9 H L L H
Count Output
QA QD QC QB
0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 H L L L
6 H L L H
7 H L H L
8 H L H H
9 H H L L
3 www.fairchildsemi.com
DM
74LS
90Absolute Maximum Ratings(Note 4)
Note 4: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the “ElectricalCharacteristics” table are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.
Recommended Operating Conditions
Note 5: CL = 15 pF, RL = 2 kΩ, TA = 25°C and VCC = 5V.
Note 6: CL = 50 pF, RL = 2 kΩ, TA = 25°C and VCC = 5V.
Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)
Note 7: All typicals are at VCC = 5V, TA = 25°C.
Supply Voltage 7V
Input Voltage (Reset) 7V
Input Voltage (A or B) 5.5V
Operating Free Air Temperature Range 0°C to +70°CStorage Temperature Range −65°C to +150°C
Symbol Parameter Min Nom Max Units
VCC Supply Voltage 4.75 5 5.25 V
VIH HIGH Level Input Voltage 2 V
VIL LOW Level Input Voltage 0.8 V
IOH HIGH Level Output Current −0.4 mA
IOL LOW Level Output Current 8 mA
fCLK Clock Frequency (Note 5) A to QA 0 32 MHz
B to QB 0 16
fCLK Clock Frequency (Note 6) A to QA 0 20 MHz
B to QB 0 10
tW Pulse Width (Note 5) A 15
B 30 ns
Reset 15
tW Pulse Width (Note 6) A 25
B 50 ns
Reset 25
tREL Reset Release Time (Note 5) 25 ns
tREL Reset Release Time (Note 6) 35 ns
TA Free Air Operating Temperature 0 70 °C
Symbol Parameter Conditions MinTyp
Max Units(Note 7)
VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V
VOH HIGH Level VCC = Min, IOH = Max2.7 3.4 V
Output Voltage VIL = Max, VIH = Min
VOL LOW Level VCC = Min, IOL = Max(Note 8)
VOutput Voltage VIL = Max, VIH = Min 0.35 0.5
IOL = 4 mA, VCC = Min 0.25 0.4
II Input Current @ Max VCC = Max, VI = 7V Reset 0.1
mAInput Voltage VCC = Max A 0.2
VI = 5.5V B 0.4
IIH HIGH Level VCC = Max, VI = 2.7V Reset 20
µAInput Current A 40
B 80
IIL LOW Level VCC = Max, VI = 0.4V Reset −0.4
mAInput Current A −2.4
B −3.2
IOS Short Circuit Output Current VCC = Max (Note 9) −20 −100 mA
ICC Supply Current VCC = Max (Note 7) 9 15 mA
5-1
FAST AND LS TTL DATA
1-OF-8 DECODER/DEMULTIPLEXER
The LSTTL/MSI SN54/74LS138 is a high speed 1-of-8 Decoder /Demultiplexer. This device is ideally suited for high speed bipolar memorychip select address decoding. The multiple input enables allow parallel ex-pansion to a 1-of-24 decoder using just three LS138 devices or to a 1-of-32decoder using four LS138s and one inverter. The LS138 is fabricated with theSchottky barrier diode process for high speed and is completely compatiblewith all Motorola TTL families.
• Demultiplexing Capability• Multiple Input Enable for Easy Expansion• Typical Power Dissipation of 32 mW• Active Low Mutually Exclusive Outputs• Input Clamp Diodes Limit High Speed Termination Effects
14 13 12 11 10 9
1 2 3 4 5 6 7
16 15
8
VCC
A0
O0 O1 O2 O3 O5O4 O6
A1 A2 E1 E2 E3 O7 GND
CONNECTION DIAGRAM DIP (TOP VIEW)
NOTE:The Flatpak versionhas the same pinouts(Connection Diagram) asthe Dual In-Line Package.
PIN NAMES LOADING (Note a)
HIGH LOW
A0–A2E1, E2E3O0–O7
Address InputsEnable (Active LOW) InputsEnable (Active HIGH) InputActive LOW Outputs (Note b)
0.5 U.L.0.5 U.L.0.5 U.L.10 U.L.
0.25 U.L.0.25 U.L.0.25 U.L.
5 (2.5) U.L.
NOTES:a) 1 TTL Unit Load (U.L.) = 40 µA HIGH/1.6 mA LOW.b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74)
Temperature Ranges.
SN54/74LS138
1-OF-8 DECODER/DEMULTIPLEXER
LOW POWER SCHOTTKY
J SUFFIXCERAMIC
CASE 620-09
N SUFFIXPLASTIC
CASE 648-08
161
16
1
ORDERING INFORMATION
SN54LSXXXJ CeramicSN74LSXXXN PlasticSN74LSXXXD SOIC
161
D SUFFIXSOIC
CASE 751B-03
LOGIC SYMBOL
VCC = PIN 16GND = PIN 8
15 14 13 12 11 10 9
1 2 3 4 5 6
1 2 3
A0 A1 A2 E
O0 O1 O2 O3 O4 O5 O6 O7
7
LOGIC DIAGRAMA2 A1 A0 E1 E2 E3
O7 O6 O5 O4 O3 O2 O1 O0
VCC = PIN 16GND = PIN 8
= PIN NUMBERS
3 2 1 4 5 6
7 9 151413121110
5-2
FAST AND LS TTL DATA
SN54/74LS138
FUNCTIONAL DESCRIPTION
The LS138 is a high speed 1-of-8 Decoder/Demultiplexerfabricated with the low power Schottky barrier diode process.The decoder accepts three binary weighted inputs (A0, A1, A2)and when enabled provides eight mutually exclusive activeLOW Outputs (O0–O7). The LS138 features three Enable in-puts, two active LOW (E1, E2) and one active HIGH (E3). Alloutputs will be HIGH unless E1 and E2 are LOW and E3 isHIGH. This multiple enable function allows easy parallel ex-
pansion of the device to a 1-of-32 (5 lines to 32 lines) decoderwith just four LS138s and one inverter. (See Figure a.)
The LS138 can be used as an 8-output demultiplexer byusing one of the active LOW Enable inputs as the data inputand the other Enable inputs as strobes. The Enable inputswhich are not used must be permanently tied to their appropri-ate active HIGH or active LOW state.
TRUTH TABLE
INPUTS OUTPUTS
E1 E2 E3 A0 A1 A2 O0 O1 O2 O3 O4 O5 O6 O7
H X X X X X H H H H H H H HX H X X X X H H H H H H H HX X L X X X H H H H H H H HL L H L L L L H H H H H H HL L H H L L H L H H H H H HL L H L H L H H L H H H H HL L H H H L H H H L H H H HL L H L L H H H H H L H H HL L H H L H H H H H H L H HL L H L H H H H H H H H L HL L H H H H H H H H H H H L
H = HIGH Voltage LevelL = LOW Voltage LevelX = Don’t Care
O0 O31
A0A1A2
A3
A4H
LS04
A0 A1 A2 E
LS138
O0 O1 O2 O3 O4 O5 O6 O7
A0 A1 A2 E
LS138
O0 O1 O2 O3 O5 O6 O7O4 O0 O1 O2 O3 O5 O6 O7O4
E
LS138
A0 A1 A2 A0 A1 A2 E
LS138
O0 O2 O3 O5 O6 O7O4O1
1 2 3 1 2 3 1 2 3 1 2 3
Figure a
5-3
FAST AND LS TTL DATA
SN54/74LS138
GUARANTEED OPERATING RANGES
Symbol Parameter Min Typ Max Unit
VCC Supply Voltage 5474
4.54.75
5.05.0
5.55.25
V
TA Operating Ambient Temperature Range 5474
–550
2525
12570
°C
IOH Output Current — High 54, 74 –0.4 mA
IOL Output Current — Low 5474
4.08.0
mA
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs
VIL Input LOW Voltage54 0.7
VGuaranteed Input LOW Voltage for
VIL Input LOW Voltage74 0.8
Vp g
All Inputs
VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA
V O HIGH V l54 2 5 3 5 V V MIN I MAX V V
VOH Output HIGH Voltage54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.7 3.5 V
CC , OH , IN IHor VIL per Truth Table
VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,
VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 8.0 mA
VIN = VIL or VIHper Truth Table
IIH Input HIGH Current20 µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH Current0.1 mA VCC = MAX, VIN = 7.0 V
IIL Input LOW Current –0.4 mA VCC = MAX, VIN = 0.4 V
IOS Short Circuit Current (Note 1) –20 –100 mA VCC = MAX
ICC Power Supply Current 10 mA VCC = MAX
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
AC CHARACTERISTICS (TA = 25°C)
S b l PLevels of Limits
U i T C di iSymbol ParameterLevels of
Delay Min Typ Max Unit Test Conditions
tPLHtPHL
Propagation DelayAddress to Output
22
1327
2041 ns
V 5 0 V
tPLHtPHL
Propagation DelayAddress to Output
33
1826
2739 ns
VCC = 5.0 V
tPLHtPHL
Propagation Delay E1 or E2Enable to Output
22
1221
1832 ns
CCCL = 15 pF
tPLHtPHL
Propagation Delay E3Enable to Output
33
1725
2638 ns
AC WAVEFORMS
Figure 1 Figure 2
VIN
VOUT
1.3 V
tPHL
1.3 V
1.3 V
1.3 V
tPLH
VIN
VOUT
1.3 V
tPHL
1.3 V
tPLH
1.3 V
1.3 V
© 2000 Fairchild Semiconductor Corporation DS006392 www.fairchildsemi.com
August 1986
Revised March 2000
DM
74LS
151 1-of-8 L
ine D
ata Selecto
r/Mu
ltiplexer
DM74LS1511-of-8 Line Data Selector/Multiplexer
General DescriptionThis data selector/multiplexer contains full on-chip decod-ing to select the desired data source. The DM74LS151selects one-of-eight data sources. The DM74LS151 has astrobe input which must be at a low logic level to enablethese devices. A high level at the strobe forces the W out-put HIGH, and the Y output LOW.
The DM74LS151 features complementary W and Y out-puts.
Features Select one-of-eight data lines
Performs parallel-to-serial conversion
Permits multiplexing from N lines to one line
Also for use as Boolean function generator
Typical average propagation delay time data input to W output 12.5 ns
Typical power dissipation 30 mW
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram Truth Table
H = HIGH LevelL = LOW LevelX = Don't CareD0, D1...D7 = the level of the respective D input
Order Number Package Number Package Description
DM74LS151M M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow
DM74LS151SJ M16D 16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS151N N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Inputs Outputs
Select StrobeY W
C B A S
X X X H L H
L L L L D0 D0
L L H L D1 D1
L H L L D2 D2
L H H L D3 D3
H L L L D4 D4
H L H L D5 D5
H H L L D6 D6
H H H L D7 D7
www.fairchildsemi.com 2
DM
74L
S15
1Logic Diagrams
See Address Buffers
Address Buffers
3 www.fairchildsemi.com
DM
74LS
151Absolute Maximum Ratings(Note 1)
Note 1: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the ElectricalCharacteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.
Recommended Operating Conditions
Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Note 2: All typicals are at VCC = 5V, TA = 25°C.
Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.
Note 4: ICC is measured with all outputs OPEN, strobe and data select inputs at 4.5V, and all other inputs OPEN.
Supply Voltage 7V
Input Voltage 7V
Operating Free Air Temperature Range 0°C to +70°C
Storage Temperature Range −65°C to +150°C
Symbol Parameter Min Nom Max Units
VCC Supply Voltage 4.75 5 5.25 V
VIH HIGH Level Input Voltage 2 V
VIL LOW Level Input Voltage 0.8 V
IOH HIGH Level Output Current −0.4 mA
IOL LOW Level Output Current 8 mA
TA Free Air Operating Temperature 0 70 °C
Symbol Parameter Conditions MinTyp
Max Units(Note 2)
VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V
VOH HIGH Level VCC = Min, IOH = Max2.7 3.4 V
Output Voltage VIL = Max, VIH = Min
VOL LOW Level VCC = Min, IOL = Max0.35 0.5
Output Voltage VIL = Max, VIH = Min V
IOL = 4 mA, VCC = Min 0.25 0.4
II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 mA
IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA
IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.4 mA
IOS Short Circuit Output Current VCC = Max (Note 3) −20 −100 mA
ICC Supply Current VCC = Max (Note 4) 6 10 mA
© 2000 Fairchild Semiconductor Corporation DS008442 www.fairchildsemi.com
August 1986
Revised March 2000
DM
74LS
244 Octal 3-S
TAT
E B
uffer/L
ine D
river/Lin
e Receiver
DM74LS244Octal 3-STATE Buffer/Line Driver/Line Receiver
General DescriptionThese buffers/line drivers are designed to improve both theperformance and PC board density of 3-STATE buffers/drivers employed as memory-address drivers, clock driv-ers, and bus-oriented transmitters/receivers. Featuring 400mV of hysteresis at each low current PNP data line input,they provide improved noise rejection and high fanout out-puts and can be used to drive terminated lines down to133Ω.
Features 3-STATE outputs drive bus lines directly
PNP inputs reduce DC loading on bus lines
Hysteresis at data inputs improves noise margins
Typical IOL (sink current) 24 mA
Typical IOH (source current) −15 mA
Typical propagation delay times
Inverting 10.5 ns
Noninverting 12 ns
Typical enable/disable time 18 ns
Typical power dissipation (enabled)
Inverting 130 mW
Noninverting 135 mW
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram Function Table
L = LOW Logic LevelH = HIGH Logic LevelX = Either LOW or HIGH Logic LevelZ = High Impedance
Order Number Package Number Package Description
DM74LS244WM M20B 20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide
DM74LS244SJ M20D 20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS244N N20A 20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Inputs Output
G A Y
L L L
L H H
H X Z
www.fairchildsemi.com 2
DM
74L
S24
4Absolute Maximum Ratings(Note 1)
Note 1: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the ElectricalCharacteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.
Recommended Operating Conditions
Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Note 2: All typicals are at VCC = 5V, TA = 25°C.
Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.
Supply Voltage 7V
Input Voltage 7V
Operating Free Air Temperature Range 0°C to +70°C
Storage Temperature Range −65°C to +150°C
Symbol Parameter Min Nom Max Units
VCC Supply Voltage 4.75 5 5.25 V
VIH HIGH Level Input Voltage 2 V
VIL LOW Level Input Voltage 0.8 V
IOH HIGH Level Output Current −15 mA
IOL LOW Level Output Current 24 mA
TA Free Air Operating Temperature 0 70 °C
Symbol Parameter Conditions Min Typ Max
Units(Note 2)
VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V
HYS Hysteresis (VT+ − VT−) VCC = Min 0.2 0.4 V
Data Inputs Only
VOH HIGH Level Output Voltage VCC = Min, VIH = Min2.7
VIL = Max, IOH = −1 mA
VCC = Min, VIH = Min2.4 3.4 V
VIL = Max, IOH = −3 mA
VCC = Min, VIH = Min2
VIL = 0.5V, IOH = Max
VOL LOW Level Output Voltage VCC = Min IOL = 12 mA 0.4
VVIL = Max IOL = Max 0.5
VIH = Min
IOZH Off-State Output Current, VCC = Max VO = 2.7V 20 µA
HIGH Level Voltage Applied VIL = Max
IOZL Off-State Output Current, VIH = Min VO = 0.4V −20 µA
LOW Level Voltage Applied
II Input Current at Maximum VCC = Max VI = 7V 0.1 mA
Input Voltage
IIH HIGH Level Input Current VCC = Max VI = 2.7V 20 µA
IIL LOW Level Input Current VCC = Max VI = 0.4V −0.5 −200 µA
IOS Short Circuit Output Current VCC = Max (Note 3) −40 −225 mA
ICC Supply Current VCC = Max, Outputs HIGH 13 23
Outputs Open Outputs LOW 27 46 mA
Outputs Disabled 32 54
5-1
FAST AND LS TTL DATA
OCTAL TRANSPARENT LATCHWITH 3-STATE OUTPUTS;OCTAL D-TYPE FLIP-FLOPWITH 3-STATE OUTPUT
The SN54/74LS373 consists of eight latches with 3-state outputs for busorganized system applications. The flip-flops appear transparent to the data(data changes asynchronously) when Latch Enable (LE) is HIGH. When LE isLOW, the data that meets the setup times is latched. Data appears on the buswhen the Output Enable (OE) is LOW. When OE is HIGH the bus output is inthe high impedance state.
The SN54/74LS374 is a high-speed, low-power Octal D-type Flip-Flop fea-turing separate D-type inputs for each flip-flop and 3-state outputs for bus ori-ented applications. A buffered Clock (CP) and Output Enable (OE) is commonto all flip-flops. The SN54/74LS374 is manufactured using advanced LowPower Schottky technology and is compatible with all Motorola TTL families.
• Eight Latches in a Single Package• 3-State Outputs for Bus Interfacing• Hysteresis on Latch Enable• Edge-Triggered D-Type Inputs• Buffered Positive Edge-Triggered Clock• Hysteresis on Clock Input to Improve Noise Margin• Input Clamp Diodes Limit High Speed Termination Effects
PIN NAMES LOADING (Note a)
HIGH LOW
D0–D7LECPOEO0–O7
Data InputsLatch Enable (Active HIGH) InputClock (Active HIGH going edge) InputOutput Enable (Active LOW) InputOutputs (Note b)
0.5 U.L.0.5 U.L.0.5 U.L.0.5 U.L.
65 (25) U.L.
0.25 U.L.0.25 U.L.0.25 U.L.0.25 U.L.
15 (7.5) U.L.
NOTES:a) 1 TTL Units Load (U.L.) = 40 µA HIGH/1.6 mA LOW.b) The Output LOW drive factor is 7.5 U.L. for Military (54) and 25 U.L. for Commercial
(74) Temperature Ranges. The Output HIGH drive factor is 25 U.L. for Military (54) and 65 U.L. for Commercial (74) Temperature Ranges.
CONNECTION DIAGRAM DIP (TOP VIEW)SN54/74LS373 SN54/74LS374
18 17 16 15 14 13
1 2 3 4 5 6 7
20 19
8
VCC
OE
O7 D7 D6 O6 D5O5 D4
O0 D0 D1 O1 O2 D2 D3
9 10
O3 GND
12
O4 LE
18 17 16 15 14 13
1 2 3 4 5 6 7
20 19
8
VCC
OE
O7 D7 D6 O6 D5O5 D4
O0 D0 D1 O1 O2 D2 D3
9 10
O3 GND
12 11
O4 CP
NOTE:The Flatpak versionhas the same pinouts(Connection Diagram) asthe Dual In-Line Package.
11
SN54/74LS373SN54/74LS374
OCTAL TRANSPARENT LATCHWITH 3-STATE OUTPUTS;OCTAL D-TYPE FLIP-FLOP
WITH 3-STATE OUTPUT
LOW POWER SCHOTTKY
ORDERING INFORMATION
SN54LSXXXJ CeramicSN74LSXXXN PlasticSN74LSXXXDW SOIC
20
1
J SUFFIXCERAMIC
CASE 732-03
20
1
N SUFFIXPLASTIC
CASE 738-03
20
1
DW SUFFIXSOIC
CASE 751D-03
5-2
FAST AND LS TTL DATA
SN54/74LS373 • SN54/74LS374
TRUTH TABLELS373
Dn LE OE On
H H L H
L H L L
X L L Q0
X X H Z*
LS374
Dn LE OE On
H L H
L L L
X X H Z*
H = HIGH Voltage LevelL = LOW Voltage LevelX = ImmaterialZ = High Impedance
* Note: Contents of flip-flops unaffected by the state of the Output Enable input (OE).
LOGIC DIAGRAMS
SN54LS/74LS373
SN54LS/74LS374
D
D
GQ
CPQ Q
CP
OE
OE
LE
LATCH ENABLE
O0 O1 O2 O3 O4 O5 O6 O7
D0
14
1
2 6
73 84
5 9
11
12 16
13
15
VCC = PIN 20GND = PIN 10
= PIN NUMBERSD
GQ
D1
D
GQ
D2
D
GQ
D3
D
GQ
D4
D
GQ
D5
D
GQ
D6
D
GQ
D7
17 18
19
O0 O1 O2 O3 O4 O5 O6 O72 65 9 12 1615 19
D0
1473 84 13
D1 D2 D3 D4 D5 D6 D7
17 18
1
11
DCPQ Q
DCPQ Q
DCPQ Q
DCPQ Q
DCPQ Q
DCPQ Q
DCPQ Q
GUARANTEED OPERATING RANGES
Symbol Parameter Min Typ Max Unit
VCC Supply Voltage 5474
4.54.75
5.05.0
5.55.25
V
TA Operating Ambient Temperature Range 5474
–550
2525
12570
°C
IOH Output Current — High 5474
–1.0–2.6
mA
IOL Output Current — Low 5474
1224
mA
5-3
FAST AND LS TTL DATA
SN54/74LS373 • SN54/74LS374
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)
S b l P
Limits
U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions
VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs
VIL Input LOW Voltage54 0.7
VGuaranteed Input LOW Voltage for
VIL Input LOW Voltage74 0.8
Vp g
All Inputs
VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA
VOH Output HIGH Voltage54 2.4 3.4 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.4 3.1 V
CC , OH , IN IHor VIL per Truth Table
VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 12 mA VCC = VCC MIN,
VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 24 mA
VIN = VIL or VIHper Truth Table
IOZH Output Off Current HIGH 20 µA VCC = MAX, VOUT = 2.7 V
IOZL Output Off Current LOW –20 µA VCC = MAX, VOUT = 0.4 V
IIH Input HIGH Current20 µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH Current0.1 mA VCC = MAX, VIN = 7.0 V
IIL Input LOW Current –0.4 mA VCC = MAX, VIN = 0.4 V
IOS Short Circuit Current (Note 1) –30 –130 mA VCC = MAX
ICC Power Supply Current 40 mA VCC = MAX
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
AC CHARACTERISTICS (TA = 25°C, VCC = 5.0 V)
S b l P
Limits
U i T C di iS b l P
LS373 LS374
U i T C di iSymbol Parameter Min Typ Max Min Typ Max Unit Test Conditions
fMAX Maximum Clock Frequency 35 50 MHz
C 45 F
tPLHtPHL
Propagation Delay,Data to Output
1212
1818 ns
CL = 45 pFtPLHtPHL
Clock or Enableto Output
2018
3030
1519
2828 ns
CL = 45 pF,RL = 667 Ω
tPZHtPZL
Output Enable Time1525
2836
2021
2828 ns
tPHZtPLZ
Output Disable Time1215
2025
1215
2025 ns CL = 5.0 pF
AC SETUP REQUIREMENTS (TA = 25°C, VCC = 5.0 V)
S b l P
Limits
U iS b l P
LS373 LS374
U iSymbol Parameter Min Max Min Max Unit
tW Clock Pulse Width 15 15 ns
ts Setup Time 5.0 20 ns
th Hold Time 20 0 ns
DEFINITION OF TERMS
SETUP TIME (ts) — is defined as the minimum time requiredfor the correct logic level to be present at the logic input prior toLE transition from HIGH-to-LOW in order to be recognized andtransferred to the outputs.
HOLD TIME (th) — is defined as the minimum time followingthe LE transition from HIGH-to-LOW that the logic level mustbe maintained at the input in order to ensure continuedrecognition.
October 1987
Revised January 1999
CD
4001BC
/CD
4011BC
Qu
ad 2-In
pu
t NO
R B
uffered
B S
eries Gate • Q
uad 2-Input NA
ND
Buffered B
Series G
ate
© 1999 Fairchild Semiconductor Corporation DS005939.prf www.fairchildsemi.com
CD4001BC/CD4011BCQuad 2-Input NOR Buffered B Series Gate •Quad 2-Input NAND Buffered B Series Gate
General DescriptionThe CD4001BC and CD4011BC quad gates are monolithiccomplementary MOS (CMOS) integrated circuits con-structed with N- and P-channel enhancement mode tran-sistors. They have equal source and sink currentcapabilities and conform to standard B series output drive.The devices also have buffered outputs which improvetransfer characteristics by providing very high gain.
All inputs are protected against static discharge with diodesto VDD and VSS.
Features Low power TTL:
Fan out of 2 driving 74L compatibility: or 1 driving 74LS
5V–10V–15V parametric ratings
Symmetrical output characteristics
Maximum input leakage 1 µA at 15V over full temperature range
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagrams
Pin Assignments for DIP, SOIC and SOPCD4001BC
Top View
Pin Assignments for DIP and SOICCD4011BC
Top View
Order Number Package Number Package Description
CD4001BCM M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150” Narrow
CD4001BCSJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4001BCN N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
CD4011BCM M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150” Narrow
CD4011BCN N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
www.fairchildsemi.com 2
CD
4001
BC
/CD
4011
BC
Schematic Diagrams
CD4001BC
1/4 of device shown
J = A + B
Logical “1” = HIGH
Logical “0” = LOW
All inputs protected by standard
CMOS protection circuit.
CD4011BC
1/4 of device shown
J = A • B
Logical “1” = HIGH
Logical “0” = LOW
All inputs protected by standard
CMOS protection circuit.
3 www.fairchildsemi.com
CD
4001BC
/CD
4011BC
Absolute Maximum Ratings(Note 1)
(Note 2)
Recommended OperatingConditions
Note 1: “Absolute Maximum Ratings” are those values beyond which thesafety of the device cannot be guaranteed. Except for “Operating Tempera-ture Range” they are not meant to imply that the devices should be oper-ated at these limits. The Electrical Characteristics tables provide conditionsfor actual device operation.
Note 2: All voltages measured with respect to VSS unless otherwise speci-
fied.
DC Electrical Characteristics (Note 2)
Note 3: IOL and IOH are tested one output at a time.
AC Electrical Characteristics (Note 4)
CD4001BC: TA = 25°C, Input tr; tf = 20 ns. CL = 50 pF, RL = 200k. Typical temperature coefficient is 0.3%/°C.
Note 4: AC Parameters are guaranteed by DC correlated testing.
Voltage at any Pin −0.5V to VDD +0.5V
Power Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
VDD Range −0.5 VDC to +18 VDC
Storage Temperature (TS) −65°C to +150°CLead Temperature (TL)
(Soldering, 10 seconds) 260°C
Operating Range (VDD) 3 VDC to 15 VDC
Operating Temperature Range
CD4001BC, CD4011BC −40°C to +85°C
Symbol Parameter Conditions−40°C +25°C +85°C
UnitsMin Max Min Typ Max Min Max
IDD Quiescent Device VDD = 5V, VIN = VDD or VSS 1 0.004 1 7.5 µA
Current VDD = 10V, VIN = VDD or VSS 2 0.005 2 15 µA
VDD = 15V, VIN = VDD or VSS 4 0.006 4 30 µA
VOL LOW Level VDD = 5V 0.05 0 0.05 0.05 V
Output Voltage VDD = 10V |IO| < 1 µA 0.05 0 0.05 0.05 V
VDD = 15V 0.05 0 0.05 0.05 V
VOH HIGH Level VDD = 5V 4.95 4.95 5 4.95 V
Output Voltage VDD = 10V |IO| < 1 µA 9.95 9.95 10 9.95 V
VDD = 15V 14.95 14.95 15 14.95 V
VIL LOW Level VDD = 5V, VO = 4.5V 1.5 2 1.5 1.5 V
Input Voltage VDD = 10V, VO = 9.0V 3.0 4 3.0 3.0 V
VDD = 15V, VO = 13.5V 4.0 6 4.0 4.0 V
VIH HIGH Level VDD = 5V, VO = 0.5V 3.5 3.5 3 3.5 V
Input Voltage VDD = 10V, VO = 1.0V 7.0 7.0 6 7.0 V
VDD = 15V, VO = 1.5V 11.0 11.0 9 11.0 V
IOL LOW Level Output VDD = 5V, VO = 0.4V 0.52 0.44 0.88 0.36 mA
Current VDD = 10V, VO = 0.5V 1.3 1.1 2.25 0.9 mA
(Note 3) VDD = 15V, VO = 1.5V 3.6 3.0 8.8 2.4 mA
IOH HIGH Level Output VDD = 5V, VO = 4.6V −0.52 −0.44 −0.88 −0.36 mA
Current VDD = 10V, VO = 9.5V −1.3 −1.1 −2.25 −0.9 mA
(Note 3) VDD = 15V, VO = 13.5V −3.6 −3.0 −8.8 −2.4 mA
IIN Input Current VDD = 15V, VIN = 0V −0.30 −10−5 −0.30 −1.0 µA
VDD = 15V, VIN = 15V 0.30 10−5 0.30 1.0 µA
Symbol Parameter Conditions Typ Max Units
tPHL Propagation Delay Time, VDD = 5V 120 250 ns
HIGH-to-LOW Level VDD = 10V 50 100 ns
VDD = 15V 35 70 ns
tPLH Propagation Delay Time, VDD = 5V 110 250 ns
LOW-to-HIGH Level VDD = 10V 50 100 ns
VDD = 15V 35 70 ns
tTHL, tTLH Transition Time VDD = 5V 90 200 ns
VDD = 10V 50 100 ns
VDD = 15V 40 80 ns
CIN Average Input Capacitance Any Input 5 7.5 pF
CPD Power Dissipation Capacity Any Gate 14 pF
MOTOROLA CMOS LOGIC DATA7
MC14001B
%& "# $#The B Series logic gates are constructed with P and N channel
enhancement mode devices in a single monolithic structure (Complemen-tary MOS). Their primary use is where low power dissipation and/or highnoise immunity is desired.
• Supply Voltage Range = 3.0 Vdc to 18 Vdc• All Outputs Buffered• Capable of Driving Two Low–power TTL Loads or One Low–power
Schottky TTL Load Over the Rated Temperature Range.• Double Diode Protection on All Inputs Except: Triple Diode Protection
on MC14011B and MC14081B• Pin–for–Pin Replacements for Corresponding CD4000 Series B Suffix
Devices (Exceptions: MC14068B and MC14078B)
L SUFFIXCERAMICCASE 632
ORDERING INFORMATIONMC14XXXBCP PlasticMC14XXXBCL CeramicMC14XXXBD SOIC
TA = – 55° to 125°C for all packages.
P SUFFIXPLASTICCASE 646
D SUFFIXSOIC
CASE 751A
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS* (Voltages Referenced to VSS)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VDD
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to + 18.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Vin, Vout
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Input or Output Voltage (DC or Transient)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to VDD + 0.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
lin, lout
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Input or Output Current (DC or Transient),per Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
± 10
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mAÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
PD
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Power Dissipation, per Package†
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
500
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mW
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Tstg
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Storage Temperature
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 65 to + 150
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
C
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
TL
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Lead Temperature (8–Second Soldering)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
260
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
C
* Maximum Ratings are those values beyond which damage to the device may occur.†Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125CCeramic “L” Packages: – 12 mW/C From 100C To 125C
This device contains protection circuitry to guard against damagedue to high static voltages or electric fields. However , precautions mustbe taken to avoid applications of any voltage higher than maximum ratedvoltages to this high-impedance circuit. For proper operation, V in andVout should be constrained to the range V SS ≤ (Vin or Vout ) ≤ VDD.
Unused inputs must always be tied to an appropriate logic voltagelevel (e.g., either V SS or VDD). Unused outputs must be left open.
SEMICONDUCTOR TECHNICAL DATA
Motorola, Inc. 1995
REV 31/94
% !%$ $
% !%$ $
% !%$ $
% !%$ $
"! !%$ $
"! !%$ $
!%$ $
% !%$ $
% !%$ $
"! !%$ $
"! !%$ $
!%$ $
% !%$ $
% !%$ $
MOTOROLA CMOS LOGIC DATAMC14001B8
LOGIC DIAGRAMS
12
5
6
8
9
1213
3
4
10
11
12
5
6
8
9
1213
3
4
10
11
12
5
6
8
9
1213
3
4
10
11
12
5
6
8
9
1213
3
4
10
11
2 IN
PUT
12 9
3 IN
PUT
8
34 65
1112 1013
12 98
34 65
1112 1013
12 98
34 65
1112 1013
12 98
34 65
1112 1013
34
1
5
2
4 IN
PUT
1011
13
12
9
1
13
1
13
1
13
13 13
345
2
101112
9
345
2
101112
9
345
2
101112
9
59
10
432
1112
8 IN
PUT
59
10
432
1112
NC = 6, 8 NC = 6, 8 NC = 6, 8 NC = 6, 8
NC = 6, 8 NC = 6, 8
VDD = PIN 14VSS = PIN 7
FOR ALL DEVICES
NOR
MC14001BQuad 2–Input NOR Gate
MC14025BTriple 3–Input NOR Gate
MC14002BDual 4–Input NOR Gate
MC14078B8–Input NOR Gate
MC14068B8–Input NAND Gate
MC14012BDual 4–Input NAND Gate
MC14023BTriple 3–Input NAND Gate
NAND
MC14011BQuad 2–Input NAND Gate
OR
MC14071BQuad 2–Input OR Gate
AND
MC14081BQuad 2–Input AND Gate
MC14075BTriple 3–Input OR Gate
MC14073BTriple 3–Input AND Gate
MC14072BDual 4–Input OR Gate
MC14082BDual 4–Input AND Gate
MOTOROLA CMOS LOGIC DATA9
MC14001B
PIN ASSIGNMENTS
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
OUTD
IN 1D
IN 2D
VDD
IN 1C
IN 2C
OUTB
OUTA
IN 2A
IN 1A
VSS
IN 2B
IN 1B
11
12
13
14
8
9
105
4
3
2
1
7
6
IN 2B
IN 3B
IN 4B
OUTB
VDD
NC
IN 1B
IN 3A
IN 2A
IN 1A
OUTA
VSS
NC
IN 4A
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
OUTD
IN 1D
IN 2D
VDD
IN 1C
IN 2C
OUTB
OUTA
IN 2A
IN 1A
VSS
IN 2B
IN 1B
11
12
13
14
8
9
105
4
3
2
1
7
6
IN 2B
IN 3B
IN 4B
OUTB
VDD
NC
IN 1B
IN 3A
IN 2A
IN 1A
OUTA
VSS
NC
IN 4A
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
IN 1C
IN 2C
IN 3C
VDD
IN 3A
OUTA
IN 2B
IN 1B
IN 2A
IN 1A
VSS
OUTB
IN 3B
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
IN 1C
IN 2C
IN 3C
VDD
IN 3A
OUTA
IN 2B
IN 1B
IN 2A
IN 1A
VSS
OUTB
IN 3B
11
12
13
14
8
9
105
4
3
2
1
7
6
IN 6
IN 7
IN 8
OUT
VDD
NC
IN 5
IN 3
IN 2
IN 1
NC
VSS
NC
IN 4
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
OUTD
IN 1D
IN 2D
VDD
IN 1C
IN 2C
OUTB
OUTA
IN 2A
IN 1A
VSS
IN 2B
IN 1B
11
12
13
14
8
9
105
4
3
2
1
7
6
IN 2B
IN 3B
IN 4B
OUTB
VDD
NC
IN 1B
IN 3A
IN 2A
IN 1A
OUTA
VSS
NC
IN 4A
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
IN 1C
IN 2C
IN 3C
VDD
IN 3A
OUTA
IN 2B
IN 1B
IN 2A
IN 1A
VSS
OUTB
IN 3B
11
12
13
14
8
9
105
4
3
2
1
7
6
IN 6
IN 7
IN 8
OUT
VDD
NC
IN 5
IN 3
IN 2
IN 1
NC
VSS
NC
IN 4
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
IN 1C
IN 2C
IN 3C
VDD
IN 3A
OUTA
IN 2B
IN 1B
IN 2A
IN 1A
VSS
OUTB
IN 3B
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
OUTD
IN 1D
IN 2D
VDD
IN 1C
IN 2C
OUTB
OUTA
IN 2A
IN 1A
VSS
IN 2B
IN 1B
11
12
13
14
8
9
105
4
3
2
1
7
6
IN 2B
IN 3B
IN 4B
OUTB
VDD
NC
IN 1B
IN 3A
IN 2A
IN 1A
OUTA
VSS
NC
IN 4A
NC = NO CONNECTION
MC14012BDual 4–Input NAND Gate
MC14023BTriple 3–Input NAND Gate
MC14001BQuad 2–Input NOR Gate
MC14002BDual 4–Input NOR Gate
MC14011BQuad 2–Input NAND Gate
MC14078B8–Input NOR Gate
MC14082BDual 4–Input AND Gate
MC14081BQuad 2–Input AND Gate
MC14025BTriple 3–Input NOR Gate
MC14068B8–Input NAND Gate
MC14071BQuad 2–Input OR Gate
MC14072BDual 4–Input OR Gate
MC14073BTriple 3–Input AND Gate
MC14075BTriple 3–Input OR Gate
MOTOROLA CMOS LOGIC DATAMC14001B10
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎCharacteristic
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎSymbol
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
VDDVdc
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 55C
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
25C
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
125C
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎUnit
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
VDDVdc
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Min
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Max
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Min
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Typ #
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Max
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Min
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Output Voltage “0” LevelVin = VDD or 0
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VOL
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.050.050.05
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
000
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.050.050.05
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.050.050.05
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
VdcÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
“1” LevelVin = 0 or VDD
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VOH
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
4.959.9514.95
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
4.959.9514.95
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
5.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
4.959.9514.95
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
VdcÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Input Voltage “0” Level(VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VIL
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
1.53.04.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
2.254.506.75
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.53.04.0
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.53.04.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
“1” Level(VO = 0.5 or 4.5 Vdc) (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VIH
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
3.57.011
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
3.57.011
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
2.755.508.25
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
3.57.011
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Output Drive Current(VOH = 2.5 Vdc) Source(VOH = 4.6 Vdc)(VOH = 9.5 Vdc)(VOH = 13.5 Vdc)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
IOH
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.05.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
– 3.0– 0.64– 1.6– 4.2
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
————
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
– 2.4– 0.51– 1.3– 3.4
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
– 4.2– 0.88 – 2.25– 8.8
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
————
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
– 1.7– 0.36– 0.9– 2.4
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
————
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
(VOL = 0.4 Vdc) Sink(VOL = 0.5 Vdc)(VOL = 1.5 Vdc)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
IOL
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.641.64.2
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.511.33.4
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.882.258.8
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.360.92.4
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mAdcÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Input Current
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
15
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
—
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
± 0.1
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
—
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
±0.00001
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
± 1.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
µAdc
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Input Capacitance(Vin = 0)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
—
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
—
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
5.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
7.5
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
—
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
—
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
pFÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Quiescent Current(Per Package)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
IDD
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.01015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.250.51.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
———
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
0.00050.00100.0015
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0.250.51.0
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
———
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
7.51530
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
µAdcÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Total Supply Current**†(Dynamic plus Quiescent,Per Gate, CL = 50 pF)
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
IT
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.01015
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
IT = (0.3 µA/kHz) f + IDD/NIT = (0.6 µA/kHz) f + IDD/NIT = (0.9 µA/kHz) f + IDD/N
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
µAdc
#Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
**The formulas given are for the typical characteristics only at 25C.
†To calculate total supply current at loads other than 50 pF:
IT(CL) = IT(50 pF) + (CL – 50) Vfk
where: IT is in µA (per package), CL in pF, V = (VDD – VSS) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates perpackage.
October 1987
Revised January 1999
CD
40106BC
Hex S
chm
itt Trigg
er
© 1999 Fairchild Semiconductor Corporation DS005985.prf www.fairchildsemi.com
CD40106BCHex Schmitt Trigger
General DescriptionThe CD40106BC Hex Schmitt Trigger is a monolithic com-plementary MOS (CMOS) integrated circuit constructedwith N and P-channel enhancement transistors. The posi-tive and negative-going threshold voltages, VT+ and VT−,show low variation with respect to temperature (typ0.0005V/°C at VDD = 10V), and hysteresis, VT+ − VT− ≥ 0.2VDD is guaranteed.
All inputs are protected from damage due to static dis-charge by diode clamps to VDD and VSS.
Features Wide supply voltage range: 3V to 15V
High noise immunity: 0.7 VDD (typ.)
Low power TTL compatibility:
Fan out of 2 driving 74L or 1 driving 74LS
Hysteresis: 0.4 VDD (typ.),
0.2 VDD guaranteed
Equivalent to MM74C14
Equivalent to MC14584B
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram
Pin Assignments for DIP and SOIC
Top View
Schematic Diagram
Order Number Package Number Package Description
CD40106BCM M14A 14-Lead Small Outline integrated Circuit (SOIC), JEDEC MS-120, 0.150” Narrow Body
CD40106BCN N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
www.fairchildsemi.com 2
CD
4010
6BC
Absolute Maximum Ratings(Note 1)
(Note 2)
Recommended Operating Conditions (Note 2)
Note 1: “Absolute Maximum Ratings” are those values beyond which thesafety of the device cannot be guaranteed. They are not meant to implythat the devices should be operated at these limits. The table of “Recom-mended Operating Conditions” and “Electrical Characteristics” providesconditions for actual device operation.
Note 2: VSS = 0V unless otherwise specified.
DC Electrical Characteristics (Note 3)
Note 3: IOH and IOL are tested one output at a time.
DC Supply Voltage (VDD) −0.5 to +18 VDC
Input Voltage (VIN) −0.5 to VDD +0.5 VDC
Storage Temperature Range (TS) −65°C to +150°CPower Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature (TL)
(Soldering, 10 seconds) 260°C
DC Supply Voltage (VDD) 3 to 15 VDC
Input Voltage (VIN) 0 to VDD VDC
Operating Temperature Range (TA) −40°C to +85°C
Symbol Parameter Conditions−40°C +25°C +85°C
UnitsMin Max Min Typ Max Min Max
IDD Quiescent Device Current VDD = 5V 4.0 4.0 30 µA
VDD = 10V 8.0 8.0 60 µA
VDD = 15V 16.0 16.0 120 µA
VOL LOW Level Output |IO| < 1 µA
Voltage VDD = 5V 0.05 0.05 0.05 V
VDD = 10V 0.05 0.05 0.05 V
VDD = 15V 0.05 0.05 0.05 V
VOH HIGH Level Output |IO| < 1 µA
Voltage VDD = 5V 4.95 4.95 5 4.95 V
VDD = 10V 9.95 9.95 10 0.95 V
VDD = 15V 14.95 14.95 15 14.95 V
VT− Negative-Going Threshold VDD = 5V, VO = 4.5V 0.7 2.0 0.7 1.4 2.0 0.7 2.0 V
Voltage VDD = 10V, VO = 9V 1.4 4.0 1.4 3.2 4.0 1.4 4.0 V
VDD = 15V, VO = 13.5V 2.1 6.0 2.1 5.0 6.0 2.1 6.0 V
VT+ Positive-Going Threshold VDD = 5V, VO = 0.5V 3.0 4.3 3.0 3.6 4.3 3.0 4.3 V
Voltage VDD = 10V, VO = 1V 6.0 8.6 6.0 6.8 8.6 6.0 8.6 V
VDD = 15V, VO = 1.5V 9.0 12.9 9.0 10.0 12.9 9.0 12.9 V
VH Hysteresis (VT+ − VT−) VDD = 5V 1.0 3.6 1.0 2.2 3.6 1.0 3.6 V
Voltage VDD = 10V 2.0 7.2 2.0 3.6 7.2 2.0 7.2 V
VDD = 15V 3.0 10.8 3.0 5.0 10.8 3.0 10.8 V
IOL LOW Level Output VDD = 5V, VO = 0.4V 0.52 0.44 0.88 0.36 mA
Current (Note 3) VDD = 10V, VO = 0.5V 1.3 1.1 2.25 0.9 mA
VDD = 15V, VO = 1.5V 3.6 3.0 8.8 2.4 mA
IOH HIGH Level Output VDD = 5V, VO = 4.6V −0.52 −0.44 −0.88 −0.36 mA
Current (Note 3) VDD = 10V, VO = 9.5V −1.3 −1.1 −2.25 −0.9 mA
VDD = 15V, VO = 13.5V −3.6 −3.0 −8.8 −2.4 mA
IIN Input Current VDD = 15V, VIN = 0V −0.30 −10−5 −0.30 −1.0 µA
VDD = 15V, VIN = 15V 0.30 10−5 0.30 1.0 µA
3 www.fairchildsemi.com
CD
40106BC
AC Electrical Characteristics (Note 4)
TA = 25°C, CL = 50 pF, RL = 200k, tr and tf = 20 ns, unless otherwise specified
Note 4: AC Parameters are guaranteed by DC correlated testing.
Note 5: CPD determines the no load ac power consumption of any CMOS device. For complete explanation see 74C Family Characteristics Application Note,
AN-90.
Switching Time Waveforms
tr = tf = 20 ns
Typical Applications
Low Power Oscillator
Note: The equations assume
t1 + t2 >> tPHL + tPLH
Symbol Parameter Conditions Min Typ Max Units
tPHL or tPLH Propagation Delay Time from VDD = 5V 220 400 ns
Input to Output VDD = 10V 80 200 ns
VDD = 15V 70 160 ns
tTHL or tTLH Transition Time VDD = 5V 100 200 ns
VDD = 10V 50 100 ns
VDD = 15V 40 80 ns
CIN Average Input Capacitance Any Input 5 7.5 pF
CPD Power Dissipation Capacity Any Gate (Note 5) 14 pF
www.fairchildsemi.com 4
CD
4010
6BC
Typical Performance Characteristics
Typical TransferCharacteristics
Guaranteed
GuaranteedTrip Point Range
October 1987
Revised January 1999
CD
4017BC
• CD
4022BC
Decade C
ounter/Divider w
ith 10 Decoded O
utputs • Divide-by-8 C
ounter/Divider w
ith 8 D
ecoded Outputs
© 1999 Fairchild Semiconductor Corporation DS005950.prf www.fairchildsemi.com
CD4017BC • CD4022BCDecade Counter/Divider with 10 Decoded Outputs •Divide-by-8 Counter/Divider with 8 Decoded Outputs
General DescriptionThe CD4017BC is a 5-stage divide-by-10 Johnson counterwith 10 decoded outputs and a carry out bit.
The CD4022BC is a 4-stage divide-by-8 Johnson counterwith 8 decoded outputs and a carry-out bit.
These counters are cleared to their zero count by a logical“1” on their reset line. These counters are advanced on thepositive edge of the clock signal when the clock enable sig-nal is in the logical “0” state.
The configuration of the CD4017BC and CD4022BC per-mits medium speed operation and assures a hazard freecounting sequence. The 10/8 decoded outputs are nor-mally in the logical “0” state and go to the logical “1” stateonly at their respective time slot. Each decoded outputremains high for 1 full clock cycle. The carry-out signalcompletes a full cycle for every 10/8 clock input cycles andis used as a ripple carry signal to any succeeding stages.
Features Wide supply voltage range: 3.0V to 15V
High noise immunity: 0.45 VDD (typ.)
Low power Fan out of 2 driving 74L
TTL compatibility: or 1 driving 74LS
Medium speed operation: 5.0 MHz (typ.)
with 10V VDD
Low power: 10 µW (typ.)
Fully static operation
Applications• Automotive
• Instrumentation
• Medical electronics
• Alarm systems
• Industrial electronics
• Remote metering
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagrams
Pin Assignments for DIP, SOIC and SOPCD4017B
Top View
Pin Assignments for DIP and SOICCD4022B
Top View
Order Number Package Number Package Description
CD4017BCM M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150” Narrow
CD4017BCSJ M16D 16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4017BCN N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
CD4022BCM M16A 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150” Narrow
CD4022BCN N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
www.fairchildsemi.com 2
CD
4017
BC
• C
D40
22B
CLogic Diagrams
CD4017B
Terminal No. 8 = GND
Terminal No. 16 = VDD
CD4022B
Terminal No. 16 = VDD
Terminal No. 8 = GND
3 www.fairchildsemi.com
CD
4017BC
• CD
4022BC
Absolute Maximum Ratings(Note 1)
(Note 2)
Recommended OperatingConditions (Note 2)
Note 1: “Absolute Maximum Ratings” are those values beyond which thesafety of the device cannot be guaranteed, they are not meant to imply thatthe devices should be operated at these limits. The table of “Recom-mended Operating Conditions” and “Electrical Characteristics” providesconditions for actual device operation.
Note 2: VSS = 0V unless otherwise specified.
DC Electrical Characteristics (Note 2)
Note 3: IOL and IOH are tested one output at a time.
DC Supply Voltage (VDD) −0.5 VDC to +18 VDC
Input Voltage (VIN) −0.5 VDC to VDD +0.5 VDC
Storage Temperature (TS) −65°C to +150°CPower Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature (TL)
(Soldering, 10 seconds) 260°C
DC Supply Voltage (VDD) +3 VDC to +15 VDC
Input Voltage (VIN) 0 to VDD VDC
Operating Temperature Range (TA) −40°C to +85°C
Symbol Parameter Conditions−40°C +25° +85°C
UnitsMin Max Min Typ Max Min Max
IDD Quiescent Device VDD = 5V 20 0.5 20 150 µA
Current VDD = 10V 40 1.0 40 300 µA
VDD = 15V 80 5.0 80 600 µA
VOL LOW Level |IO| < 1.0 µA
Output Voltage VDD = 5V 0.05 0 0.05 0.05 V
VDD = 10V 0.05 0 0.05 0.05 V
VDD = 15V 0.05 0 0.05 0.05 V
VOH HIGH Level |IO| < 1.0 µA
Output Voltage VDD = 5V 4.95 4.95 5 4.95 V
VDD = 10V 9.95 9.95 10 9.95 V
VDD = 15V 14.95 14.95 15 14.95 V
VIL LOW Level |IO| < 1.0 µA
Input Voltage VDD = 5V, VO = 0.5V or 4.5V 1.5 1.5 1.5 V
VDD = 10V, VO = 1.0V or 9.0V 3.0 3.0 3.0 V
VDD = 15V, VO = 1.5V or 13.5V 4.0 4.0 4.0 V
VIH HIGH Level |IO| < 1.0 µA
Input Voltage VDD = 5V, VO = 0.5V or 4.5V 3.5 3.5 3.5 V
VDD = 10V, VO = 1.0V or 9.0V 7.0 7.0 7.0 V
VDD = 15V, VO = 1.5V or 13.5V 11.0 11.0 11.0 V
IOL LOW Level Output VDD = 5V, VO = 0.4V 0.52 0.44 0.88 0.36 mA
Current (Note 3) VDD = 10V, VO = 0.5V 1.3 1.1 2.25 0.9 mA
VDD = 15V, VO = 1.5V 3.6 3.0 8.8 2.4 mA
IOH HIGH Level Output VDD = 5V, VO = 4.6V −0.2 −0.16 −0.36 −0.12 mA
Current (Note 3) VDD = 10V, VO = 9.5V −0.5 −0.4 −0.9 −0.3 mA
VDD = 15V, VO = 13.5V −1.4 −1.2 −3.5 −1.0 mA
IIN Input Current VDD = 15V, VIN = 0V −0.3 −10−5 −0.3 −1.0 µA
VDD = 15V, VIN = 15V 0.3 10−5 0.3 1.0 µA
www.fairchildsemi.com 4
CD
4017
BC
• C
D40
22B
CAC Electrical Characteristics (Note 4)
TA= 25°C, CL= 50 pF, RL= 200k, trCL and tfCL= 20 ns, unless otherwise specified
Note 4: AC Parameters are guaranteed by DC correlated testing.
AC Electrical Characteristics (Note 4)
TA = 25°C, CL = 50 pF, RL = 200k, trCL and tfCL = 20 ns, unless otherwise specified
Symbol Parameter Conditions Min Typ Max Units
CLOCK OPERATION
tPHL, tPLH Propagation Delay Time Carry Out Line VDD = 5V 415 800 ns
VDD = 10V 160 320 ns
VDD = 15V 130 250 ns
Carry Out Line VDD = 5V
CL = 15 pF
240 480 ns
VDD = 10V 85 170 ns
VDD = 15V 70 140 ns
Decode Out Lines VDD = 5V 500 1000 ns
VDD = 10V 200 400 ns
VDD = 15V 160 320 ns
tTLH, tTHL Transition Time Carry Out and Decode Out Lines
tTLH VDD = 5V 200 360 ns
VDD = 10V 100 180 ns
VDD = 15V 80 130 ns
tTHL VDD = 5V 100 200 ns
VDD = 10V 50 100 ns
VDD = 15V 40 80 ns
fCL Maximum Clock Frequency VDD = 5V Measured with 1.0 2 MHz
VDD = 10V Respect to Carry 2.5 5 MHz
VDD = 15V Output Line 3.0 6 MHz
tWL, tWH Minimum Clock Pulse Width VDD = 5V 125 250 ns
VDD = 10V 45 90 ns
VDD = 15V 35 70 ns
trCL, tfCL Clock Rise and Fall Time VDD = 5V 20 µs
VDD = 10V 15 µs
VDD = 15V 5 µs
tSU Minimum Clock Inhibit Data Setup Time VDD = 5V 120 240 ns
VDD = 10V 40 80 ns
VDD = 15V 32 65 ns
CIN Average Input Capacitance 5 7.5 pF
Symbol Parameter Conditions Min Typ Max Units
RESET OPERATION
tPHL, tPLH Propagation Delay Time
Carry Out Line VDD = 5V 415 800 ns
VDD = 10V 160 320 ns
VDD = 15V 130 250 ns
Carry Out Line VDD = 5V 240 480 ns
VDD = 10V CL = 15 pF 85 170 ns
VDD = 15V 70 140 ns
Decode Out Lines VDD = 5V 500 1000 ns
VDD = 10V 200 400 ns
VDD = 15V 160 320 ns
tW Minimum Reset VDD = 5V 200 400 ns
Pulse Width VDD = 10V 70 140 ns
VDD = 15V 55 110 ns
tREM Minimum Reset VDD = 5V 75 150 ns
Removal Time VDD = 10V 30 60 ns
VDD = 15V 25 50 ns
5 www.fairchildsemi.com
CD
4017BC
• CD
4022BC
Timing Diagrams
CD4017B
CD4022B
October 1987
Revised May 1999
CD
4047BC
Lo
w P
ow
er Mo
no
stable/A
stable M
ultivib
rator
© 1999 Fairchild Semiconductor Corporation DS005969.prf www.fairchildsemi.com
CD4047BCLow Power Monostable/Astable Multivibrator
General DescriptionThe CD4047B is capable of operating in either themonostable or astable mode. It requires an external capac-itor (between pins 1 and 3) and an external resistor(between pins 2 and 3) to determine the output pulse widthin the monostable mode, and the output frequency in theastable mode.
Astable operation is enabled by a high level on the astableinput or low level on the astable input. The output fre-quency (at 50% duty cycle) at Q and Q outputs is deter-mined by the timing components. A frequency twice that ofQ is available at the Oscillator Output; a 50% duty cycle isnot guaranteed.
Monostable operation is obtained when the device is trig-gered by LOW-to-HIGH transition at + trigger input orHIGH-to-LOW transition at − trigger input. The device canbe retriggered by applying a simultaneous LOW-to-HIGHtransition to both the + trigger and retrigger inputs.
A high level on Reset input resets the outputs Q to LOW, Qto HIGH.
Features Wide supply voltage range: 3.0V to 15V
High noise immunity: 0.45 VDD (typ.)
Low power TTL compatibility: Fan out of 2 driving 74Lor 1 driving 74LS
SPECIAL FEATURES
Low power consumption: special CMOS oscillator configuration
Monostable (one-shot) or astable (free-running) operation
True and complemented buffered outputs
Only one external R and C required
MONOSTABLE MULTIVIBRATOR FEATURES
Positive- or negative-edge trigger
Output pulse width independent of trigger pulse duration
Retriggerable option for pulse width expansion
Long pulse widths possible using small RC componentsby means of external counter provision
Fast recovery time essentially independent of pulsewidth
Pulse-width accuracy maintained at duty cyclesapproaching 100%
ASTABLE MULTIVIBRATOR FEATURES
Free-running or gatable operating modes
50% duty cycle
Oscillator output available
Good astable frequency stability
typical= ±2% + 0.03%/°C @ 100 kHz
frequency= ±0.5% + 0.015%/°C @ 10 kHz
deviation (circuits trimmed to frequency VDD = 10V±10%)
Applications• Frequency discriminators
• Timing circuits
• Time-delay applications
• Envelope detection
• Frequency multiplication
• Frequency division
Ordering Code:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Order Number Package Number Package Description
CD4047BCM M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150” Narrow
CD4047BCN N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
www.fairchildsemi.com 2
CD
4047
BC
Connection Diagram
Pin Assignments for SOIC and DIP
Top View
Function Table
Note 1: External resistor between terminals 2 and 3. External capacitor between terminals 1 and 3.
Typical Implementation of External Countdown Option
tEXT = (N − 1) tA + (tM + tA/2)
FIGURE 1.
Terminal Connections Output Pulse Typical Output
Function To VDD To VSS Input Pulse From Period or
To Pulse Width
Astable Multivibrator
Free-Running 4, 5, 6, 14 7, 8, 9, 12 10, 11, 13 tA(10, 11) = 4.40 RC
True Gating 4, 6, 14 7, 8, 9, 12 5 10, 11, 13 tA (13) = 2.20 RC
Complement Gating 6, 14 5, 7, 8, 9, 12 4 10, 11, 13
Monostable Multivibrator
Positive-Edge Trigger 4, 14 5, 6, 7, 9, 12 8 10, 11
Negative-Edge Trigger 4, 8, 14 5, 7, 9, 12 6 10, 11 tM (10, 11) = 2.48 RC
Retriggerable 4, 14 5, 6, 7, 9 8, 12 10, 11
External Countdown (Note 1) 14 5, 6, 7, 8, 9, 12 Figure 1 Figure 1 Figure 1
3 www.fairchildsemi.com
CD
4047BC
Block Diagram
Logic Diagram
*Special input protection circuit to permit larger input-voltage swings.
www.fairchildsemi.com 4
CD
4047
BC
Absolute Maximum Ratings(Note 2)
(Note 3)
Recommended OperatingConditions (Note 3)
Note 2: “Absolute Maximum Ratings” are those values beyond which thesafety of the device cannot be guaranteed. They are not meant to implythat the devices should be operated at these limits. The table of “Recom-mended Operating Conditions” and “Electrical Characteristics” providesconditions for actual device operation.
Note 3: VSS = 0V unless otherwise specified.
DC Electrical Characteristics (Note 3)
Note 4: IOH and IOL are tested one output at a time.
DC Supply Voltage (VDD) −0.5V to +18VDC
Input Voltage (VIN) −0.5V to VDD +0.5VDC
Storage Temperature Range (TS) −65°C to +150°CPower Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature (TL)
(Soldering, 10 seconds) 260°C
DC Supply Voltage (VDD) 3V to 15VDC
Input Voltage (VIN) 0 to VDD VDC
Operating Temperature Range (TA) −40°C to +85°C
Symbol Parameter Conditions−40°C 25°C 85°C
UnitsMin Max Min Typ Max Min Max
IDD Quiescent Device Current VDD = 5V 20 20 150 µA
VDD = 10V 40 40 300 µA
VDD = 15V 80 80 600 µA
VOL LOW Level Output Voltage |IO| < 1 µA
VDD = 5V 0.05 0 0.05 0.05 V
VDD = 10V 0.05 0 0.05 0.05 V
VDD = 15V 0.05 0 0.05 0.05 V
VOH HIGH Level Output Voltage |IO| < 1 µA
VDD = 5V 4.95 4.95 5 4.95 V
VDD = 10V 9.95 9.95 10 9.95 V
VDD = 15V 14.95 14.95 15 14.95 V
VIL LOW Level Input Voltage VDD = 5V, VO = 0.5V or 4.5V 1.5 2.25 1.5 1.5 V
VDD = 10V, VO = 1V or 9V 3.0 4.5 3.0 3.0 V
VDD = 15V, VO = 1.5V or 13.5V 4.0 6.75 4.0 4.0 V
VIH HIGH Level Input Voltage VDD = 5V, VO = 0.5V or 4.5V 3.5 3.5 2.75 3.5 V
VDD = 10V, VO = 1V or 9V 7.0 7.0 5.5 7.0 V
VDD = 15V, VO = 1.5V or 13.5V 11.0 11.0 8.25 11.0 V
IOL LOW Level Output Current VDD = 5V, VO = 0.4V 0.52 0.44 0.88 0.36 mA
(Note 4) VDD = 10V, VO = 0.5V 1.3 1.1 2.25 0.9 mA
VDD = 15V, VO = 1.5V 3.6 3.0 8.8 2.4 mA
IOH HIGH Level Output Current VDD = 5V, VO = 4.6V −0.52 −0.44 −0.88 −0.36 mA
(Note 4) VDD = 10V, VO = 9.5V −1.3 −1.1 −2.25 −0.9 mA
VDD = 15V, VO = 13.5V −3.6 −3.0 −8.8 −2.4 mA
IIN Input Current VDD = 15V, VIN = 0V −0.3 −10−5 −0.3 −1.0 µA
VDD = 15V, VIN = 15V 0.3 10−5 0.3 1.0 µA
5 www.fairchildsemi.com
CD
4047BC
AC Electrical Characteristics (Note 5)
TA = 25°C, CL = 50 pF, RL = 200k, input tr = tf = 20 ns, unless otherwise specified.
Note 5: AC Parameters are guaranteed by DC correlated testing.
Symbol Parameter Conditions Min Typ Max Units
tPHL, tPLH Propagation Delay Time Astable, VDD = 5V 200 400 ns
Astable to Osc Out VDD = 10V 100 200 ns
VDD = 15V 80 160 ns
tPHL, tPLH Astable, Astable to Q, Q VDD = 5V 550 900 ns
VDD = 10V 250 500 ns
VDD = 15V 200 400 ns
tPHL, tPLH + Trigger, − Trigger to Q VDD = 5V 700 1200 ns
VDD = 10V 300 600 ns
VDD = 15V 240 480 ns
tPHL, tPLH + Trigger, Retrigger to Q VDD = 5V 300 600 ns
VDD = 10V 175 300 ns
VDD = 15V 150 250 ns
tPHL, tPLH Reset to Q, Q VDD = 5V 300 600 ns
VDD = 10V 125 250 ns
VDD = 15V 100 200 ns
tTHL, tTLH Transition Time Q, Q, Osc Out VDD = 5V 100 200 ns
VDD = 10V 50 100 ns
VDD = 15V 40 80 ns
tWL, tWH Minimum Input Pulse Duration Any Input
VDD = 5V 500 1000 ns
VDD = 10V 200 400 ns
VDD = 15V 160 320 ns
tRCL, tFCL + Trigger, Retrigger, Rise and VDD = 5V 15 µs
Fall Time VDD = 10V 5 µs
VDD = 15V 5 µs
CIN Average Input Capacitance Any Input 5 7.5 pF
www.fairchildsemi.com 6
CD
4047
BC
Typical Performance Characteristics
Typical Q, Q, Osc Out Period Accuracy vs Supply Voltage (Astable Mode Operation)
Typical Q, Q, Pulse Width Accuracy vs Supply Voltage Monostable Mode Operation
Typical Q, Q and Osc Out Period Accuracy vs Temperature Astable Mode Operation
Typical Q and Q Pulse Width Accuracy vs Temperature Monostable Mode Operation
fQ, Q R C
A 1000 kHz 22k 10 pF
B 100 kHz 22k 100 pF
C 10 kHz 220k 100 pF
D 1 kHz 220k 1000 pF
E 100 Hz 2.2M 1000 pF
tM R C
A 2 µs 22k 10 pF
B 7 µs 22k 100 pF
C 60 µs 220k 100 pF
D 550 µs 220k 1000 pF
E 5.5 ms 2.2M 1000 pF
fQ, Q R C
A 1000 kHz 22k 10 pF
B 100 kHz 22k 100 pF
C 10 kHz 220k 100 pF
D 1 kHz 220k 1000 pF
tM R C
A 2 µs 22k 10 pF
B 7 µs 22k 100 pF
C 60 µs 220k 100 pF
D 550 µs 220k 1000 pF
7 www.fairchildsemi.com
CD
4047BC
Timing Diagrams
Astable Mode Monostable Mode
Retrigger Mode
October 1987
Revised January 1999
CD
4511BC
BC
D-to
-7 Seg
men
t Latch
/Deco
der/D
river
© 1999 Fairchild Semiconductor Corporation DS005991.prf www.fairchildsemi.com
CD4511BCBCD-to-7 Segment Latch/Decoder/Driver
General DescriptionThe CD4511BC BCD-to-seven segment latch/decoder/driver is constructed with complementary MOS (CMOS)enhancement mode devices and NPN bipolar output driv-ers in a single monolithic structure. The circuit provides thefunctions of a 4-bit storage latch, an 8421 BCD-to-sevensegment decoder, and an output drive capability. Lamp test(LT), blanking (BI), and latch enable (LE) inputs are used totest the display, to turn-off or pulse modulate the brightnessof the display, and to store a BCD code, respectively. It canbe used with seven-segment light emitting diodes (LED),incandescent, fluorescent, gas discharge, or liquid crystalreadouts either directly or indirectly.
Applications include instrument (e.g., counter, DVM, etc.)display driver, computer/calculator display driver, cockpitdisplay driver, and various clock, watch, and timer uses.
Features Low logic circuit power dissipation
High current sourcing outputs (up to 25 mA)
Latch storage of code
Blanking input
Lamp test provision
Readout blanking on all illegal input combinations
Lamp intensity modulation capability
Time share (multiplexing) facility
Equivalent to Motorola MC14511
Ordering Code:
Devices also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.
Connection Diagrams
Pin Assignments for SOIC and DIP
Top View
Segment Identification
Order Number Package Number Package Description
CD4511BCWM M16B 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300” Wide
CD4511BCN N16E 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide
www.fairchildsemi.com 2
CD
4511
BC
Truth Table
X = Don’t Care*Depends upon the BCD code applied during the 0 to 1 transition of LE.
Display
Inputs Outputs
LE BI LT D C B A a b c d e f g Display
X X 0 X X X X 1 1 1 1 1 1 1 B
X 0 1 X X X X 0 0 0 0 0 0 0
0 1 1 0 0 0 0 1 1 1 1 1 1 0 0
0 1 1 0 0 0 1 0 1 1 0 0 0 0 1
0 1 1 0 0 1 0 1 1 0 1 1 0 1 2
0 1 1 0 0 1 1 1 1 1 1 0 0 1 3
0 1 1 0 1 0 0 0 1 1 0 0 1 1 4
0 1 1 0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 1 0 0 0 1 1 1 1 1 6
0 1 1 0 1 1 1 1 1 1 0 0 0 0 7
0 1 1 1 0 0 0 1 1 1 1 1 1 1 8
0 1 1 1 0 0 1 1 1 1 0 0 1 1 9
0 1 1 1 0 1 0 0 0 0 0 0 0 0
0 1 1 1 0 1 1 0 0 0 0 0 0 0
0 1 1 1 1 0 0 0 0 0 0 0 0 0
0 1 1 1 1 0 1 0 0 0 0 0 0 0
0 1 1 1 1 1 0 0 0 0 0 0 0 0
0 1 1 1 1 1 1 0 0 0 0 0 0 0
1 1 1 X X X X * *
3 www.fairchildsemi.com
CD
4511BC
Absolute Maximum Ratings(Note 1) Recommended Operating
Conditions
Note 1: Devices should not be connected with power on.
DC Electrical Characteristics
DC Supply Voltage (VDD) −0.5V to +18V
Input Voltage (VIN) −0.5V to VDD +0.5V
Storage Temperature Range (TS) −65°C to +150°CPower Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature (TL)
(Soldering, 10 seconds) 260°C
DC Supply Voltage (VDD) 3V to 15V
Input Voltage (VIN) 0V to VDD
Operating Temperature Range (TA) −40°C to +85°C
Symbol Parameter Conditions−40°C +25°C +85°C
UnitsMin Max Min Typ Max Min Max
IDD Quiescent VDD = 5V 20 20 150 µA
Supply Current VDD = 10V 40 40 300 µA
VDD = 15V 80 80 600 µA
VOL Output Voltage VDD = 5V 0.01 0 0.01 0.05 V
Logical “0” VDD = 10V 0.01 0 0.01 0.05 V
Level VDD = 15V 0.01 0 0.01 0.05 V
VOH Output Voltage VDD = 5V 4.1 4.1 4.57 4.1 V
Logical “1” VDD = 10V 9.1 9.1 9.58 9.1 V
Level VDD = 15V 14.1 14.1 14.59 14.1 V
VIL LOW Level VDD = 5V, VOUT = 3.8V or 0.5V 1.5 2 1.5 1.5 V
Input Voltage VDD = 10V, VOUT = 8.8V or 1.0V 3.0 4 3.0 3.0 V
VDD = 15V, VOUT = 13.8V or 1.5V 4.0 6 4.0 4.0 V
VIH HIGH Level VDD = 5V, VOUT = 0.5V or 3.8V 3.5 3.5 3 3.5 V
Input Voltage VDD = 10V, VOUT = 1.0V or 8.8V 7.0 7.0 6 7.0 V
VDD = 15V, V OUT = 1.5V or 13.8V 11.0 11.0 9 11.0 V
VOH Output VDD = 5V, IOH = 0 mA 4.1 4.1 4.57 4.1 V
(Source) Drive VDD = 5V, IOH = 5 mA 4.24 V
Voltage VDD = 5V, IOH = 10 mA 3.6 3.6 4.12 3.3 V
VDD = 5V, IOH = 15 mA 3.94 V
VDD = 5V, IOH = 20 mA 2.8 2.8 3.75 2.5 V
VDD = 5V, IOH = 25 mA 3.54 V
VDD = 10V, IOH = 0 mA 9.1 9.1 9.58 9.1 V
VDD = 10V, IOH = 5 mA 9.26 V
VDD = 10V, IOH = 10 mA 8.75 8.75 9.17 8.45 V
VDD = 10V, I OH = 15 mA 9.04 V
VDD = 10V, IOH = 20 mA 8.1 8.1 8.9 7.8 V
VDD = 10V, IOH = 25 mA 8.75 V
VDD = 15V, IOH = 0 mA 14.1 14.1 14.59 14.1 V
VDD = 15V, I OH = 5 mA 14.27 V
VDD = 15V, IOH = 10 mA 13.75 13.75 14.18 13.45 V
VDD = 15V, IOH = 15 mA 14.07 V
VDD = 15V, IOH = 20 mA 13.1 13.1 13.95 12.8 V
VDD = 15V, I OH = 25 mA 13.8 V
IOL LOW Level VDD = 5V, VOL = 0.4V 0.52 0.44 0.88 0.36 mA
Output Current VDD = 10V, VOL = 0.5V 1.3 1.1 2.25 0.9 mA
VDD = 15V, VOL = 1.5V 3.6 3.0 8.8 2.4 mA
IIN Input Current VDD = 15V, VIN = 0V −0.30 −10−5 −0.30 −1.0 µA
VDD = 15V, VIN = 15V 0.30 10−5 0.30 1.0 µA
www.fairchildsemi.com 4
CD
4511
BC
AC Electrical Characteristics (Note 2)
TA = 25°C and CL = 50 pF, typical temperature coefficient for all values of VDD = 0.3%/°C
Note 2: AC Parameters are guaranteed by DC correlated testing.
Symbol Parameter Conditions Min Typ Max Units
CIN Input Capacitance VIN = 0 5.0 7.5 pF
tr Output Rise Time VDD = 5V 40 80 ns
(Figure 1a) VDD = 10V 30 60 ns
VDD = 15V 25 50 ns
tf Output Fall Time VDD = 5V 125 250 ns
(Figure 1a) VDD = 10V 75 150 ns
VDD = 15V 65 130 ns
tPLH Turn-Off Delay Time VDD = 5V 640 1280 ns
(Data) (Figure 1a) VDD = 10V 250 500 ns
VDD = 15V 175 350 ns
tPHL Turn-On Delay Time VDD = 5V 720 1440 ns
(Data) (Figure 1a) VDD = 10V 290 580 ns
VDD = 15V 195 400 ns
tPLH Turn-Off Delay Time VDD = 5V 320 640 ns
(Blank) (Figure 1a) VDD = 10V 130 260 ns
VDD = 15V 100 200 ns
tPHL Turn-On Delay Time VDD = 5V 485 970 ns
(Blank) (Figure 1a) VDD = 10V 200 400 ns
VDD = 15V 160 320 ns
tPLH Turn-Off Delay Time VDD = 5V 313 625 ns
(Lamp Test) (Figure 1a) VDD = 10V 125 250 ns
VDD = 15V 90 180 ns
tPHL Turn-On Delay Time VDD = 5V 313 625 ns
(Lamp Test) (Figure 1 a) VDD = 10V 125 250 ns
VDD = 15V 90 180 ns
tSETUP Setup Time VDD = 5V 180 90 ns
(Figure 1b) VDD = 10V 76 38 ns
VDD = 15V 40 20 ns
tHOLD Hold Time VDD = 5V 0 −90 ns
(Figure 1b) VDD = 10V 0 −38 ns
VDD = 15V 0 −20 ns
PWLE Minimum Latch Enable VDD = 5V 520 260 ns
Pulse Width (Figure 1 c) VDD = 10V 220 110 ns
VDD = 15V 130 65 ns
5 www.fairchildsemi.com
CD
4511BC
Switching Time Waveforms
FIGURE 1.
www.fairchildsemi.com 6
CD
4511
BC
Typical Applications
Light Emitting Diode (LED) Readout
Gas Discharge Readout Liquid Crystal (LC) Readout
Direct DC drive of LC’s not recommended for life of LC readouts.
Incandescent Readout
**A filament pre-warm resistor is recommended to reduce filament thermalshock and increase the effective cold resistance of the filament.
Fluorescent Readout