ApostilaFontesChaveadasPomilio Full

Embed Size (px)

Citation preview

UNIVERSIDADE ESTADUAL DE CAMPINAS Faculdade de Engenharia Eltrica e de Computao Departamento de Sistemas e Controle de Energia

Fontes Chaveadas

Jos Antenor Pomilio

Publicao FEEC 13/95Revisada em Janeiro de 2010

ApresentaoEste texto foi elaborado em funo da disciplina "Fontes Chaveadas", ministrada nos cursos de ps-graduao em Engenharia Eltrica na Faculdade de Engenharia Eltrica e de Computao da Universidade Estadual de Campinas. Este um material que deve sofrer constantes atualizaes, em funo da constante evoluo tecnolgica na rea da Eletrnica de Potncia, alm do que o prprio texto pode ainda conter erros, para os quais pedimos a colaborao dos estudantes e profissionais que eventualmente fizerem uso do mesmo, no sentido de enviarem ao autor uma comunicao sobre as falhas detectadas. Os resultados experimentais includos no texto referem-se a trabalhos executados pelo autor, juntamente com estudantes e outros pesquisadores, gerando publicaes em congressos e revistas, conforme indicado nas referncias bibliogrficas.

Campinas, 4 de fevereiro de 2008

Jos Antenor Pomilio

Jos Antenor Pomilio Engenheiro Eletricista, Mestre e Doutor em Engenharia Eltrica pela Universidade Estadual de Campinas - UNICAMP (1983, 1986 e 1991, respectivamente). professor junto Faculdade de Engenharia Eltrica e de Computao da UNICAMP desde 1984. Participou do Grupo de Eletrnica de Potncia do Laboratrio Nacional de Luz Sncrotron (CNPq) entre 1988 e 1993, sendo chefe do Grupo entre 1988 e 1991. Realizou estgios de ps-doutoramento junto ao Departamento de Engenharia Eltrica da Universidade de Pdua (1993/1994) e ao Departamento de Engenharia Industrial da Terceira Universidade de Roma (2003), ambas na Itlia. Foi Liaison da IEEE Power Electronics Society para a Regio 9 (Amrica Latina) em 1998/1999. Foi membro do Comit de Administrao da IEEE Power Electronics Society no trinio 2000/2002. Foi editor da Revista Eletrnica de Potncia (SOBRAEP) em 1999-2000 e 2005. Atualmente editor associado das revistas IEEE Trans. on Power Electronics e Controle & Automao (SBA). Foi presidente da Associao Brasileira de Eletrnica de Potncia SOBRAEP (2000-2002). membro do Conselho Deliberativo da SOBRAEP e do Conselho Superior da Sociedade Brasileira de Automtica.

ii

Contedo1. Topologias bsicas de conversores no isolados Princpios de operao de conversores comutados. Conversores buck, boost, buck-boost, Cuk, SEPIC e zeta. 2. Topologias bsicas de conversores com isolao Caracterizao de elementos magnticos. Conversor Fly-back, Conversor forward, conversores Cuk, SEPIC e zeta; Conversores push-pull e ponte. 3. Tcnicas de modulao para fontes chaveadas Modulao por largura de pulso, modulao em freqncia, modulao por histerese, controles one-cycle, charge control e delta. 4. Conversores ressonantes Princpios de comutao suave. Conversores srie e paralelo ressonantes. Regies de comutao suave. 5. Conversores com outras tcnicas de comutao suave Conversores quase-ressonantes. Conversores com circuitos auxiliares comutao. 6. Componentes passivos Caractersticas no ideais de capacitores e de elementos magnticos, especialmente em termos de comportamento com a freqncia. 7. Modelagem de fontes chaveadas: mtodo de inspeo Anlise de estabilidade atravs de diagramas de Bode. Obteno de funo de transferncia de circuitos comutados. Anlise das caractersticas dinmicas dos conversores bsicos. 8. Modelagem de fontes chaveadas: mtodo de variveis de estado Mtodo analtico para obteno de funo de transferncia de conversores estticos utilizando modelagem no espao de estado. 9. Modelagem da chave PWM Modelagem de conversores utilizando o mtodo da chave PWM, adequado para uso em simuladores de circuitos eltricos. 10. Projeto de sistema de controle linear para fontes chaveadas Uso do mtodo do fator k para proejto de controladores lineares para conversores comutados. 11. Circuitos integrados dedicados Uma viso de circuitos integrados dedicados ao controle de fontes chaveadas, explorando diferentes tipos de aplicaes. 12. Caracterizao de fontes chaveadas Uma viso geral de testes e caractersticas que devem apresentar estes circuitos, especialmente em relao a normas de IEM. 13. Componentes semicondutores rpidos de potncia Diodos de juno e Schottky, MOSFET e IGBT. iii

PrefcioA tecnologia de fontes chaveadas no recente. Fontes de alta tenso baseadas no conversor fly-back, por exemplo, esto presentes em aparelhos de TV h muitas dcadas. As grandes alteraes tecnolgicas ocorridas nos ltimos 20 ou 30 anos, no entanto, esto relacionadas com o surgimento de componentes semicondutores de potncia capazes de comutar em alta freqncia (entendido como acima de 20 kHz, de modo a no ser audvel pelo ser humano), com baixas perdas. Principalmente devido criao do transistor MOSFET, ao qual se seguiu o IGBT, ambos com desempenho muito superior ao transistor bipolar em aplicaes de chaveamento rpido, toda uma nova rea de desenvolvimento tecnolgico pode se estabelecer. A crescente demanda por fontes de alimentao compactas, de alto rendimento (baixas perdas) e rpida resposta dinmica a transitrios de carga, decorrente da ampliao de cargas eletro-eletrnicas a serem alimentadas em tenso CC, exigiu solues que transcendiam as fontes convencionais baseadas em retificadores (controlados ou no), seguidos por filtros passivos e reguladores srie. Em potncias mais elevadas (o que pode significar alguns watts), a perda de potncia em um regulador srie pode ser proibitiva. O uso de transistores como chave permite minimizar as perdas de potncia, desde que as transies dos estados ligado e desligado sejam muito rpidas (minimizando o intervalo no qual o componente atravessa sua regio ativa). Com isso minimiza-se a necessidade de dispositivos de dissipao do calor gerado no semicondutor. Mas ao operar como chave, estes circuitos exigem filtros passa-baixas que sejam capazes de recuperar uma tenso CC adequada aos circuitos de carga. Tais filtros utilizam indutores e capacitores. A minimizao destes elementos requer que a freqncia de comutao seja a mais elevada possvel, de modo que valores aceitveis de ripple sejam obtidos com baixas indutncias e capacitncias. A elevao da freqncia, no entanto, fica restrita pelas perdas devidas s comutaes. dos componentes semicondutores. Alm disso, os elevados valores de di/dt e dv/dt (taxas de variao de corrente e de tenso, respectivamente) so importantes fontes de interferncia eletromagntica (IEM), as quais devem ser devidamente minimizadas para evitar mau-funcionamento do circuito e interferncia em outros dispositivos alimentados pela mesma fonte (interferncia conduzida) ou que esteja nas proximidades (interferncia irradiada). Apesar das muitas solues tecnolgicas j obtidas, continuam a surgir novos desafios, como a alimentao em tenses cada vez mais baixas dos circuitos digitais, com implicaes sobres os valores mnimos de queda de tenso direta dos componentes, ou ainda os circuitos de eletrnica embarcada em automveis, e tantas outras aplicaes em aparelhos de tecnologia da informao e de uso mdico. O texto que se segue procura dar a seus leitores informaes necessrias para o entendimento do funcionamento das principais topologias de fontes chaveadas, de seu controle e do comportamento dos componentes ativos e passivos nestas utilizados. Trata-se de um texto em constante aprimoramento, para o que sempre solicitamos a colaborao dos leitores.

iv

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

1 Topologias Bsicas de Conversores CC-CC no-isolados1.1 Princpios bsicos

As anlises que se seguem consideram que os conversores no apresentam perdas de potncia (rendimento 100%). Os interruptores (transistores e diodos) so ideais, o que significa que, quando em conduo, apresentam queda de tenso nula e quando abertos, a corrente por eles zero. Alm disso, a transio de um estado a outro instantnea. Sero apresentadas estruturas circuitais bsicas que realizam a funo de, a partir de uma fonte de tenso fixa na entrada, fornecer uma tenso de valor varivel na sada. Neste caso existe um filtro capacitivo na sada, de modo a manter, sobre ele, uma tenso estabilizada e de ondulao desprezvel. Quando uma variao topolgica (surgida em funo da conduo dos interruptores) provocar a conexo entre a fonte de entrada e um capacitor (ou entre dois capacitores), tal caminho sempre dever conter um elemento que limite a corrente. Este elemento, por razes de rendimento, ser um indutor. Os circuitos sero estudados considerando que os interruptores comutam a uma dada freqncia (cujo perodo ser designado por ), com um tempo de conduo do transistor igual a tT. A relao =tT/ chamada de largura de pulso, ciclo de trabalho, razo cclica (duty-cycle). A obteno das caractersticas estticas (relao entre a tenso de sada e a tenso de entrada, por exemplo) feita a partir da imposio de condies de regime permanente. Em geral esta anlise ser feita impondo-se a condio de que, em cada perodo de comutao, a tenso mdia em um indutor nula, ou ainda de que a corrente mdia em um capacitor nula. 1.2 Conversor abaixador de tenso (step-down ou buck): VoVo/R). Quando T desliga, o diodo conduz, dando continuidade corrente do indutor. A energia armazenada em L entregue ao capacitor e carga. Enquanto o valor instantneo da corrente pelo indutor for maior do que a corrente da carga, a diferena carrega o capacitor. Quando a corrente for menor, o capacitor se descarrega, suprindo a diferena a fim de manter constante a corrente da carga (j que estamos supondo constante a tenso Vo). A tenso a ser suportada, tanto pelo transistor quanto pelo diodo igual tenso de entrada, E.iT iD E T D Io L io + Ro Vo

Figura 1.1 Conversor abaixador de tensohttp://www.dsce.fee.unicamp.br/~antenor 1-1

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

Se a corrente pelo indutor no vai a zero durante a conduo do diodo, diz-se que o circuito opera no modo contnuo. Caso contrrio tem-se o modo descontnuo. Via de regra prefere-se operar no modo contnuo devido a haver, neste caso, uma relao bem determinada entre a largura de pulso e a tenso mdia de sada. A figura 1.2 mostra as formas de onda tpicas de ambos os modos de operao.

Conduo contnua I tT

Conduo descontnua tT i o Io t2 tx

Io

i

D

i E Vo v

T E Vo

D

0 0 Figura 1.2 Formas de onda tpicas nos modos de conduo contnua e descontnua 1.2.1 Modo de conduo contnua (MCC) A obteno da relao entrada/sada pode ser feita a partir do comportamento do elemento que transfere energia da entrada para a sada. Sabe-se que a tenso mdia sobre uma indutncia ideal, em regime, nula,como mostrado na figura 1.3.A1 = A 2 V1 t 1 = V2 ( t 1)

(1.1)

vLV1 A1 t1 A2 V2Figura 1.3 Tenso sobre uma indutncia em regime.

http://www.dsce.fee.unicamp.br/~antenor

1-2

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

No caso do conversor abaixador, quanto T conduz, vL=E-Vo, e quando D conduz, vL=-Vo (E Vo) t T = Vo ( t T ) Vo t T = E 1.2.2 (1.2)

Modo de conduo descontnua (MCD) A corrente do indutor ser descontnua quando seu valor mdio for inferior metade de seu valor de pico (Io = E 2 L Io + E 2

(1.8)

(1.9)

(1.10)

Definindo o parmetro K, que se relaciona com a descontinuidade, como sendo:K= L Io E

(1.11)

http://www.dsce.fee.unicamp.br/~antenor

1-3

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

A relao sada/entrada pode ser reescrita como:2 Vo = 2 E +2K

(1.12)

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o descontnuo dado por: crit = 1 1 8 K 2

(1.13)

A figura 1.4 mostra a caracterstica esttica do conversor para diferentes valores de K. Na figura 1.5 tem-se a variao da tenso de sada com a corrente de carga. Note-se que a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo sempre contnua e a tenso de sada no alterada pela corrente, ou seja, tem-se uma boa regulao, mesmo em malha aberta. Este equacionamento e as respectivas curvas consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a carga tenha um comportamento diverso (impedncia constante ou potncia constante), deve-se refazer este equacionamento.1

Cond. descontnua K=.1

0.75

Vo/E0.5

K=.01

K=.05

0.25

Cond. contnua0 0 0.2 0.4 0.6 0.8 1

Figura 1.4 Caracterstica de controle do conversor abaixador de tenso nos modos contnuo e descontnuo.1 0.8 0.6

Cond. contnua

=0,8 =0,6

Vo/E0.4 0.2 0

Cond. descontnua

=0,4 =0,2

0

Io

E. 8L

Figura 1.5 Caracterstica de sada do conversor abaixador de tenso nos modos contnuo e descontnuo.

http://www.dsce.fee.unicamp.br/~antenor

1-4

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

1.2.3

Dimensionamento de L e de C Da condio limite entre o modo contnuo e o descontnuo (I=2.Iomin) , tem-se:( E Vo) 2L

I o min =

(1.14)

Se se deseja operar sempre no modo contnuo deve-se ter: L min = E (1 ) 2 Io min (1.15)

Quanto ao capacitor de sada, ele pode ser definido a partir da variao da tenso admitida, lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na carga, suposta constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando a uma variao de tenso Vo. 1 t T t T I I = + 2 2 2 2 8 A variao da corrente :Io = (E Vo) t T E (1 ) = L L I Io

Q =

(1.16)tT

i

o

(1.17)

Observe que Vo no depende da corrente. Substituindo (1.17) em (1.16) tem-se:Vo = Q 2 E (1 ) = 8 L Co Co

(1.18)

Logo,Vo (1 ) 2 Co = 8 L Vo

(1.19)

1.3

Conversor elevador de tenso (step-up ou boost): Vo>E

Quando T ligado, a tenso E aplicada ao indutor. O diodo fica reversamente polarizado (pois Vo>E). Acumula-se energia em L, a qual ser enviada ao capacitor e carga quando T desligar. A figura 1.6 mostra esta topologia. A corrente de sada, Io, sempre descontnua, enquanto Ii (corrente de entrada) pode ser contnua ou descontnua. Tanto o diodo quanto o transistor devem suportar uma tenso igual tenso de sada, Vo. Tambm neste caso tem-se a operao no modo contnuo ou no descontnuo, considerando a corrente pelo indutor. As formas de onda so mostradas na figura 1.7.

http://www.dsce.fee.unicamp.br/~antenor

1-5

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

iiE

L

iTT

io

D Ro

+

vT Co

Vo

Figura 1.6 Conversor elevador de tenso1.3.1 Modo de conduo contnua Quando T conduz: vL=E (durante tT) Quando D conduz: vL=-(Vo-E) (durante -tT)Ii = Vo = E t T (Vo E)( t T ) = L L E 1

(1.20)

(1.21)

Embora, teoricamente, quando o ciclo de trabalho tende unidade a tenso de sada tenda para infinito, na prtica, os elementos parasitas e no ideais do circuito (como as resistncias do indutor e da fonte) impedem o crescimento da tenso acima de um certo limite, no qual as perdas nestes elementos resistivos se tornam maiores do que a energia transferida pelo indutor para a sada. Conduo contnua I tT Ii Conduo descontnua tT t2 tx Ii

ii

Io i D

Io

iTVo E 0

v

Vo T E

0 Figura 1.7 Formas de onda tpicas de conversor boost com entrada CC

http://www.dsce.fee.unicamp.br/~antenor

1-6

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

1.3.2

Modo de conduo descontnua Quando T conduz: vL = E, (durante tT) Quando D conduz: vL = -(Vo-E), durante (-tT-tx)1 tx 1 tx

Vo = E

(1.22)

Escrevendo em termos de variveis conhecidas, tem-se:Vo = E + E2 2 2 L Io

(1.23)

A relao sada/entrada pode ser reescrita como: Vo 2 = 1+ E 2K (1.24)

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o descontnuo dado por: crit = 1 1 8 K 2

(1.25)

A figura 1.8 mostra a caracterstica esttica do conversor para diferentes valores de K. Na figura 1.9 tem-se a variao da tenso de sada com a corrente de carga. Note-se que a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo sempre contnua e a tenso de sada no alterada pela corrente. Este equacionamento e as respectivas curvas consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a carga tenha um comportamento diverso (impedncia constante ou potncia constante), deve-se refazer este equacionamento.50

K=.0140 30

Vo/E20 10 0

cond. descontnua

K=.02 K=.05

0

0.2

0.4

0.6

0.8

Figura 1.8 Caracterstica esttica do conversor elevador de tenso nos modos de conduo contnua e descontnua, para diferentes valores de K.

http://www.dsce.fee.unicamp.br/~antenor

1-7

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

10

8

6

cond. contnua cond. descontnua =.8 =.6 =.4 =.20 0.04 0.08 0.12 0.16 0.2

Vo/E4 2

0

Io

E. 8.L

Figura 1.9 Caracterstica de sada do conversor elevador de tenso, normalizada em relao a (E/L)1.3.3 Dimensionamento de L e de C O limiar para a conduo descontnua dado por:Ii = Io =

Ii E t T Vo (1 ) = = 2 2L 2L Ii ( t T ) E (1 ) = 2 2L

(1.26)

(1.27)

L min =

E (1 ) 2 Io(min)

(1.28)

Para o clculo do capacitor deve-se considerar a forma de onda da corrente de sada. Admitindo-se a hiptese que o valor mnimo instantneo atingido por esta corrente maior que a corrente mdia de sada, Io, o capacitor se carrega durante a conduo do diodo e fornece toda a corrente de sada durante a conduo do transistor.Co = Io(max) Vo

(1.29)

1.4

Conversor abaixador-elevador de tenso (buck-boost)

Neste conversor, a tenso de sada tem polaridade oposta da tenso de entrada. A figura 1.10 mostra o circuito. Quando T ligado, transfere-se energia da fonte para o indutor. O diodo no conduz e o capacitor alimenta a carga. Quando T desliga, a continuidade da corrente do indutor se faz pela conduo do diodo. A energia armazenada em L entregue ao capacitor e carga. Tanto a corrente de entrada quanto a de sada so descontnuas. A tenso a ser suportada pelo diodo e pelo transistor a soma das tenses de entrada e de sada, Vo+E. A figura 1.11 mostra as formas de onda nos modos de conduo contnua e descontnua (no indutor).

http://www.dsce.fee.unicamp.br/~antenor

1-8

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

vT iTE T L

D

iDCo Ro Vo +

iL

Figura 1.10 Conversor abaixador-elevador de tenso1.4.1 Modo de conduo contnua Quando T conduz: vL=E, (durante tT) Quando D conduz: vL=-Vo, (durante -tT)E t T Vo ( t T ) = L L Vo = E 1

(1.30)

(1.31)Conduo contnua Conduo descontnua tT iL t2 tx

I

tT

Io i D

Io

iT E+Vo E 0 E+Vo vT

E

0 (a) (b) Figura 1.11 Formas de onda do conversor abaixador-elevador de tenso operando em conduo contnua (a) e descontnua (b). 1.4.2 Modo de conduo descontnua Quando T conduz: vL = E, (durante tT) Quando D conduz: vL = -Vo, durante (-tT-tx)1-9

http://www.dsce.fee.unicamp.br/~antenor

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

Vo =

E 1 tx

(1.32)

Escrevendo em termos de variveis conhecidas, e sabendo que a corrente mxima de entrada ocorre ao final do intervalo de conduo do transistor:Ii max = E tT L

(1.33)

Seu valor mdio :Ii = Ii max t T 2

(1.34)

Do balano de potncia tem-se:Ii = Io Vo E

(1.35)

O que permite escrever:E2 2 Vo = 2 L Io

(1.36)

Uma interessante caracterstica do conversor abaixador-elevador quando operando no modo descontnuo que ele funciona como uma fonte de potncia constante.Po = E2 2 2L

(1.37)

A relao sada/entrada pode ser reescrita como: 2 Vo = 2K E (1.38)

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o descontnuo dado por: crit =1 1 8 K 2

(1.39)

A figura 1.12 mostra a caracterstica esttica do conversor para diferentes valores de K.

http://www.dsce.fee.unicamp.br/~antenor

1-10

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

50 40

K=.01 cond. descontnua

30

Vo/E20 10 0

K=.02 K=.05

0

0.2

0.4

0.6

0.8

Figura 1.12 Caracterstica esttica do conversor abaixador-elevador de tenso nos modos de conduo contnua e descontnua, para diferentes valores de K. Na figura 1.13 tem-se a variao da tenso de sada com a corrente de carga. Note-se que a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo sempre contnua e a tenso de sada no alterada pela corrente. Este equacionamento e as respectivas curvas consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a carga tenha um comportamento diverso (impedncia constante ou potncia constante), deve-se refazer este equacionamento.10

8

6

Vo/E4 2

cond. contnua cond. descontnua0 0.04 0.08 0.12 0.16 0.2

=.8 =.6 =.4 =.2

0

Io

E. 8.L

Figura 1.13 Caracterstica de sada do conversor abaixador-elevador de tenso, normalizada em relao a (E./L).

1.4.3 Clculo de L e de C O limiar entre as situaes de conduo contnua e descontnua dado por: I L ( t T ) Vo ( t T ) (1 ) Vo (1 ) 2 Io = = = 2 2L 2LE (1 ) 2 Io(min) (1.40)

L min =

(1.41)

http://www.dsce.fee.unicamp.br/~antenor

1-11

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

Quanto ao capacitor, como a forma de onda da corrente de sada a mesma do conversor elevador de tenso, o clculo tambm segue a expresso:Co = Io(max) Vo

(1.42)

1.5

Conversor Cuk

Diferentemente dos conversores anteriores, no conversor Cuk, cuja topologia mostrada na figura 1.14, a transferncia de energia da fonte para a carga feita por meio de um capacitor, o que torna necessrio o uso de um componente que suporte correntes relativamente elevadas. Como vantagem, existe o fato de que tanto a corrente de entrada quanto a de sada podem ser contnuas, devido presena dos indutores. Alm disso, ambos indutores esto sujeitos ao mesmo valor instantneo de tenso, de modo que possvel constru-los num mesmo ncleo. Este eventual acoplamento magntico permite, com projeto adequado, eliminar a ondulao de corrente em um dos enrolamentos. Os interruptores devem suportar a soma das tenses de entrada e sada. A tenso de sada apresenta-se com polaridade invertida em relao tenso de entrada. V I L1 I L2 + C1 L1 C1 L2 Co Ro

E

S

D

Vo +

Figura 1.14 Conversor Cuk Em regime, como as tenses mdias sobre os indutores so nulas, tem-se: VC1=E+Vo. Esta a tenso a ser suportada pelo diodo e pelo transistor. Com o transistor desligado, iL1 e iL2 fluem pelo diodo. C1 se carrega, recebendo energia de L1. A energia armazenada em L2 alimenta a carga. Quando o transistor ligado, D desliga e iL1 e iL2 fluem por T. Como VC1>Vo, C1 se descarrega, transferindo energia para L2 e para a sada. L1 acumula energia retirada da fonte. A figura 1.15 mostra as formas de onda de corrente nos modos de conduo contnua e descontnua. Note-se que no modo descontnuo a corrente pelos indutores no se anula, mas sim ocorre uma inverso em uma das correntes, que ir se igualar outra. Na verdade, a descontinuidade caracterizada pelo anulamento da corrente pelo diodo, fato que ocorre tambm nas outras topologias j estudadas.

http://www.dsce.fee.unicamp.br/~antenor

1-12

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

i L1 I1

Conduo contnua

Conduo descontnua i L1 Ix

i L2 I2

i L2

vC1 V1

-Ix tT t2 tx

tT

Figura 1.15. Formas de onda do conversor Cuk em conduo contnua e descontnua Assumindo que iL1 e iL2 so constantes, e como a corrente mdia por um capacitor nula (em regime), tem-se:I L2 t T = I L1 ( t T ) I L1 E = I L2 Vo Vo = E 1

(1.43)

(1.44)

Uma vez que a caracterstica esttica do conversor Cuk idntica do conversor abaixador-elevador de tenso, as mesmas curvas caractersticas apresentadas anteriormente so vlidas tambm para esta topologia. A nica alterao que a indutncia presente na expresso do parmetro de descontinuidade K dada pela associao em paralelo dos indutores L1 e L2. A relao sada/entrada pode ser reescrita como:

2 Vo = E 2 Ke

(1.45)

Definindo o parmetro K, que se relaciona com a descontinuidade, como sendo: Ke = L e Io E eLe = L1 L 2 L1 + L 2

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o descontnuo dado por:crit =1 1 8 Ke 2

http://www.dsce.fee.unicamp.br/~antenor

1-13

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

Dimensionamento de C1 C1 deve ser tal que no se descarregue totalmente durante a conduo de T. Considerando iL1 e iL2 constantes, a variao da tenso linear. A figura 1.16 mostra a tenso no capacitor numa situao crtica (ripple de 100%). Caso se deseje uma ondulao de tenso de 10%, basta utilizar um capacitor 10 vezes maior do que o dado pela equao 1.48.v 2VC1 C1

1.5.1

V

C1

tT

t

Figura 1.16. Tenso no capacitor intermedirio numa situao crtica.VC1 = E + Vo

(1.46)

Na condio limite:Io = I L2 = C1 C1 min = 2 (E + Vo) tT

(1.47)

Io(max) (1 ) 2E

(1.48)

Dimensionamento de L1 Considerando C1 grande o suficiente para que sua variao de tenso seja desprezvel, L1 deve ser tal que no permita que iL1 se anule. A figura 1.17 mostra a corrente por L1 numa situao crtica.E= L 1 I L1 max tT I L1 max 2E+Vo + L1 E iL1

1.5.2

(1.49)

Ii = I L1 =

(1.50)

I

L1max

t

T

Figura 1.17 Corrente por L1 em situao crtica.

http://www.dsce.fee.unicamp.br/~antenor

1-14

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

Quando T conduz:L1 = E tT 2 Ii

(1.51)

L 1 min =

E 2 Io(min)

(1.52)

1.5.3 Clculo de L2 Analogamente anlise anterior, obtm-se para L2:L 2 min = E 2 Io(min) (1.53)

1.5.4

Clculo de C (capacitor de sada) Para uma corrente de sada contnua, o dimensionamento de C idntico ao realizado para o conversor abaixador de tensoCo = E 2 8 L 2 VoConversor SEPIC

(1.54)

1.6

O conversor SEPIC (Single Ended Primary Inductance Converter) mostrado na figura 1.18. Possui uma caracterstica de transferncia do tipo abaixadora-elevadora de tenso. Diferentemente do conversor Cuk, a corrente de sada pulsada. Os interruptores ficam sujeitos a uma tenso que a soma das tenses de entrada e de sada e a transferncia de energia da entrada para a sada se faz via capacitor. O funcionamento no modo descontnuo tambm igual ao do conversor Cuk, ou seja, a corrente pelo diodo de sada se anula, de modo que as correntes pelas indutncias se tornam iguais. A tenso a ser suportada pelo transistor e pelo diodo igual a Vo+E.

+ E i L1 E L1 C1 i L2 L2 D Co +

Vo Ro

T

Figura 1.18 Topologia do conversor SEPIC.

http://www.dsce.fee.unicamp.br/~antenor

1-15

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

1.7

Conversor Zeta

O conversor Zeta, cuja topologia est mostrada na figura 1.19, tambm possui uma caracterstica abaixadora-elevadora de tenso. Na verdade, a diferena entre este conversor, o Cuk e o SEPIC apenas a posio relativa dos componentes. Aqui a corrente de entrada descontnua e a de sada continua. A transferncia de energia se faz via capacitor. A operao no modo descontnuo tambm se caracteriza pela inverso do sentido da corrente por uma das indutncias. A posio do interruptor permite uma natural proteo contra sobre-correntes. A tenso a ser suportada pelo transistor e pelo diodo igual a Vo+E.- Vo + T E L1 i L1 C1 D L2 + Co Vo Ro i L2

Figura 1.19 Topologia do conversor Zeta.1.8 Considerao sobre a mxima tenso de sada no conversor elevador de tenso

Pelas funes indicadas anteriormente, tanto para o conversor elevador de tenso quanto para o abaixador-elevador (e para o Cuk, SEPIC e Zeta), quando o ciclo de trabalho tende unidade, a tenso de sada tende a infinito. Nos circuitos reais, no entanto, isto no ocorre, uma vez que as componentes resistivas presentes nos componentes, especialmente nas chaves, na fonte de entrada e nos indutores, produzem perdas. Tais perdas, medida que aumenta a tenso de sada e, conseqentemente, a corrente, tornam-se mais elevadas, reduzindo a eficincia do conversor. As curvas de Vo x se alteram e passam a apresentar um ponto de mximo, o qual depende das perdas do circuito. A figura 1.20 mostra a curva da tenso de sada normalizada em funo da largura do pulso para o conversor elevador de tenso. Se considerarmos as perdas relativas ao indutor e fonte de entrada, podemos redesenhar o circuito como mostrado na figura 1.21. Para tal circuito, a tenso disponvel para alimentao do conversor se torna (E-Vr), podendo-se prosseguir a anlise a partir desta nova tenso de entrada. A hiptese que a ondulao da corrente pelo indutor desprezvel, de modo a se poder supor Vr constante. O objetivo obter uma nova expresso para Vo, em funo apenas do ciclo de trabalho e das resistncias de carga e de entrada. O resultado est mostrado na figura 1.22.Vo = E Vr 1

(1.55)

Vr = R L Ii Vo = Ro IoIo = Ii (1 )

(1.56) (1.57)

http://www.dsce.fee.unicamp.br/~antenor

1-16

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

Vr =

R L Io R L Vo = 1 (1 ) Ro

(1.58)

E Vo = Vo = E

R L Vo R L Vo E (1 ) Ro = 1 1 Ro (1 ) 2 1

(1.59)

R (1 ) + L Ro2

(1.60)

40

Vo( d ) 20

0

0.2

0.4 d

0.6

0.8

Figura 1.20 Caracterstica esttica de conversor elevador de tenso no modo contnuo.Vr Ii RL E E-Vr L Io Co + Vo

Ro

Figura 1.21 Conversor elevador de tenso considerando a resistncia do indutor.

4

Vo( d ) 2

0

0

0.2

0.4 d

0.6

0.8

1

Figura 1.22. Caracterstica esttica de conversor elevador de tenso, no modo contnuo, considerando as perdas devido ao indutor.http://www.dsce.fee.unicamp.br/~antenor 1-17

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

1.9

Exerccios

1. Para o conversor abaixador-elevador de tenso, em conduo contnua, obtenha uma expresso para a relao Vo/E considerando as perdas devido resistncia do indutor. 2. Para um conversor Cuk, considere os seguintes valores: E=48V, Vo=36V, Ro=9, fchav=64kHz, L1=10mH, L2=1mH, Co=100uF; rendimento de 100%. a) Determine se o conversor est operando no MCC ou no MCD. b) Calcule o ciclo de trabalho no ponto de operao. c) Determine o valor do capacitor intermedirio (C1), de modo que a ondulao de tenso sobre ele seja de 0,5V (pico a pico). d) Determine o valor da corrente mdia de entrada e a sua ondulao (pico-a-pico). 3. Considere o circuito mostrado ao lado, supondo que a tenso de entrada (E) est aplicada entre os pontos A (positivo) e B. A tenso de sada, Vo, est entre os pontos C (positivo) e B. Considere os seguintes dados: E=300V, =0,5, Ro=100. a) Determine a caracterstica esttica entre a tenso de sada e a tenso de entrada, supondo funcionamento no MCC, em funo do ciclo de trabalho. Indique as suposies necessrias.C1 A L1 I1 L2 I2 B

Io C

b) Determine as seguintes grandezas: Tenso de sada; potncia de entrada; correntes mdias nos indutores L1 e L2. Suponha o capacitor de sada grande o suficiente para que Vo seja praticamente constante. 4. Para o conversor cc-cc mostrado no circuito ao lado, a) identifique, por inspeo, a polaridade da tenso de sada e a tenso mdia que h sobre o capacitor C1. b) Determine a caracterstica esttica entre a tenso de sada e a tenso de entrada, supondo funcionamento no MCC, em funo do ciclo de trabalho. Indique as suposies necessrias. Comente sobre as eventuais restries sobre o ciclo de trabalho para que seja possvel o funcionamento desta topologia. E c) Considere os seguintes dados: E=10V, =0,75, Ro=10. Determine as seguintes grandezas: Tenso de sada; potncia de entrada; correntes mdias de entrada (na fonte), de sada (no diodo), em L1 e em L2. Suponha o capacitor de sada grande o suficiente para que Vo seja praticamente constante.Ro Vo

L1 D

C1 S

L2

5. Para um conversor elevador de tenso (boost), considere os seguintes valores: E=100V, Ro=200, fchav=10 kHz, L=1 mH, Co=47 uF; =0,5; eficincia de 100%. e) Determine se o conversor est operando no MCC ou no MCD. f) Calcule a tenso mdia de sada; g) Determine o valor da ondulao da corrente pelo indutor (pico-a-pico); h) Determine o intervalo em que no h corrente no circuito (tx).

http://www.dsce.fee.unicamp.br/~antenor

1-18

Fontes Chaveadas Cap. 1

Topologias bsicas de conversores CC-CC no-isolados

J. A. Pomilio

6. O circuito abaixo representa uma fonte chaveada do tipo abaixadora de tenso. O transistor comandado por um pulso quadrado com largura 50%, em 25 kHz. Deseja-se obter 10 V na sada, com um ripple de tenso de 1%. A corrente nominal de sada de 5 A. Os pulsos de comando do transistor devem variar entre 0 e 10V, com tempos de subida e de descida de 100ns. a) Calcule a mnima indutncia para operar no MCC com uma corrente de sada de 1 A. b) Calcule o capacitor de filtro para o ripple de tenso indicado. c) Simule o circuito, pelo menos por 5ms, partindo de condies iniciais nulas tanto no indutor quanto no capacitor, e verifique se os valores tericos correspondem aos simulados. Explique eventuais discrepncias. d) Calcule o valor da tenso de sada, caso se opere no MCD com corrente mdia de sada de 0,5 A. e) Simule o circuito no MCD, partindo de condies iniciais nulas tanto no indutor quanto no capacitor, e verifique se os valores tericos correspondem aos simulados. Explique eventuais discrepncias.

7. Demonstre que o valor da capacitncia de sada de um conversor buck-boost, operando no I K MCD, dado por: Co = o 1 . Vo

http://www.dsce.fee.unicamp.br/~antenor

1-19

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

2 Topologias bsicas de conversores CC-CC com isolaoEm muitas aplicaes necessrio que a sada esteja eletricamente isolada da entrada, fazendo-se uso de transformadores. Em outros casos, o uso de transformadores conveniente para evitar, dados os valores de tenses de entrada e de sada, o emprego de ciclos de trabalho muito estreitos ou muito largos. Em alguns casos o uso desta isolao implica na alterao do circuito para permitir um adequado funcionamento do transformador, ou seja, para evitar a saturao do ncleo magntico. Relembre-se que no possvel interromper o fluxo magntico produzido pela fora magnetomotriz aplicada aos enrolamentos. 2.1 Diferenas entre um transformador e indutores acoplados

Em um elemento magntico a grandeza que no admite descontinuidade o fluxo magntico. De acordo com a lei de Faraday, a variao do fluxo magntico produz uma fora d eletromotriz proporcional taxa de variao deste fluxo: e = . Deste modo, uma dt descontinuidade no fluxo produziria uma tenso infinita, o que no possvel. Na prtica, a tentativa de interrupo de um fluxo magntico produzido pela circulao de uma corrente, leva ao surgimento uma tenso grande o suficiente para que a corrente (e o fluxo) no se interrompa. Em outras palavras, a energia acumulada no campo magntico no pode desaparecer instantaneamente. No caso ilustrado na figura 2.1, o aumento da tenso produzido pela tentativa de abertura do interruptor leva ao surgimento de um arco que d continuidade corrente (e ao LI2 fluxo) e dissipa a energia anteriormente acumulada no campo magntico 2 .

i e E R L E

arco i I L R

e

tFigura 2.1 Processo de interrupo de corrente (fluxo magntico). Quando se analisa um circuito eltrico, resulta da lei de Faraday a equao do indutor: di vL = L . No entanto, a grandeza fsica que no admite descontinuidade o fluxo magntico e dt no a corrente. Em um indutor simples, fluxo e corrente so associados pela indutncia ( = L i ). Alguns dispositivos magnticos, no entanto, podem dispor de mais de um enrolamento pelo qual possvel circular corrente e, desta forma, contribuir para a continuidade do fluxo magntico.

http://www.dsce.fee.unicamp.br/~antenor

2-1

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

2.1.1 Funcionamento de um transformador Considere-se a figura 2.2 que mostra um elemento magntico que possui dois enrolamentos com espiras N1 e N2, colocados em um mesmo ncleo ferromagntico. Suponhamos que o acoplamento dos fluxos magnticos produzidos por estes enrolamentos seja perfeito (disperso nula). A polaridade dos enrolamentos est indicada pelos pontinhos. Esta representao significa que uma tenso positiva e1 produz uma tenso tambm positiva e2. Outra interpretao til, relativa circulao de correntes, que correntes que entram pelos terminais marcados produzem fluxos no mesmo sentido.

Xi

ii

Vi

e1

e2

Vs

N1 N2Figura 2.2 Princpio de funcionamento de transformador: secundrio em aberto. Com o secundrio aberto, pelo primrio circular apenas uma pequena corrente, chamada de corrente de magnetizao. Todas as tenses e correntes so supostas senoidais. O valor eficaz da tenso aplicada no primrio, e1, menor do que a tenso de entrada Vi. A corrente de magnetizao produz um fluxo de magnetizao no ncleo, m.

ii =

Vi e1 XiN2 N1

(2.1)

e2 = e1

(2.2)

Quando se conecta uma carga no secundrio, inicia-se uma circulao de corrente por tal enrolamento. A corrente do secundrio produz um fluxo magntico que se ope ao fluxo criado pela corrente de magnetizao. Isto leva a uma reduo do fluxo no ncleo. Pela lei de Faraday, ocorre uma reduo na tenso e1. Conseqentemente, de acordo com (2.1), h um aumento na corrente de entrada, ii, de modo que se re-equilibre o fluxo de magnetizao. Este comportamento est ilustrado na figura 2.3.

Xi

ii

is

Vi

e1

e2

Rs

N1 N2Figura 2.3 Princpio de funcionamento de transformador: secundrio com carga.

http://www.dsce.fee.unicamp.br/~antenor

2-2

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

Verifica-se assim o processo que leva reflexo da corrente da carga para o lado do primrio, o qual se deve manuteno do fluxo de magnetizao do ncleo do transformador. Um dispositivo magntico comporta-se como um transformador quando existirem, ao mesmo tempo, correntes em mais de um enrolamento, de maneira que o fluxo de magnetizao seja essencialmente constante. Funcionamento de indutores acoplados Outro arranjo possvel para enrolamentos acoplados magneticamente aquele em que a continuidade do fluxo feita pela passagem de corrente ora por um enrolamento, ora por outro, garantindo-se um sentido de correntes que mantenha a continuidade do fluxo. Este o que ocorre em um conversor fly-back, como ser visto a seguir. Para um mesmo valor de potncia a ser transferido de um enrolamento para outro, o volume de um transformador ser inferior ao de indutores acoplado, essencialmente devido ao melhor aproveitamento da excurso do fluxo magntico em ambos sentidos da curva x i (ou B x H). Com indutores acoplados a variao do fluxo normalmente em um nico quadrante do plano B x H. 2.2 Conversor fly-back (derivado do abaixador-elevador) O elemento magntico comporta-se como um indutor bifilar e no como um transformador. Quando T conduz, armazena-se energia na indutncia do "primrio" (em seu campo magntico) e o diodo fica reversamente polarizado. Quando T desliga h uma perturbao no fluxo, o que gera uma tenso que se elevar at que surja um caminho que d surgimento passagem de uma corrente que leve a manter a continuidade do fluxo. Podem existir diversos caminhos que permitam a circulao de tal corrente. Aquele que efetivamente se efetivar o que surge com a menor tenso. No caso do circuito estudado, tal caminho se dar atravs do diodo que entra em conduo assim que o transistor desliga. Para tanto a tenso no secundrio, e2 dever de elevar at o nvel de Vo. A energia acumulada no campo magntico enviada sada. A figura 2.4 mostra o circuito. Note-se que as correntes mdias nos enrolamentos no so nulas, levando necessidade de colocao de entreferro no "transformador". 2.1.2

T

D

E

L1

e2

Co

Vo

N1 N2Figura 2.4 Conversor fly-back A tenso de sada, no modo de conduo contnua, dada por:

Vo =

N2 E N1 (1 )

(2.3)

http://www.dsce.fee.unicamp.br/~antenor

2-3

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

2.3

Conversor Cuk Neste circuito a isolao se faz pela introduo de um transformador no circuito. Utilizam-se 2 capacitores para a transferncia da energia da entrada para a sada. A figura 2.5 mostra o circuito. A tenso sobre o capacitor C1 a prpria tenso de entrada, enquanto sobre C2 tem-se a tenso de sada.N1 L1 E T C1 V1 N2 C2 V2 D L2 Co Vo

Figura 2.5 Conversor Cuk com isolao A tenso de sada, no modo contnuo de conduo, dada por: Vo = N2 E N1 (1 ) (2.4)

O balano de carga deve se verificar para C1 e C2. Com N1=N2, C1=C2, tendo o dobro do valor obtido pelo mtodo de clculo indicado anteriormente no circuito sem isolao. Para outras relaes de transformao deve-se obedecer a N1.C1=N2.C2, ou V1.C1=V2.C2. Note que quando T conduz a tenso em N1 VC1=E (em N2 tem-se VC1.N2/N1). Quando D conduz, a tenso em N2 VC2=Vo (em N1 tem-se VC2.N1/N2). A corrente pelos enrolamentos no possui nvel contnuo e o dispositivo comporta-se, efetivamente, como um transformador.2.4 Conversor forward (derivado do abaixador de tenso) Quando T conduz, aplica-se E em N1. D1 fica diretamente polarizado e cresce a corrente por L. Quando T desliga, a corrente do indutor de sada tem continuidade via D3. Quanto ao transformador, necessrio um caminho que permita a circulao de uma corrente que d continuidade ao fluxo magntico, de modo a absorver a energia acumulada no campo, relativa indutncia de magnetizao. Isto se d pela conduo de D2. Durante este intervalo (conduo de D2) aplica-se uma tenso negativa em N2 e ocorre um retorno de energia para a fonte. A figura 2.6 mostra o circuito.

D2 E T

D1

L +

. .

.D3 Co

Vo

N1 N2 N3 Figura 2.6 Conversor forward Para garantir a desmagnetizao do ncleo a cada ciclo, o conversor opera sempre no modo descontnuo.

http://www.dsce.fee.unicamp.br/~antenor

2-4

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

Existe um mximo ciclo de trabalho que garante a desmagnetizao do transformador (tenso mdia nula), o qual depende da relao de espiras existente. A figura 2.7 mostra o circuito equivalente no intervalo de desmagnetizao. As tenses no enrolamento N1, respectivamente quando o transistor e o diodo D2 conduzem, so: VN1 = E 0 t tT e VN1 = E N1 N2 t T t t2 (2.5)

T E N1

. .

V N1 E A1 tT A2 t2

tA1=A2

D2

N2E.N1/N2

Figura 2.7 Forma de onda no enrolamento de N1. Outra possibilidade, que prescinde do enrolamento de desmagnetizao, a introduo de um diodo zener no secundrio, pelo qual circula a corrente no momento do desligamento de T. Esta soluo, mostrada na figura 2.8, no entanto, provoca uma perda de energia sobre o zener, alm de limitar o ciclo de trabalho em funo da tenso.

..E Figura 2.8 Conversor forward com desmagnetizao por diodo zener.Conversor push-pull O conversor push-pull , na verdade, um arranjo de 2 conversores forward, trabalhando em contra-fase, conforme mostrado na figura 2.9. Quando T1 conduz (considerando as polaridades dos enrolamentos), nos secundrios aparecem tenses como as indicadas na figura 2.10. D2 conduz simultaneamente, mantendo nulo o fluxo no transformador (desconsiderando a magnetizao). Note que no intervalo entre as condues dos transistores, os diodos D1 e D2 conduzem simultaneamente (no instante em que T1 desligado, o fluxo nulo garantido pela conduo de ambos os diodos, cada um conduzindo metade da corrente), atuando como diodos de livrecirculao e curto-circuitando o secundrio do transformador. A tenso de sada dada por:Vo = 2 E n

2.5

(2.6)

http://www.dsce.fee.unicamp.br/~antenor

2-5

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

Vce1 T1 V1=E

i c1

.E T2

.. .. ..

i D1

D1

.

L

io

. .

+ Ro

E/n

Co

E/n

i c2

iD2 D2 Figura 2.9 Conversor push-pull.

O ciclo de trabalho deve ser menor que 0,5 de modo a evitar a conduo simultnea dos transistores. n a relao de espiras do transformador. Os transistores devem suportar uma tenso com o dobro do valor da tenso de entrada. Outro problema deste circuito refere-se possibilidade de saturao do transformador caso a conduo dos transistores no seja idntica (o que garante uma tenso mdia nula aplicada ao primrio). A figura 2.10 mostra algumas formas de onda do conversor.V1

1Ic1T1/D2D1

+E

2-E

i

D1/D2 T2/D1 D1/D2

Vce1

2E E

io

Io

Figura 2.10 Formas de onda do conversor push-pull.Conversor em meia-ponte Uma alterao no circuito que permite contornar ambos inconvenientes do conversor push-pull leva ao conversor com topologia em meia ponte, mostrado na figura 2.11. Neste caso cria-se um ponto mdio na alimentao, por meio de um divisor capacitivo, o que faz com que os transistores tenham que suportar 50% da tenso do caso anterior, embora a corrente seja o dobro. O uso de um capacitor de desacoplamento garante uma tenso mdia nula no primrio do transformador. Este capacitor deve ser escolhido de modo a evitar ressonncia com o indutor de sada e, ainda, para que sobre ele no recaia uma tenso maior que alguns porcento da tenso de alimentao (durante a conduo de cada transistor). 2.6

http://www.dsce.fee.unicamp.br/~antenor

2-6

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

E/2 E

.E/2

T1

.2.7

T2

. . . .

. . ..

.

L

.Co

+ Vo

.

Figura 2.11 Conversor em meia-ponteConversor em ponte completa Pode-se obter o mesmo desempenho do conversor em meia ponte, sem o problema da maior corrente pelo transistor, com o conversor em ponte completa. O preo o uso de 4 transistores, como mostrado na figura 2.12.

T1

. . . . . . .

T2

. . . . .

E

. . ..

.

L

. .

+ Vo

Co

T3

T4

Figura 2.28 Conversor em ponte completa.

http://www.dsce.fee.unicamp.br/~antenor

2-7

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

2.8

Exerccios

1. Para o conversor forward, com 3 enrolamentos, N1=100, N3=40 (enrolamento de desmagnetizao), Tenso de entrada E=20V. N2 (nmero de espiras do enrolamento de sada) no conhecido. Suponha conduo contnua no indutor de sada a) Desenhe a forma de onda em N3, para a situao de mximo ciclo de trabalho, indicando valores na escala vertical. b) Determine o mximo ciclo de trabalho. c) Determine a mnima tenso de bloqueio que o transistor deve suportar. d) Qual o nmero de espiras do enrolamento N2 caso se deseje uma tenso de sada de 12V para um ciclo de trabalho de 50%? 2. Simule o circuito abaixo com uma freqncia de chaveamento de 25kHz, largura de pulso de 50%. A relao de espiras do elemento magntico de 1:10. Analise os valores das grandezas listadas abaixo e verifique se o resultado da simulao consistente com as expectativas tericas. Em caso de discrepncia, procure justificar as diferenas. a) Tenso de sada. b) Ondulao da tenso de sada. c) Tenso sobre o indutor L1. d) Ondulao da corrente em L1 e em L2 (considere apenas os intervalos em que h corrente no transistor e no diodo, respectivamente). e) Tenso Vce do transistor. f) Altere o acoplamento dos indutores para 0.95 e repita a simulao e as anlises anteriores, justificando as eventuais alteraes de resultados.

http://www.dsce.fee.unicamp.br/~antenor

2-8

Fontes Chaveadas Cap. 2

Topologias bsicas de conversores CC-CC com isolao

J. A. Pomilio

3. Calcule os seguintes parmetros: L5, L1, L2, C1, , para o conversor forward abaixo. Simule o circuito e verifique se os resultados so consistentes com a expectativa. Justifique eventuais discrepncias. O circuito opera no modo de conduo contnua. Tenso de sada de 12V Ripple da corrente de sada (em L5) igual a 4 A (pico a pico) Ripple da tenso de sada de 1%. Relao de espiras entre L1 e L3 N1=10.N3. L2 deve ser tal que garanta a desmagnetizao total do ncleo durante a conduo de D3. A freqncia de chaveamento de 20 kHz.

4. Utilizando o circuito do exerccio anterior, aumente a largura de pulso para 60% e refaa a simulao. Discuta as alteraes nos resultados.

http://www.dsce.fee.unicamp.br/~antenor

2-9

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

3. TCNICAS DE MODULAO EM FONTES CHAVEADASO objetivo deste captulo descrever os principais mtodos de comando dos conversores CC-CC, bem como identificar suas vantagens e limitaes. Via de regra, as fontes chaveadas operam a partir de uma fonte de tenso CC de valor fixo, enquanto na sada tem-se tambm uma tenso CC, mas de valor distinto (fixo ou no). As chaves semicondutoras esto ou no estado bloqueado ou em plena conduo. A tenso mdia de sada depende da relao entre o intervalo em que a chave permanece fechada e o perodo de chaveamento. Define-se ciclo de trabalho (largura de pulso ou razo cclica) como a relao entre o intervalo de conduo da chave e o perodo de chaveamento. Tomemos como exemplo a figura 3.1 na qual se mostra uma estrutura chamada abaixadora de tenso (ou buck). Para este circuito, o papel do indutor e do capacitor o de extrair o valor mdio da tenso no diodo (vo) e disponibilizar esta tenso com baixa ondulao na sada (Vo).T E D vo L C R Vo

vo E Vo tT

t

Figura 3.1 Conversor abaixador de tenso e forma de onda da tenso aplicada ao filtro de sada. 3.1 Modulao por Largura de Pulso - MLP (PWM Pulse Width Modulation)

Em MLP opera-se com freqncia constante, variando-se o tempo em que a chave permanece ligada. O sinal de comando obtido, de modo analgico, pela comparao de um sinal de controle (modulante) com uma onda peridica (portadora), por exemplo, uma onda "dente-deserra". A figura 3.2 ilustra estas formas de onda.vp vc vp

vs(t) vo Vs Vo tTvc

-

vo +

vs(t)

t T vc = vp

Figura 3.2 Modulao por Largura de Pulso.http://www.dsce.fee.unicamp.br/~antenor 3-1

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

A freqncia da portadora deve ser pelo menos 10 vezes maior do que a modulante, de modo que seja relativamente fcil filtrar o valor mdio do sinal modulado (MLP), recuperando uma tenso mdia que seja proporcional ao sinal de controle. Para tanto tambm necessrio que a onda portadora tenha uma variao linear com o tempo (onda triangular). Do ponto de vista do comportamento dinmico do sistema (que ser detalhadamente analisado em captulos posteriores), a MLP comporta-se como um elemento linear quando se analisa a resposta do sistema tomando por base os valores mdios da corrente e da tenso. 3.1.1 Espectro Harmnico de Sinal MLP A figura 3.3 mostra formas de onda relativas modulao MLP de um sinal de referncia que apresenta um nvel contnuo. A sada do comparador uma tenso com 2 nveis, na freqncia da onda triangular. Na figura 3.4 tem-se o espectro desta onda MLP, onde se observa a presena de uma componente contnua que reproduz o sinal modulante. As demais componentes aparecem nos mltiplos da freqncia da portadora sendo, em princpio, relativamente fceis de filtrar dada sua alta freqncia.10V

0V 10V

0V 0s

0.2ms

0.4ms

0.6ms

0.8ms

1.0ms

Figura 3.3 Modulao MLP de nvel CC.8.0V

6.0V

4.0V

2.0V

0V 0Hz

50KHz

100KHz

150KHz

200KHz

Figura 3.4 Espectro de sinal MLP.

http://www.dsce.fee.unicamp.br/~antenor

3-2

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

3.2

Modulao por limites de corrente - MLC (Histerese)

Neste caso, so estabelecidos os limites mximo e/ou mnimo da corrente, fazendo-se o chaveamento em funo de serem atingidos tais valores extremos. O valor instantneo da corrente, em regime, mantido sempre dentro dos limites estabelecidos e o conversor comportase como uma fonte de corrente. Tanto a freqncia como o ciclo de trabalho so variveis, dependendo dos parmetros do circuito e dos limites impostos. A figura 3.5 mostra as formas de onda para este tipo de controlador. MLC s possvel em malha fechada, pois necessrio medir instantaneamente a varivel de sada. Por esta razo, a relao entre o sinal de controle e a tenso mdia de sada direta. Este tipo de modulao usado, principalmente, em fontes com controle de corrente e que tenha um elemento de filtro indutivo na sada. um controle no-linear e que garante a resposta mais rpida a um transitrio de carga, de referncia ou de entrada. Conforme ilustra a figura 3.5, caso ocorra uma diminuio na tenso de entrada, automaticamente se d um ajuste no tempo de conduo do transistor de modo que no h qualquer alterao na corrente mdia de sada e, portanto, na tenso de sada.io

Mudana na tenso de entrada mudana na carga Imax Io Imin

t vo E

0 t

Figura 3.5 Formas de onda de corrente e da tenso instantnea na entrada do filtro de sada (ver figura 3.6). A obteno de um sinal MLC pode ser conseguida com o uso de um comparador com histerese, atuando a partir da realimentao do valor instantneo da corrente. Caso a varivel que se deseja controlar seja a tenso de sada, a referncia de corrente dada pelo erro desta tenso (atravs de um controlador tipo integral). A figura 3.6 ilustra este sistema de controle. A freqncia de comutao varivel e depende dos parmetros do circuito. Existem algumas tcnicas de estabilizao da freqncia, mas envolvem uma perda de preciso na corrente ou exigem um processamento digital. A necessidade de realimentao do valor instantneo da corrente torna o sistema sensvel presena dos rudos de comutao presentes na corrente ou mesmo associados interferncia eletromagntica. Normalmente preciso utilizar filtros na realimentao de corrente de modo a evitar comutaes indesejadas. Dado que a freqncia de comutao varivel, o dimensionamento do filtro de sada deve ser feito para as condies de pior caso, ou seja, para o conjunto de parmetros que leve menor freqncia de operao. Quando a freqncia for superior a este valor a ondulao da tenso de sada se reduzir.

http://www.dsce.fee.unicamp.br/~antenor

3-3

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

+ vo Vo

io

sensor corrente

Realimentao da tenso de sada

i* comparador com histerese

I

referncia de v* tenso

integrador

Figura 3.6 Controlador com histerese. Em princpio o controle por histerese poderia ser aplicado diretamente tenso de sada. No entanto isto poderia causar sobre-correntes excessivas em situaes transitrias. Por exemplo, partindo de condies iniciais nulas, o transistor somente seria desligado quando o capacitor de sada atingisse a tenso desejada. Isto demandaria um longo intervalo de tempo, ocasionando um crescimento excessivo da corrente pelo transistor. 3.3 Outras tcnicas no-lineares de modulao Outras formas de controle tm sido pesquisadas com o intuito de melhorar a resposta dinmica do sistema, aumentar a margem de estabilidade, rejeitar mais eficientemente perturbaes, etc. Estas novas tcnicas utilizam, via de regra, mtodos no-lineares e procuram aproveitar ao mximo as caractersticas tambm no-lineares dos conversores. 3.3.1 Controle One-cycle O controle one-cycle (Smedley, 1991 e Santi, 1993) permite o controle ciclo a ciclo da tenso de um conversor com sada CC, de modo que o sistema se torna praticamente imune a variaes na alimentao e na carga. Opera com freqncia constante e modulao da largura de pulso, mas o instante de comutao determinado por uma integrao da tenso que aplicada ao estgio de sada do conversor. A figura 3.7 mostra a estrutura bsica para um conversor abaixador de tenso. Uma vez que, em regime permanente, a tenso mdia numa indutncia nula, a tenso de sada, Vo, igual tenso mdia sobre o diodo. A tenso sobre o diodo, no entanto, variar entre praticamente zero (quando o componente conduz) e a tenso de alimentao. Seu valor mdio, a cada ciclo de chaveamento, deve ser igual a Vo. Tal valor mdio a cada ciclo que obtido pela integrao de tal tenso. O sinal integrado comparado com a referncia. Enquanto no atingi-la, a chave permanece ligada (tenso E aplicada sobre o diodo). Quando a tenso de referncia igualada, o capacitor do integrador descarregado e o comparador muda de estado, desligando o transistor, at o incio do ciclo seguinte, o qual determinado pelo clock. Observe que qualquer variao na referncia, na tenso de entrada ou na carga afeta o intervalo de tempo que o transistor permanece conduzindo, mas sempre de maneira a manter a tenso mdia sobre o diodo igual ao valor determinado pela referncia. As limitaes do mtodo referem-se a no idealidades do circuito. Por exemplo, a queda de tenso devido resistncia do indutor aparecer como um erro na tenso de sada, pois no

http://www.dsce.fee.unicamp.br/~antenor

3-4

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

pode ser compensada medindo-se a tenso instantnea no diodo. Para que a tenso de conduo do diodo seja devidamente considerada, o reset do integrador deve ser muito rpido e o integrador deve atuar mesmo durante o intervalo em que o transistor est desligado.clock + E vo Vo E vo

integrador vi Q S fc clock Q R comparador vi + v* referncia Ci Rf + v*

Figura 3.7 Controle one-cycle aplicado a conversor abaixador de tenso. 3.3.2 Controle de carga O controle de carga (Tang, 1992) muito semelhante ao controle one-cycle, sendo que o sinal integrado a corrente de entrada do conversor (corrente no transistor, neste caso). As formas de onda e o circuito so mostrados na figura 3.8. Por realizar uma medida da carga injetada no circuito num certo intervalo de tempo, este tipo de controle equivale a um controlador de corrente, apresentando alguma vantagens adicionais, tais como: uma grande imunidade a rudo (uma vez que o sinal de corrente integrado, e no tomado em seu valor instantneo); no necessita de uma rampa externa para realizar a comparao (que feita diretamente com a referncia); comportamento antecipativo em relao a variaes na tenso de entrada e na carga. A freqncia mantida constante pelo clock.clock

+ E vo Vo E vo

iiintegrador

vi Q Q S fc clockReferncia de corrente

i*

R

comparador

vi +i*

Ci Rf +Realimentao da tenso de sada

I

referncia de v* tenso de sada

integrador

Figura 3.8 Controle de carga aplicado a conversor abaixador de tenso.

http://www.dsce.fee.unicamp.br/~antenor

3-5

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

3.3.3 Modulao Delta O sinal de referncia comparado diretamente com a sada modulada (e no a filtrada). O sinal de erro integrado e a sada do integrador comparada com zero. A sada do comparador amostrada a uma dada freqncia, fc, e o sinal de sada do amostrador/segurador comanda a chave. A figura 3.9 mostra o sistema. O estado da chave em cada intervalo entre 2 amostragens determinado pelo sinal da integral do erro de tenso (no instante da amostragem). Deste modo os mnimos tempos de abertura e de fechamento so iguais ao perodo de amostragem. A robustez do controlador seu ponto forte. O problema que esta tcnica de controle intrinsecamente assncrona, dificultando o projeto dos filtros.clock + E vo Vo E v* vo

clock fc S&H comparador +

integrador vo I + v* referncia

Figura 3.9. Controlador Delta. 3.4 Modulao em freqncia - MF

Neste caso opera-se a partir de um pulso de largura fixa, cuja taxa de repetio varivel. A relao entre o sinal de controle e a tenso de sada , em geral, no-linear. Este tipo de modulao utilizado, principalmente em conversores ressonantes. A figura 3.10 mostra um pulso de largura fixa modulado em freqncia. Um pulso modulado em freqncia pode ser obtido, por exemplo, pelo uso de um monoestvel acionado por meio de um VCO, cuja freqncia seja determinada pelo sinal de controle. E vo Vo

0 t1 t2 t3

Figura 3.10 Pulso de largura modulado em freqncia.

http://www.dsce.fee.unicamp.br/~antenor

3-6

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

3.5

Modulao MLP com freqncia de portadora varivel

Uma alternativa que apresenta como vantagem o espalhamento do espectro o uso de uma freqncia de chaveamento no fixa, mas que varie, dentro de limites aceitveis, de uma forma, idealmente, aleatria. Isto faz com que as componentes de alta freqncia do espectro no estejam concentradas, mas apaream em torno da freqncia base, como se observa na figura 3.11. Note-se que o nvel contnuo no sofre alterao, uma vez que ele independe da freqncia de chaveamento.8.0V

6.0V

4.0V

2.0V

0V 0Hz 50KHz 100KHz 150KHz 200KHz

Figura 3.11. Espectro de sinal MLP com portadora de freqncia varivel. 3.6 Referncias

K. M. Smedley and S. Cuk: One-Cycle Control of Switching Converters. Proc. of PESC 91, pp. 888-896. E. Santi and S. Cuk: Modeling of One-Cycle Controlled Switching Converters. Proc. of INTELEC 92, Washington, D.C., USA, Oct. 1993. W. Tang and F. C. Lee: Charge Control: Modeling, Analysis and Design. Proc. of VPEC Seminar, 1992, Blacksbourg, USA.

http://www.dsce.fee.unicamp.br/~antenor

3-7

Fontes Chaveadas - Cap. 3

Tcnicas de Modulao em Fontes Chaveadas

J. A. Pomilio

3.7

Exerccios

1. Simule o circuito abaixo que se refere aplicao de um sinal MLP a um filtro LC e carga resistiva. Observe o comportamento da corrente no indutor e da tenso de sada no transitrio de partida (condies iniciais nulas) e quando ocorre a alterao na carga. A tenso de alimentao do operacional de +/- 15V. A onda portadora de 1 kHz, variando entre 0 e 5V.

2. Faa a simulao do circuito abaixo que realiza modulao por limites de corrente (histerese). Verifique o comportamento da corrente no indutor e da tenso de sada no transitrio inicial (condies iniciais nulas) e quando ocorre a alterao na carga. Compare e comente as diferenas com os resultados MLP.

3. Analise comparativamente os espectros da tenso na sada do bloco limitador e da corrente no indutor.

http://www.dsce.fee.unicamp.br/~antenor

3-8

Fontes Chaveadas - Cap. 4

CONVERSORES RESSONANTES

J. A. Pomilio

4. CONVERSORES RESSONANTESNas topologias em que as chaves semicondutoras comutam a corrente total da carga a cada ciclo, elas ficam sujeitas a picos de potncia que colaboram para o "stress" do componente, reduzindo sua vida til. Alm disso, elevados valores de di/dt e dv/dt so potenciais causadores de interferncia eletromagntica (IEM). Quando se aumenta a freqncia de chaveamento, buscando reduzir o tamanho dos elementos de filtragem e dos transformadores, as perdas de comutao se tornam mais significativas sendo, em ltima anlise, as responsveis pela freqncia mxima de operao dos conversores. Por outro lado, caso a mudana de estado das chaves ocorra quando tenso e/ou corrente por elas for nula, o chaveamento se faz sem dissipao de potncia. Analisaremos a seguir algumas topologias bsicas que possibilitam tal comutao nodissipativa. A carga vista pelo conversor formada por um circuito ressonante e uma fonte (de tenso ou de corrente). O dimensionamento adequado do par L/C faz com que a corrente e/ou a tenso se invertam, permitindo o chaveamento dos interruptores em situao de corrente e/ou tenso nulas, eliminando as perdas de comutao. 4.1 Conversor ressonante com carga em srie (SLR) A topologia bsica deste conversor mostrada na figura 4.1.Io i E/2 B E/2 S2 S1 D1 A D2L

+ vc B' Lr Cr B Co Ro

+ Vo

Figura 4.1. Conversor ressonante com carga em srie Lr e Cr formam o circuito ressonante. A corrente iL retificada e alimenta a carga, a qual conecta-se em srie com o circuito ressonante. Co usualmente grande o suficiente para se poder considerar Vo sem ondulao. As perdas resistivas no circuito podem ser desprezadas, simplificando a anlise. Vo se reflete na entrada do retificador entre B e B', de modo que: vBB = Vo se iL>0 vBB = -Vo se iL0, conduz S1 ou D2. Quando S1 conduz, tem-se: vAB = E/2 vAB' = (E/2-Vo) Se D2 conduzir:http://www.dsce.fee.unicamp.br/~antenor

(4.1)

(4.2)

4-1

Fontes Chaveadas - Cap. 4

CONVERSORES RESSONANTES

J. A. Pomilio

vAB = -E/2 vAB' = -(E/2+Vo) Quando iL> C 2 (10.5)

fp2 =

(10.6)

http://www.dsca.fee.unicamp.br/~antenor

10-2

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

c) Tipo 3 Este circuito, mostrado na figura 10.4, apresenta 2 zeros e 3 plos (sendo um deles na origem). Isto cria uma regio em que o ganho aumenta (o que pode melhorar a resposta dinmica) , havendo ainda um avano de fase.AV1 = AV2 = R2 R1 R 2 (R 1 + R 3) R 2 R1 R 3 R3 se R 1 >> R 3

(10.7)

(10.8) R2 C2 + vc C1

C3

R3

ve

R1

Tenso de erro ve=-(Vr-vo)

Figura 10.4 Compensador Tipo 3.f1 = f2 = f3 = f4 = 1 2 R 2 C1 1 1 2 C 3 (R 1 + R 3 ) 2 C 3 R 1 1 2 C3 R 3 C1 + C 2 1 2 C1 C 2 R 2 2 C 2 R 2 se C1 >> C 2

(10.9)

(10.10)

(10.11)

(10.12)

Para um melhor desempenho deste controlador, em malha fechada, a freqncia de corte deve ocorrer entre f2 e f3.100 Fase (graus)

-100

Ganho (dB) -20 dB/dec +20 dB/dec -20 dB/dec

AV2

AV1 1.0mHz 100mHz f1 f2 10Hz 1.0kHz f3 f4 100kHz 1.0MHz

Figura 10.5 Diagramas de Bode do compensador Tipo 3.

http://www.dsca.fee.unicamp.br/~antenor

10-3

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

d) O fator k O fator k uma ferramenta matemtica para definir a forma e a caracterstica da funo de transferncia. Independente do tipo de controlador escolhido, o fator k uma medida da reduo do ganho em baixas freqncias e do aumento de ganho em altas freqncias, o que se faz controlando a alocao dos plos e zeros do controlador, em relao freqncia de cruzamento do sistema (fc). Para um circuito do tipo 1, k vale sempre 1. Para o tipo 2, o zero colocado um fator k abaixo de fc, enquanto o plo fica um fator k acima de fc. No tipo 3, um zero duplo est alocado um fator k abaixo de fc, e o plo (duplo), k acima de fc. Sendo fc a mdia geomtrica entre as alocaes dos zeros e plos, o pico do avano de fase ocorrer na freqncia de corte, o que melhora a margem de fase. Seja o avano de fase desejado. Para um circuito do tipo 2, o fator k dado por: k = tg + 2 4

(10.13)

Para um circuito tipo 3, tem-se: k = tg + 4 4 2

(10.14)

A figura 10.6 mostra o avano de fase em funo do fator k.200

Avano de fase (graus)

Tipo 3150

100

Tipo 250

0 1 10 100 1000 1 10

4

Fator k

Figura 10.6 Avano de fase para diferentes compensadores.10.1.2 Sntese de compensador Passo 1: Diagrama de Bode do conversor: vo(s)/vc(s)

Passo 2: Escolha da freqncia de corte (em malha fechada) desejada. Quanto maior esta freqncia, melhor a resposta dinmica do sistema. No entanto, para evitar os efeitos do chaveamento sobre o sinal de controle, tal freqncia deve ser inferior a 1/5 da freqncia de operao da fonte. Passo 3: Escolha da margem de fase desejada. Entre 30 e 90. 60 um bom compromisso

http://www.dsca.fee.unicamp.br/~antenor

10-4

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

Passo 4: Determinao do ganho do compensador. Conhecida a freqncia de corte e o ganho do sistema (em malha aberta), o ganho do controlador deve ser tal que leve, nesta freqncia, a um ganho unitrio em malha fechada. Passo 5: Clculo do avano de fase requerido. = M - P - 90 M: margem de fase desejada, P: defasagem provocada pelo sistema Passo 6: Escolha do tipo de compensador. Passo 7: Clculo do fator k. O fator k pode ser obtido das equaes j indicadas ou das curvas decorrentes. A alocao dos zeros e plos determinar os componentes, de acordo com as equaes mostradas a seguir. O plo na origem causa uma variao inicial no ganho de -20dB/dec. A freqncia na qual esta linha cruza (ou deveria cruzar) o ganho unitrio definida como a "freqncia de ganho unitrio" - UGF. G o ganho necessrio dar ao compensador para que se obtenha a freqncia de corte desejada. A freqncia de ganho unitrio corresponde, quando o sistema operar em malha fechada, freqncia de corte.

Tipo 1:

UGF =Tipo 2:UGF =

1 2 C f R i G

(10.15)

1 2 R 1 ( C 1 + C 2 )

(10.16)

C2 =

1 2 f G k R1

(10.17) (10.18) (10.19)

C 1 = C 2 ( k 2 1) R2 = k 2 f C1

Tipo 3:UGF = 1 2 R 1 (C1 + C 2 )

(10.20)

C2 =

1 2 f G R1

(10.21)

http://www.dsca.fee.unicamp.br/~antenor

10-5

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

C 1 = C 2 ( k 1) R2 = k 2 f C1

(10.22) (10.23)

R3 =

R1 k 1

(10.24)

C3 =10.2

1 2 f R3 k

(10.25)

Exemplo 1 Considere um conversor em meia ponte, operando a 20kHz, cuja funo de transferncia apresenta os diagramas de Bode (vo(s)/vc(s)) mostrados na figura 10.7. Determinar um compensador para que se tenha uma margem de fase de 60.

Figura 10.7 Diagramas de Bode de conversor meia-ponte (tipo abaixador de tenso). Vi=20V, Rse=0,12, Ro=4, Vs=5V, L=250uH, C=100uF.Soluo: A freqncia de corte em malha fechada ser de 4kHz. Nesta freqncia, o sistema apresenta uma atenuao de 12dB. Assim, o compensador deve ter um ganho de 12dB (4 vezes). Ainda em 4kHz, a defasagem provocada pelo sistema de 155. O avano de fase necessrio : Avano = 60 - (-155) - 90 = 125 Isto significa que devemos usar um controlador do tipo 3. Usando as curvas mostradas anteriormente, determinamos um fator k = 16. Os componentes so agora calculados, arbitrando um valor para R1 de 10k. C2 = 1nF C1 = 15nF R2 = 10,6k R3 = 667 C3 = 15nF O zero duplo estar alocado em 1kHz, enquanto o plo duplo estar em 16kHz.

http://www.dsca.fee.unicamp.br/~antenor

10-6

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

O diagrama de Bode do compensador est mostrado na figura 10.8.50d 40 Ganho (dB) 30 0d

20

-50d 10 Fase (graus) -100d 0 10Hz

100Hz

1.0KHz

10KHz

100KHz

Figura 10.8 Diagrama de Bode do compensador tipo 3. A figura 10.9 mostra a resposta em freqncia, em malha aberta, sendo possvel verificar que o sistema apresenta os resultados esperados, quais seja, uma freqncia de ganho unitrio de 4 kHz com uma margem de fase de 60. A figura 10.10 mostra a resposta no tempo a um degrau de referncia utilizando o modelo do conversor e uma simulao do circuito completo. Note-se a excelente concordncia entre ambos os resultados. O pequeno desvio devido ao atraso relacionado a um ciclo de chaveamento, sendo menor que 30s (freqncia de chaveamento de 33 kHz).

Figura 10.9 Resposta do sistema com compensador, em malha aberta.

http://www.dsca.fee.unicamp.br/~antenor

10-7

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

Figura 10.10 Resposta no tempo a um degrau de referncia: modelo linearizado e resposta do circuito com chaveamento.10.3 Exemplo 2 Consideremos um conversor elevador de tenso, operando no modo de conduo contnua. Como j foi visto no captulo anterior, neste caso tem-se um sistema que apresenta um zero no semi-plano direito, sendo de difcil controle. A frequncia de corte escolhida de 400 Hz, quando a fase de 219. Para obter uma margem de fase de 30, o avano de fase necessrio de 159, devendo-se usar um compensador tipo 3. O fator k vale 118, e os componentes do compensador esto mostrados na figura 10.15. O indutor do conversor de 10 mH, o capacitor de 100 uF e a carga de 100 ohms. A tenso de entrada de 100 V e a de sada de 200 V, com uma largura de pulso de 0,5. A onda triangular tem amplitude de 10V. A figura 10.11 mostra a resposta do sistema sem o compensador, assim como a resposta em freqncia do compensador, obtida a partir do circuito cujos parmetros esto mostrados na figura 10.12. A figura 10.13 mostra a resposta do sistema completo, em malha aberta, sendo possvel verificar que so atendidas as especificaes de projeto. No entanto, a resposta do sistema no ser ditada por este resultado, uma vez que h situaes muito mais crticas na faixa de baixa freqncia, na qual o ganho resultante inferior a 0 dB. Ou seja, o sistema s ter capacidade de resposta numa faixa de freqncia abaixo de 1 Hz. Na figura 10.14 tem-se a resposta no tempo a uma mudana de 2,5% na referncia, podendo-se notar a variao da sada inicialmente no sentido oposto ao desejado (sistema de fase no mnima) e o comportamento estvel mas subamortecido e o longo tempo de estabilizao, devido ao baixo ganho em baixas freqncias.

http://www.dsca.fee.unicamp.br/~antenor

10-8

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

100

100

0

Ganho (dB)50

Fase (graus)

Ganho (dB)-1000

Fase (graus)-50

-200

-100100mHz

100mHz

1.0Hz

10Hz

100Hz

1.0KHz

10kHz

1.0Hz

10Hz

100Hz

1.0KHz

10kHz

100KHz

100KHz

Figura 10.11 Resposta em freqncia de conversor boost operando no modo contnuo, e do compensador do Tipo 3 projetado. Ou seja, o mtodo de projeto realiza exatamente o que se prope, isto , ajustar a freqncia de corte e a margem de fase. Funciona muito bem com circuitos que no apresentam problema de fase no mnima. Em sistemas com zero no RHP, embora a estabilidade esteja assegurada, o resultado global pode no ser adequado.1-s*100U*4 10 o s*s*1u+s*100u+4 1511 R2 R3 C3 e E1+ -

C1 2.86u C2 24.2n 0

855 43n R1 100k

c

V3+ -

0

Figura 10.12 Diagrama do conversor boost simulado, incluindo o compensador.100

Ganho (dB)0

-100

-200

-300

-400 100mHz

1.0Hz

10Hz

100Hz

Figura 10.13 Resposta em freqncia, em malha aberta, com o compensador.http://www.dsca.fee.unicamp.br/~antenor 10-9

+ -

Compensador tipo 3

Referncia

Fase (graus)

1.0KHz

10kHz

100KHz

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

210.0V

200.0V

10.0ms 240V 220V

20.0ms

30.0ms

40.0ms

50.0ms

60.0ms

200V

0s

100ms

300ms

500ms

Figura 10.14 Resposta no tempo a uma variao em degrau na referncia.10.4 Referncias Bibliogrficas

H. D. Venable: "The k-factor: A New Mathematical Tool for Stability Analysis and Synthesis" Proc. of Powercon 10, March 22-24, 1983, San Diego, USA.

http://www.dsca.fee.unicamp.br/~antenor

10-10

Fontes Chaveadas - Cap. 10

Projeto de Sistemas de ControleLinear para Fontes Chaveadas

J. A. Pomilio

10.5

Exerccios

1) Considere um conversor abaixador de tenso com as seguintes caractersticas: Vi=300V, Vo=100V, Po=1kW, L=500uH, C=100uF, Rse=1, Vs=10V, freqncia de chaveamento de 20 kHz, rendimento 100%. Determine a resposta em freqncia deste conversor. Determine um compensador para o controle da tenso de sada de modo a obter uma freqncia de corte de 2 kHz e uma margem de fase de 70. Verifique a resposta no tempo a uma variao de 10% da referncia, utilizando o modelo dinmico. Simule o circuito real e verifique sua resposta no tempo, comparando com a resposta do modelo linearizado.

http://www.dsca.fee.unicamp.br/~antenor

10-11

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

11. CIRCUITOS INTEGRADOS DEDICADOS AO ACIONAMENTO E CONTROLE DE FONTES CHAVEADASNos ltimos 20 anos, uma variedade de circuitos integrados dedicados ao controle de fontes chaveadas foi desenvolvida. Os controladores que operam no modo tenso (controlando o valor mdio da tenso de sada) ainda dominam o mercado, embora diversos permitam operao no modo corrente (controlando a corrente sobre o elemento indutivo do circuito). O mtodo de controle mais utilizado o de Modulao por Largura de Pulso, embora existam circuitos que operam com Modulao em Freqncia. Alguns CIs possuem apenas 1 sada, enquanto outros fornecem 2 sadas deslocadas de 180 eltricos entre si. Alm disso, a maioria possui um amplificador de erro e uma referncia interna, permitindo a implementao da malha de controle. A tabela 11.I indica algumas caractersticas de diferentes circuitos. TABELA 11.I Classificao e exemplos de circuitos integrados para fontes chaveadas Modo Tenso Modo Tenso com Latch Modo Corrente

Osc.

S R I

Tcnica de controle (esquemtico)

Osc. vc

MLP

Osc. vc MLP

S Q R

Ref.

Sada nica Sada dupla Caracterstica

MC34060 TL494/594 Baixo custo

MPC1600 UC1842 SG3525/26/27 UC1846 Limite digital de Especial para Flycorrente. back. Boa imunidade a Inerente rudo compensao da tenso de entrada

Formas de onda

As caractersticas especficas de cada CI variam em funo da aplicao, do grau de desempenho esperado, das protees implementadas, etc. Em linhas gerais pode-se dizer que os atuais CIs possuem as seguintes caractersticas: oscilador programvel (freqncia fixa at 500kHz) sinal MLP linear, com ciclo de trabalho de 0 a 100% amplificador de erro integrado referncia de tenso integrada tempo morto ajustvelhttp://www.dsce.fee.unicamp.br/~antenor 11-1

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

11.1

inibio por subtenso elevada corrente de sada no acionador (100 a 200mA) opo por sada simples ou dupla "soft start" limitao digital de corrente capacidade de sincronizao com outros osciladores Tcnicas de isolao de sistemas com reguladores chaveados

A implementao de uma fonte de tenso desacoplada da rede deve prever a capacidade de oferecer na sada uma tenso com boa regulao. Uma outra caracterstica deve ser a isolao entre entrada e sada, de modo a proteger o usurio de choques devido fuga de corrente e ao elevado potencial da entrada. A figura 11.1 indica 2 possibilidades de implementao de fontes de alimentao isoladas, podendo-se notar os diferentes "terras".T1 Vi (ac) Retificador de entrada e filtros Elementos de Chaveamento Retificador e Filtro de Sada T2 Amplif. de erro e Controlador MLP Vo

T1 Vi (ac) Retificador de entrada e filtros Elementos de Chaveamento Retificador e Filtro de Sada Vo Ampl. erro

Ref Controlador MLP Isolador tico

Figura 11.1 Algumas alternativas para isolao do circuito de controle e acionamento Na primeira figura, o circuito de controle est no mesmo potencial da sada, ficando a isolao por conta dos transformadores T1 (de potncia) e T2 (de acionamento). J na figura (b) o circuito de controle est no potencial da entrada e a isolao feita pelo transformador T1 (potncia) e por um isolador tico, o qual realimenta o sinal de erro da sada.

http://www.dsce.fee.unicamp.br/~antenor

11-2

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

11.2

TL494 A figura 11.2 mostra o diagrama interno do CI TL494.Modo de controle da sada 6 5 R C 13 Vcc

.

4

. .

Oscilador FF Comparador com tempo morto CK Q Q

. .Referncia Vcc Vref

Q1

. .

0,12V 0,7mA

+ 0,7V

+ 1 -

. .3

+ MLP + 2-

.GND

Q2

Amplif. de erro

12

7 1 2 15 16 14

5V

Figura 11.2 Diagrama interno do CI TL494 O TL494 possui 2 sadas, com deslocamento de 180 eltricos, de modo a ser possvel o acionamento de uma topologia tipo push-pull. Caso ambas sadas sejam conectadas em paralelo, tem-se um acionamento para um conversor de uma nica chave. A onda dente de serra utilizada para gerar o sinal MLP vem de um oscilador interno cuja freqncia determinada por um par RC conectado externamente. O sinal MLP obtido pela comparao da tenso sobre o capacitor (dente de serra) com o sinal proveniente de um dos sinais de controle. A cada subida do sinal MLP altera-se o estado do flip-flop, de modo a selecionar uma das sadas a cada perodo do oscilador. Uma operao lgica entre o sinal MLP e as sadas do FF, enviada s sadas. Alm disso, um sinal de controle de modo de sada (pino 13) faz com que, quando em nvel alto, as sadas sejam adequadas a um conversor push-pull. Quando em nvel baixo, ambas as sadas variam simultaneamente, uma vez que os sinais do FF ficam inibidos. O sinal MLP depende ainda de um comparador que determina o tempo morto, ou seja, uma largura de pulso mxima em cada perodo, o que garante um intervalo de tempo em que ambas as sadas esto desligadas. Em uma topologia push-pull ou em ponte isto impede a conduo simultnea de ambas as chaves, o que colocaria em curto-circuito a fonte. Uma tenso interna de 120mV associada entrada de tempo morto garante um valor mnimo de cerca de 4%, limitando assim o ciclo de trabalho mximo a 96%. Um potencial mais elevado conectado a este pino (4), aumenta o tempo morto, numa faixa de variao de 0 a 3,3V (tempo morto de 100%). A regulao da tenso de sada usualmente feita por meio dos amplificadores de erro, com o sinal de realimentao disponvel no pino 3. Os 2 amplificadores de erro podem ser usados para fazer a realimentao de tenso e limitar a corrente pelo circuito. As sadas dos amplificadores esto conectadas de modo a que o sinal na entrada do comparador MLP (pino 3) seja determinado pelo amplificador que apresentar a tenso mais elevada, o que leva

http://www.dsce.fee.unicamp.br/~antenor

11-3

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

menor largura de pulso nas sadas. A tenso neste pino encontra-se entre 0,5 e 3,5V. dispe de uma fonte de referncia interna de 5V 11.3 UC1840

O CI

A famlia dos circuitos integrados UC1840 (Unitrode) foi desenvolvida especialmente para uso no lado da entrada em conversores fly-back ou forward. A figura 11.3 mostra o diagrama de blocos do circuito.11: Vin (sensor) Ger. Rampa 10: Rampa

Clock Rt/Ct : 9 Osc.

Drive Latch Compensao: 1 R Ent. inv: 17 Amp Ent. NI: 18 Start/sub-tenso: 2 200uA Histerese Fonte S Start latch Reset: 5 3V(int.) Comp. + S Reset Latch R Parada ext.: 4 Comp. + R S Erro Latch + Comp. R 40V Interna 3V (int.) + + Comp. 5V +Comp. + MLP + S Latch MLP

15: Vin (fonte)

14: Polarizao do driver 12: sada MLP

16: Ref. de 5V

13: GND 8: Partida suave ou limitador de largur

6: Limiar de limite de corrente

sobre-tenso: 3

Comp. +

+ Comp. 400mV

7: sensor de corrente

Figura 11.3 Diagrama de blocos interno do UC1840 O integrado oferece as seguintes caractersticas: . operao em freqncia fixa, ajustvel por um par RC externo . gerador de rampa com inclinao varivel de modo a manter um produto (Volt x segundo) constante, possibilitando regulao de tenso mesmo em malha aberta, minimizando ou at eliminando a necessidade de controle por realimentao . auto-inicializao de funcionamento . referncia de tenso interna, com proteo de sobre-tenso . proteo contra sobre e subtenso, incluindo desligamento e religamento programvel . acionador de sada nico, para alta corrente, otimizado para rpido desligamento da chave de potncia Um circuito tpico de aplicao mostrado na figura 11.4.

http://www.dsce.fee.unicamp.br/~antenor

11-4

Fontes Chaveadas - Cap. 11Entrada cc

Circuitos Integrados Dedicados

J. A. Pomilio

Rr Entrada ca Vref R4 Rt Vref 9 Osc. Ct R1 Rf Cf 1 17 14 R5 Vref 18 2 sub-tenso 6 sobre-tenso 3 Limite corrente 4 Remoto Reset 5 Partida Suave 13 8 7 Ampl. Erro PWM 12 Vref R6 R2 Drive Rb +Vin Cr 16 +Vin 15 11 Ger. Rampa 10

Rin N1

N3

Cin

N4

N2

N5

Cd

Rd R8

R3 Stop

R7 Rs Rcs

UC1804

Cs

Rdc

Figura 11.4 UC1840 acionando conversor fly-back. No incio da operao, e antes que a tenso no pino 2 atinja 3V, o comparador de partida/subtenso (UV) puxa uma corrente de 200uA, causando uma queda de tenso adicional em R1. Ao mesmo tempo o transistor de sada est inibido, fazendo com que a nica corrente por Rin seja devido ao "start-up". O transistor de partida lenta est conduzindo, mantendo o capacitor Cs descarregado. Enquanto a tenso de controle permanecer abaixo do limite de partida (determinado pelos resistores R4 e R5), o latch de partida no monitora subtenso. Atingido o limite, o comparador de partida/UV elimina os 200uA, setando o FF de partida para monitorar a subtenso. Alm disso, ativa o transistor de sada para alimentar a chave de potncia, desliga o transistor de partida lenta, permitindo a carga de Cs (via Rs) e o aumento gradativo da largura de pulso. O pino 8 pode ser usado tanto para partida lenta quanto para limitar o mximo ciclo de trabalho, bem como uma entrada de inibio do sinal MLP. A largura de pulso pode variar de 0 a 90%, podendo o valor mximo ser limitado por um divisor de tenso colocado no pino 8 (Rdc). Quando se deseja uma rampa constante, Rr deve ser conectado referncia interna de 5V. Quando se quiser uma operao com o produto (Volt x segundo) fixo, Rr deve ser ligado linha de alimentao CC. A inclinao da rampa ser dada por:dv V ( linha ) = dt R R C R

(11.1)

http://www.dsce.fee.unicamp.br/~antenor

11-5

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

Seu valor mximo de 4,2V e o mnimo de 0,7V. A freqncia determinada por RT (entre 1k e 100k) e CT (entre 300pF e 100nF). A parte MLP do integrado formada pelo oscilador, pelo gerador de rampa, pelo amplificador de erro, pelo comparador MLP, pelo FF de latch e pelo transistor de sada. O amplificador de erro um operacional convencional, com uma tenso de modo comum entre 1 e (Vin-2)V. Assim, qualquer das entradas pode ser conectada referncia de 5V. A outra entrada deve monitorar a tenso de sada (ou a de entrada). O comparador MLP possui entradas para o gerador de rampa, o amplificador de erro, o circuito de partida lenta e o limitador de corrente. sada deste comparador tem-se um pulso que se inicia ao final do pulso de clock do oscilador e termina quando a rampa cruza o menor dos trs sinais de entrada citados. A durao do sinal do oscilador determina a mxima durao possvel para o pulso MLP. O FF assegura a existncia de apenas 1 pulso por perodo. O transistor de sada capaz de fornecer 200mA, podendo acionar diretamente transistores MOSFET ou bipolares. Circuitos auxiliares para permitir deteco de sobre-tenso, parada e acionamento comandados externamente tambm esto presentes. Limitao de corrente e desligamento em caso de sobre-corrente so implementados com comparadores de diferentes limiares. Na ocorrncia de uma sobrecarga, estes comparadores estreitam o sinal MLP, ao mesmo tempo em que ligam