51
1 PGMicro MIC46 Projeto de Circuitos Integrados Analógicos MOS = Dispositivos MOS = Prof. Dr. Hamilton Klimach [email protected] UFRGS Escola de Engenharia Departamento de Eng. Elétrica H. Klimach Circuitos Analógicos MOS 2 Sumário Dispositivos em tecnologia MOS MOSFET Resistor Capacitor Indutor Efeitos parasitas Acoplamentos Elétrico e Magnético BJT parasita vertical BJT parasita lateral Latchup ESD

Apresentação do PowerPoint - chasqueweb.ufrgs.brhklimach/MIC46/MIC46_DispMOS.pdf · Lineares: resistores, capacitores, indutores Não-lineares: diodo, varicap, termistor, e outros

Embed Size (px)

Citation preview

1

PGMicro – MIC46 Projeto de Circuitos Integrados Analógicos MOS

= Dispositivos MOS =

Prof. Dr. Hamilton Klimach [email protected] UFRGS – Escola de Engenharia

Departamento de Eng. Elétrica

H. Klimach Circuitos Analógicos MOS 2

Sumário

Dispositivos em tecnologia MOS MOSFET

Resistor

Capacitor

Indutor

Efeitos parasitas Acoplamentos Elétrico e Magnético

BJT parasita vertical

BJT parasita lateral

Latchup

ESD

2

H. Klimach Circuitos Analógicos MOS 3

Implementação de um CI

Na eletrônica, dispositivos,

circuitos e processos

compõem uma tríade

indissociável.

Um Circuito Integrado é

composto de dispositivos

que formam um circuito, o

qual é fabricado em um

processo, e seu desempenho

resulta da correta associação

destes 3 aspectos.

H. Klimach Circuitos Analógicos MOS 4

Dispositivo

É o elemento funcional mínimo que estabelece uma determinada relação entre tensões e correntes (VxI)

Tem dois ou mais terminais elétricos

Pode ou não ser linear

Pode ou não depender do tempo (ou frequência)

Exemplos: Transistores

Resistores

Capacitores

Indutores

Diodos

3

H. Klimach Circuitos Analógicos MOS 5

Dispositivo

ATIVOS

(amplificação)

PASSIVOS

(relação IxV)

Transistor de

Junção Bipolar

BJT

Transistor de

Efeito de Campo

FET

NPN

PNP

de Junção

JFET

de Porta Isolada

MOSFET

Canal N

Canal P

Lineares

Não-Lineares

Não-reativo: R

Reativos: L, C

Diodos

Termistores

Varistores

...

DISPOSITIVOS

ELETRÔNICOS

ELEMENTARES

Retificador

Zener

LED

Fotodiodo PIN

Diodo Tunel

Varicap ...

6

Processo de Fabricação

Este processo é executado por uma indústria

especializada (foundry), que implementa inúmeras

réplicas do layout sobre uma das faces do wafer

4

7

Processo de Fabricação

Diversas atividades são executadas pela foundry

para garantir que os circuitos fabricados

correspondem exatamente ao que foi definido pelo

projeto

8

Técnica Planar

A fabricação é feita através da implementação de

sucessivas camadas sobrepostas de isolante,

condutor e semicondutor dopado

5

9

Técnica Planar

As áreas onde cada camada é mantida, removida ou

alterada definem partes da geometria de cada

dispositivo ou conexão do circuito

10

Dispositivos em Técnica Planar

O empilhamento das camadas em áreas definidas constrói as

regiões necessárias para a implementação de cada

dispositivo passivo (lineares: R, L ou C; não-lineares:

diodos) ou ativo (transistores bipolares ou mosfets)

6

11

Dispositivos em CMOS

As tecnologias CMOS atuais dispõem de duplo

poço e diversas camadas de metal para conexões e

roteamentos complexos

12

Dispositivos em CMOS

7

13

Dispositivos em CMOS

Níveis de metal, vias e contatos

14

Fotolitografia

As áreas onde cada etapa do processo atuará

sobre uma determinada camada são definidas

através de um processo fotolitográfico

Máscaras (fotolitos) são produzidos a partir

do layout, correspondendo a cada etapa do

processo de fabricação

Cada máscara, junto com uma resina foto-

sensível, protege ou expõe áreas do wafer,

que serão submetidas a uma etapa do

processo

8

15

Fotolitografia

16

Etapas de Fabricação

Crescimento epitaxial (de Si monocristalino dopado)

Dopagem (do Si cristalino, policristalino ou amorfo)

Difusão térmica (gás + calor)

Implantação iônica (“canhão” de íons)

Oxidação (do Si)

Deposição (de óxido, Si, metal ou compostos)

Decapagem (etching – de camadas isolantes ou condutoras)

9

17

Em Reconhecimento

Robert Noyce, 1959, Fairchild: Invenção do

processo planar de fabricação de circuitos

integrados, utilizado até hoje!

H. Klimach Circuitos Analógicos MOS 18

Dispositivos Ativos

Responsáveis pela “amplificação” ou “ganho” de corrente, tensão ou potência de um “sinal”

Não são lineares (embora se possa aproximá-los, sob certas condições)

Exemplos: MOSFET (metal-oxide-semiconductor field-effect

transistor) TJB (transistor de junção bipolar) JFET (junction FET) Válvula termo-iônica Derivados e compostos

10

H. Klimach Circuitos Analógicos MOS 19

MOSFET - estrutura

apresenta 4 terminais, sendo apenas 3 funcionais (geralmente o substrato B é fixado em um potencial)

largura (W) e comprimento (L) definidos pelo projetista (geometria)

Gate isolado galvanicamente; implementado com poli-silício

H. Klimach Circuitos Analógicos MOS 20

MOSFET - CMOS

Tecnologia CMOS: Transistores NMOS e PMOS em um mesmo substrato dispositivos sobre o substrato apresentam o mesmo potencial de corpo

(bulk ou back-gate) dispositivos sobre poço podem ter diferentes potenciais de corpo em tecnologias de duplo-poço, NMOS e PMOS podem ter potenciais

de corpo diferenciados para cada dispositivo

11

H. Klimach Circuitos Analógicos MOS 21

MOSFET - símbolos

Símbolos NMOS

Símbolos PMOS

H. Klimach Circuitos Analógicos MOS 22

MOSFET - Bulk x SOI

SOI: silicon on insulator

12

H. Klimach Circuitos Analógicos MOS 23

MOSFET - SOI

Vantagens SOI:

Menores capacitâncias → maior fo (freq corte)

Menores correntes de fuga → menor consumo

Menor tensão de threshold → menor tensão de alimentação

Desvantagem SOI:

Wafer mais complicado de fabricar → maior custo

H. Klimach Circuitos Analógicos MOS 24

MOSFET - SOI

13

H. Klimach Circuitos Analógicos MOS 25

MOSFET – Wafer SOI

H. Klimach Circuitos Analógicos MOS 26

MOSFET – Wafer SOS?

Silicon On Saphire (alumina): 1970

• Peregrine

• HP

• RCA

• Baixo consumo

• Resistente à radiação

• Alta frequência

14

H. Klimach Circuitos Analógicos MOS 27

MOSFET - BiCMOS

H. Klimach Circuitos Analógicos MOS 28

Graus de liberdade do projetista:

Geometria do transistor (W e L)

Polarização (bias) do transistor

MOSFET – espaço de projeto

15

H. Klimach Circuitos Analógicos MOS 29

Outros “graus de liberdade” (limitados):

Processo de fabricação:

Dimensões mínimas (Lmin e Wmin → densidade de integração)

Etapas e dispositivos especiais (duplo-poço, sensores e emissores

ópticos, transistores em óxido espesso para alta tensão, etc)

Tensão de operação

Limite de frequência de operação

Transistores especiais:

duplo ou triplo gate

associações série-paralelo

Geometrias especiais (colméia, hexagonal, serpentina...)

MOSFET – espaço de projeto

H. Klimach Circuitos Analógicos MOS 30

Geometrias especiais:

Menor área e capacitâncias parasitas de D e S

MOSFET – outras geometrias

16

H. Klimach Circuitos Analógicos MOS 31

Traditional PowerMOS vs HexFET

HexFET: International Rectifier (IRF) patent

MOSFET – outras geometrias

H. Klimach Circuitos Analógicos MOS 32

Traditional PowerMOS vs HexFET

MOSFET – outras geometrias

17

H. Klimach Circuitos Analógicos MOS 33

Estabelecem uma relação entre tensão e

corrente, linear ou não, sem apresentar

“ganho”

Quando seu comportamento depende da

frequência, são chamados “reativos”

Lineares: resistores, capacitores, indutores

Não-lineares: diodo, varicap, termistor, e

outros

Obs: de fato os dispositivos “lineares” apresentam uma

parcela de comportamento não-linear, dependendo da

forma como são implementados ou polarizados

Dispositivos Passivos

H. Klimach Circuitos Analógicos MOS 34

Resistores - definição

Um resistor é formado por um condutor com certa

resistividade ρ (Ω-m) e determinadas dimensões

(área da secção A e comprimento L):

A

LR

18

H. Klimach Circuitos Analógicos MOS 35

Resistores - definição

No caso de uma folha condutiva, onde ρQ é a

resistividade por quadrado (Ω/□) tem-se:

Portanto, os dois resistores abaixo têm a mesma

resistência

W

L

W

L

tA

LR Q

H. Klimach Circuitos Analógicos MOS 36

Tecnologia MOS padrão:

de poli-silício (mais estáveis; baixa resistividade)

de difusão N ou P (média resistividade)

de poço (maior resistividade)

Tecnologia MOS mixed-signal:

poli-silício especial (alta resistividade e ótima estabilidade)

poli-silício com “capa” de siliceto de metal

Tecnologias especiais:

resistores de filme metálico

Resistores - implementação

19

H. Klimach Circuitos Analógicos MOS 37

Resistores - materiais

H. Klimach Circuitos Analógicos MOS 38

Resistores implementados em (a) difusão P,

(b) poli-silício e (c) poço N.

Resistores - estrutura

20

H. Klimach Circuitos Analógicos MOS 39

Resistores implementados em poço N, difusão N+ e

poli-silício.

Resistores - estrutura

H. Klimach Circuitos Analógicos MOS 40

Resistores de Difusão

21

H. Klimach Circuitos Analógicos MOS 41

Resistores de Poli-silício

H. Klimach Circuitos Analógicos MOS 42

Resistores de Poço

22

H. Klimach Circuitos Analógicos MOS 43

Resistores de Metal

H. Klimach Circuitos Analógicos MOS 44

Layout de resistores de precisão

Resistores - layout

23

H. Klimach Circuitos Analógicos MOS 45

Layout de resistores de precisão

Resistores - layout

H. Klimach Circuitos Analógicos MOS 46

Layout de resistor ajustável na máscara de contato

Resistores - ajustes

24

H. Klimach Circuitos Analógicos MOS 47

Resistor ajustável eletricamente por fusível

Resistores - ajustes

H. Klimach Circuitos Analógicos MOS 48

Implementação dos fusíveis

Resistores - ajustes

25

H. Klimach Circuitos Analógicos MOS 49

Resistores

H. Klimach Circuitos Analógicos MOS 50

Como a espessura de cada camada é constante, é

caracterizado por sua resistência por quadrado

(Ω/□)

Lembrar sempre:

dependência com a tensão dos resistores de silício

dependência térmica

capacitâncias parasitas (contra substrato, outras camadas

e capacitância lateral)

indutâncias parasitas (principalmente em RF)

correntes de “fuga” e acoplamentos (anel de guarda!)

Resistores - cuidados

26

H. Klimach Circuitos Analógicos MOS 51

Capacitores - definição

V

QC

d

AC

Capacitor de placas

planas paralelas:

dt

dvCi

H. Klimach Circuitos Analógicos MOS 52

Tecnologia MOS padrão:

poli-silício / óxido fino / canal invertido (capacitor MOS

em inversão forte; alto valor; não-linear)

poli-silício / óxido fino / difusão acumulada (capacitor

MOS em acumulação; alto valor; média-linearidade)

poli-silício / óxido / metal (baixo valor; quase-linear)

metal / óxido / metal (MOM: baixíssimo valor; linear)

Tecnologia MOS mixed-signal:

poli-silício / óxido fino / poli-silício (médio valor; quase-

linear)

metal / óxido fino / metal (MiM: médio valor; linear)

Capacitores - estrutura

27

H. Klimach Circuitos Analógicos MOS 53

Capacitores implementados em (a) poli-silício contra canal implantado, (b) poli-silício contra poli-silício e (c) capacitor MOS em acumulação.

Capacitores - estrutura

H. Klimach Circuitos Analógicos MOS 54

Capacitor MOS da acumulação à inversão forte.

Capacitor MOS

Acumulação Depl Inversão

28

H. Klimach Circuitos Analógicos MOS 55

Capacitor Poli-poli:

Capacitor poli-poli

Capacitor MoM

H. Klimach Circuitos Analógicos MOS 56

29

Capacitor MiM

Xfab 180nm – 6 metal; high-res poly; 3 well

Necessita etapas adicionais (custo)

H. Klimach Circuitos Analógicos MOS 57

H. Klimach Circuitos Analógicos MOS 58

O uso de uma das placas com dimensão superior a da outra reduz os efeitos de bordas, tornando o valor do capacitor mais preciso, pois somente variações de dimensão da placa superior (A-A’) afetam a capacitância

Capacitores - layout

30

H. Klimach Circuitos Analógicos MOS 59

Fazendo-se a placa menor de forma circular (ou próxima disso), reduz-se os efeitos da capacitância de borda, em relação à de superfície (reduz a relação perímetro/área)

Capacitores - layout

H. Klimach Circuitos Analógicos MOS 60

Layout de capacitores de precisão

Capacitores - layout

31

H. Klimach Circuitos Analógicos MOS 61

Layout de capacitores de precisão

Capacitores - layout

H. Klimach Circuitos Analógicos MOS 62

Layout de capacitores de precisão

Capacitores - layout

32

H. Klimach Circuitos Analógicos MOS 63

Como a espessura de cada camada é constante, é

caracterizado por sua capacitância por área (fF/μm2)

Lembrar sempre:

dependência com a tensão dos capacitores de silício

dependência térmica

capacitâncias parasitas (contra substrato e outras

camadas; capacitância lateral)

resistividade das camadas (crítico em alta frequência)

correntes de “fuga” (anel de guarda!)

perdas por efeito de borda

Capacitores - cuidados

H. Klimach Circuitos Analógicos MOS 64

Valores típicos para resistores e capacitores

em uma tecnologia de 0,8 μm.

Resistores e Capacitores

33

H. Klimach Circuitos Analógicos MOS 65

Indutores - definição

IL

dt

diLv

H. Klimach Circuitos Analógicos MOS 66

Tecnologia MOS padrão:

trilha em espiral utilizando 2 ou mais níveis de metal (perdas devido a acoplamento capacitivo e correntes induzidas no substrato)

pode-se fazer um layout vertical, passando de um nível ao outro através de vias

Tecnologia MOS para RF:

trilha em espiral utilizando 2 ou mais níveis de metal sobre região de alta resistividade (menores perdas por correntes induzidas)

Indutores - estrutura

34

H. Klimach Circuitos Analógicos MOS 67

Layout:

Indutores - layout

H. Klimach Circuitos Analógicos MOS 68

Perdas por efeito joule (a; resistência do condutor),

por fluxo disperso (b) e por correntes induzidas em

outro condutor (c; efeito eddy)

Indutores - perdas

35

H. Klimach Circuitos Analógicos MOS 69

O empilhamento de

vários indutores aumenta

a indutância efetiva pelo

acoplamento vertical

entre eles (mútua

indutância)

Indutores – acoplamento mútuo

H. Klimach Circuitos Analógicos MOS 70

Indutores

36

H. Klimach Circuitos Analógicos MOS 71

Indutores

H. Klimach Circuitos Analógicos MOS 72

O valor da indutância depende da geometria utilizada, o que faz com que seu cálculo seja complexo (geralmente usa-se geometrias padronizadas ou um simulador de campos eletro-magnéticos)

Lembrar sempre: acoplamento indutivo com outras partes do circuito: indução ou

captação de ruído (cross-talk) → realimentação indesejada

cantos “vivos” favorecem perdas: utilizar retas em 45º ou curvas (raras tecnologias oferecem)

capacitâncias parasitas (contra substrato e outras camadas)

resistividade do condutor (reduz o fator de qualidade - Q)

resistividade dos contatos ou vias

camadas superiores de metal são mais espessas (menos perdas joule) e mais afastadas do substrato (menos perdas eddy)

Indutores - cuidados

37

H. Klimach Circuitos Analógicos MOS 73

Sumário

Dispositivos em tecnologia MOS MOSFET

Resistor

Capacitor

Indutor

Efeitos parasitas Acoplamentos Elétrico e Magnético

BJT parasita vertical

BJT parasita lateral

Latchup

ESD

H. Klimach Circuitos Analógicos MOS 74

A implementação dos dispositivos ativos (transistores) e passivos (R-L-C, diodos, etc), também produz efeitos parasitas, que afetam o comportamento do circuito: acoplamentos elétrico e magnético indesejados

dispositivos semicondutores parasitas indesejados (diodos e transistores)

Estes efeitos devem ser estimados e modelados, para que se possa acrescê-los às simulações elétricas, de forma a se prever seu impacto no circuito que será fabricado

Alguns destes parasitas são estimados pela ferramenta de extração de parasitas

Efeitos Parasitas

38

H. Klimach Circuitos Analógicos MOS 75

Proporção entre a espessura e a

largura das trilhas de metal

Em alguns casos, a capacitância

de acoplamento lateral é superior

à entre as camadas (vertical)

Acoplamento Parasita

H. Klimach Circuitos Analógicos MOS 76

Acoplamento eletro-magnético entre duas camadas

condutivas, que podem representar resistores,

capacitores, indutores ou trilhas de conexão

Acoplamento Parasita

Henry Ott, Noise Reduction Techniques in Electronic Systems, 2nd Edition

39

H. Klimach Circuitos Analógicos MOS 77

Acoplamento elétrico:

Através de campo elétrico (diferença de

potencial)

Efeito capacitivo

Magnitude depende

Área de acoplamento entre eletrodos

Distância de acoplamento entre eletrodos

Orientação entre os eletrodos

Permissividade elétrica do meio de acoplamento (ε)

Acoplamento Parasita

H. Klimach Circuitos Analógicos MOS 78

Acoplamento elétrico:

Acoplamento Parasita

40

H. Klimach Circuitos Analógicos MOS 79

Acoplamento magnético:

Através de campo magnético (corrente elétrica)

Efeito indutivo

Magnitude depende

Área de exposição do laço receptor (fluxo concatenado)

Distância de acoplamento entre os laços indutor e o receptor

Orientação dos laços

Permeabilidade magnética do meio de acoplamento (μ)

Acoplamento Parasita

H. Klimach Circuitos Analógicos MOS 80

Acoplamento magnético:

Acoplamento Parasita

41

H. Klimach Circuitos Analógicos MOS 81

TJB vertical: baixo ganho (devido à base

espessa); coletor ancorado

Transistor Bipolar Parasita

SUBSTRATO P => TJB PNP

H. Klimach Circuitos Analógicos MOS 82

Layout

Transistor Bipolar Parasita

BASE EMISSOR

COLETOR

42

H. Klimach Circuitos Analógicos MOS 83

Ganho de corrente (AMS 0.35)

Transistor Bipolar Parasita

H. Klimach Circuitos Analógicos MOS 84

TJB lateral: alto ganho (base delgada);

coletor livre + coletor parasita; polarização

do gate deve garantir estado off do Mosfet

Transistor Bipolar Parasita

43

H. Klimach Circuitos Analógicos MOS 85

Ganho de corrente (AMS 0.35)

Transistor Bipolar Parasita

H. Klimach Circuitos Analógicos MOS 86

Sumário

Dispositivos em tecnologia MOS MOSFET

Resistor

Capacitor

Indutor

Efeitos parasitas Acoplamentos Elétrico e Magnético

BJT parasita vertical

BJT parasita lateral

Latchup

ESD

44

H. Klimach Circuitos Analógicos MOS 87

Mecanismo indesejado no processo CMOS

Resulta dos TJBs parasitas

Causa um ‘curto-circuito’ entre Vcc e GND

Pode ser destrutivo ou causar uma falha momentânea

(travamento do circuito)

Hoje em dia os mecanismos são conhecidos e

controlados por inovações nos processos de fabricação

Latch-up

H. Klimach Circuitos Analógicos MOS 88

Origem física:

Transistores parasitas vertical (Q1) e lateral (Q2)

formados e interconectados durante a fabricação

dos transistores MOS

Latch-up

45

H. Klimach Circuitos Analógicos MOS 89

O circuito parasita apresenta um laço de

realimentação positiva:

Se corrente for injetada no nó X

V(X) aumenta, aumentando VBE2

Corrente IC2 aumenta

V(Y) diminui, aumentando VBE1

Corrente IC1 aumenta

Latch-up

H. Klimach Circuitos Analógicos MOS 90

Se o ganho de laço positivo for maior

que 1, este processo leva à condução

de Q1 e Q2, provocando uma alta

corrente drenada de Vcc para GND.

O circuito parasita entra em

“travamento” (latched-up)

A alta corrente pode danificar o

circuito, destruindo trilhas

O processo somente interrompe com:

Destruição do circuito

Corte da alimentação

Latch-up

46

H. Klimach Circuitos Analógicos MOS 91

O processo de travamento pode iniciar por:

Injeção de corrente através do emissor de Q1 por efeito

capacitivo, devido a variações rápidas na tensão de dreno

de M1

Condução direta de uma junção fonte-substrato, devido

ao acionamento de cargas indutivas

Latch-up

Condução direta de uma junção fonte-substrato, devido a flutuações na polarização de terra (ground bounce)

Transientes durante o power-on

Sinais em entradas, quando o circuito está em stand-by

Radiação

H. Klimach Circuitos Analógicos MOS 92

Pode-se evitar através de:

Processo: ajustando os níveis de

dopagem das diversas camadas

para garantir que as resistências

parasitas e o ganho dos bipolares

sejam insuficientes para definir um

ganho de laço crítico

Layout: suficiente quantidade de

body-ties para reduzir a resistência

das polarizações de substrato

Circuito: turn-on e turn-off

controlado do circuito; proteção

nas entradas e saídas

Latch-up

47

H. Klimach Circuitos Analógicos MOS 93

Sumário

Dispositivos em tecnologia MOS MOSFET

Resistor

Capacitor

Indutor

Efeitos parasitas Acoplamentos Elétrico e Magnético

BJT parasita vertical

BJT parasita lateral

Latchup

ESD

H. Klimach Circuitos Analógicos MOS 94

Descargas Eletrostáticas - ESD

O surgimento de carga eletrostática ocorre quando 2

materiais são colocados em contato e depois separados.

O efeito de ESD ocorre quando a carga armazenada é

descarregada.

48

H. Klimach Circuitos Analógicos MOS 95

Descargas Eletrostáticas - ESD

Uma descarga eletrostática provoca correntes

elevadas (1 a 10 A) por um curtíssimo tempo (100

ns) com tempo de subida elevado (1ns)

A potência é baixíssima, mas pode provocar

alteração nos componentes:

Resistor: torna-se menos linear e pode entrar em colapso

Capacitor: pode entrar em curto-circuito devido ao

perfuração do dielétrico

Diodo: alteração na uniformidade da distribuição da

corrente

Transistores: perfurção do dielétrico de porta; latch-up

em bipolares parasitas

Descargas Eletrostáticas - ESD

Ação de uma descarga no circuito e seu

desvio através de um circuito de proteção

H. Klimach Circuitos Analógicos MOS 96

49

Descargas Eletrostáticas - ESD

Proteção nos pinos de entrada/saída

H. Klimach Circuitos Analógicos MOS 97

Descargas Eletrostáticas - ESD

Proteção nos pinos de entrada/saída

H. Klimach Circuitos Analógicos MOS 98

50

Descargas Eletrostáticas - ESD

Proteção nos pinos de entrada/saída

H. Klimach Circuitos Analógicos MOS 99

Descargas Eletrostáticas - ESD

Proteção nos pinos de entrada/saída

H. Klimach Circuitos Analógicos MOS 100

51

H. Klimach Circuitos Analógicos MOS 101

Descargas Eletrostáticas - ESD

Como forma de reduzir o risco devido às descargas

eletrostáticas, os circuitos integrados são embalados

em invólucros condutivos (plástico metalizado).

Estes invólucros são condizentes com a forma dos

CIs, e adequado às máquinas de inserção

automática.

H. Klimach Circuitos Analógicos MOS 102

Descargas Eletrostáticas - ESD