Roteiro de Atividades

INTRODUO

Neste trabalho iremos estudar sobre os sobre os transistores de efeito de campo, suas funcionalidades e funcionamento. Falaremos sobre o JFET, umtransistor de efeito de campoque usa materiais portadores de carga colocados perpendicularmente e em contato direto com seu canal para que se possa controlar a passagem decorrente eltrica e sobre o MOSFET, o tipo mais comum detransstores de efeito de campoem circuitos tantodigitaisquantoanalgicos. Veremos seus efeitos e como ele atua em um circuito, assim, adquirindo um maior conhecimento sobre o assunto.

ETAPA 3: Transistor de Efeito de Campo Polarizao do FET.

Esta atividade importante para que voc conhea os conceitos sobre os Transistores de Efeito de Campo, essenciais para desenvolvimento de projetos de Eletrnica.Passo 1: Pesquisar o princpio de funcionamento, caractersticas e configuraes do FET (Transistor de Efeito de Campo).Desenvolvimento: O FET (Field Effect Transistor) que traduzindo para o portugus significa Transistor de Efeito de Campo (TEC) um transistor unipolar.

Nos transistores bipolares (TJB), a corrente de coletor (Ic) controlada pela corrente inserida na base (Ib), enquanto no FET a corrente de dreno (Id) controlada por tenso, mais especificamente pela tenso entre Gate e Source (Vgs).

Figura 1Assim como existem transistores bipolar NPN e PNP, existem transistores de efeito de campo canal P e canal N.

Os FETs possuem algumas vantagens com relao aos transistores bipolares como: impedncia de entrada elevadssima; relativamente imune radiao; produz menos rudo e possui melhor estabilidade trmica. No entanto, apresentam algumas desvantagens como: banda de ganho relativamente pequena e maiores riscam de dano quando manuseado.

A exemplo do transistor bipolar, o FET um dispositivo de trs terminais, contendo uma juno PN bsica, podendo ser do tipo de juno (JFET) ou do tipo metal-xido-semicondutor (MOSFET).- Construo e funcionamento do JFET:

A estrutura do JFET consiste em um material do tipo N (ou P) envolvida no centro com material tipo P (ou N). A regio N (ou P) chamada de canal por onde flui a corrente a ser controlada.Observe na abaixo (figura 2), um JFET canal N, no qual a maior parte da estrutura composta do material tipo N, formando o canal entre as camadas imersas de material tipo P. A parte superior do canal est conectado ao terminal denominado Dreno (D Drain no ingls), enquanto a parte inferior do mesmo material est conectada ao terminal denominado fonte (S Source no ingls). Os materiais do tipo P esto ligados entre si e ao terminal denominado porta (G Gate no ingls).

Figura 2Em resumo, o dreno e a fonte esto conectados aos extremos do canal N e a porta s duas camadas do material tipo P. Portanto, dever haver um fluxo de eltrons da Fonte (S) para o dreno (D), onde este por sua vez ser controlador atravs da porta (G).Para que a condio acima seja satisfeita, ser necessrio realizar a seguinte anlise:

VGS = 0V e VDS > 0V;Aplicando-se uma tenso positiva VDS atravs do canal e conectando-se a porta (G) diretamente a fonte (S) estabelece a condio VGS = 0V, obtm-se ambos no mesmo potencial.No instante em que uma tenso VDD = VDS aplicada, os eltrons fluem para o terminal de dreno (D), estabelecendo uma corrente convencional ID com sentido definido pela figura 3.

Figura 3Conforme ateno VDS tende a aumentar de 0 para alguns volts, a corrente aumenta como previsto pela lei de OHM, quando VDS atingir um determinado valor definido por VP (Tenso no qual resulta no estrangulamento do canal, tenso essa imposta por VDS) , as regies de depleo tendem a se alargar, provocando uma reduo na largura do canal N, sendo assim, aumentando a resistncia do canal (figura 3).Para valores de VDS a um nvel onde as duas regies de depleo tendem a se tocar, resulta na condio de pinch-off (tenso de constrio), tenso VDS esta que estabelece o estrangulamento do canal. Porem, com VDS >= VP, teremos um canal mais estreito, mas com uma corrente de altssima densidade, mantendo ID a um nvel de saturao definido por IDDS (IDDS a corrente mxima de dreno para um JFET).A tenso da porta (G) para fonte (S), denominada VGS, a tenso controladora do JFET. Para o dispositivo de canal tipo N, a tenso controladora VGS feita cada vez mais negativa, a partir de VGS = 0V. Portanto, quanto mais for negativo o VGS, maior ser o estrangulamento do canal feito pela regio de depleo.

Figura 4Note que em torno de um canal forma-se uma regio de potencial na juno PN. Esta barreira restringe a rea de conduo do canal entre Dreno (D) e Fonte (S).

O nvel de VGS que resulta em ID = 0A definido por VGS = VPr, com VP sendo uma tenso negativa para dispositivos de canal N e positiva para dispositivos de canal P.

- Construo e funcionamento do MOSFET:

Como mostrado anteriormente, em dispositivos JFET o canal est localizado inteiramente no interior do substrato, existindo, portanto duas junes semicondutoras entre o substrato e o canal (Figura 3). Em dispositivos MOSFET, por outro lado, o eletrodo metlico do terminal porta separado do canal por uma fina camada isolante de xido.

Os MOSFETs podem ser de dois tipos, o tipo depleo e o tipo enriquecimento (no-depleo).

- MOSFET tipo Depleo:

Figura 5O controle de corrente em MOSFETs depleo, ocorre da mesma forma em que nos dispositivos JFET, feito pelo controle da largura do canal, atravs do potencial (VGS) aplicado porta (G) do dispositivo. Ser analisado inicialmente para o caso de um dispositivo com canal P.

Se a porta (G) for submetido ao mesmo potencial do terminal fonte (S), h circulao de corrente fonte (S) e dreno (G) (figura 6). Com aplicao de uma tenso positiva porta do dispositivo, o canal ser estreitado, reduzindo a corrente no dreno (ID). Dessa forma, atravs do controle do potencial aplicado porta, pode-se controlar a corrente no canal.

Figura 6

H, contudo uma diferena singular entre MOSFETS depleo e JFETs. No caso de dispositivos JFET, a juno PN formada entre canal e substrato no pode ser polarizada diretamente, para evitar o surgimento de uma corrente de fuga excessiva atravs do terminal porta trazendo como consequncia uma queda acentuada na impedncia de entrada. Em MOSFETs depleo essa situao no ocorre, pois o terminal porta isolado do canal, independentemente da polaridade dos terminais. Dessa forma, em MOSFETs depleo tipo P a aplicao de um potencial negativo porta provoca um aumento na corrente ID, uma vez que nessa situao a regio de depleo no interior do canal diminuda substancialmente.

Figura 7

- MOSFET tipo Enriquecimento:

Figura 8O MOSFET tipo enriquecimento composto por duas regies semicondutoras isoladas entre si pelo material semicondutor do substrato (figura 8). Sobre esse conjunto esto depositadas uma camada de xido isolante e uma camada metlica formadora da porta de controle.Com o terminal porta (G) submetido ao mesmo potencial do terminal fonte (S) no h fluxo de corrente, ou seja, VGS = 0V.

Figura 9Aplicando-se um potencial negativo porta (G) do dispositivo, propicia a induo de cargas positivas na regio do substrato, formando um canal de conduo entre fonte (S) e dreno (D), permitindo o fluxo de corrente ID.A corrente ID depende diretamente do potencial aplicado porta (VGS), uma vez que este o fator determinante da quantidade de cargas induzidas no canal. As curvas caractersticas de sada de um dispositivo MOSFET tipo enriquecimento, canal P esto mostradas no grfico abaixo:

Figura 10PASSO 2: Descrever de que forma ocorre a polarizao do FET. Fazer um resumo.

Desenvolvimento: Condies de funcionamento do JFET (canal N): Resumindo tm-se abaixo as trs condies de operao do JFET:

- Para VGS = 0V e VDD VP => ID = IDSS; Funcionando como fonte de corrente (Saturado);

- Para VGS VP e VDD = Constante => ID = 0A; Funcionando na regio de Corte;

- Para VP VGG 0V e VDD = Constante => 0mA ID < IDSS; funcionando com variao da corrente de dreno (ID);

Condies de funcionamento do MOSFET de depleo (canal N):

Os eltrons livres podem fluir da fonte (S) para o dreno (D) atravs do material N. A regio P chamada de substrato, e ela cria um estreitamento para a passagem dos eltrons livres da fonte (S) ao dreno (D).

A fina camada de dixido de Silcio (S1O2), que isolante, impede a passagem de corrente da porta para o material n.

A Figura acima mostra o MOSFET de modo depleo com uma tenso de porta (VGS) negativa. A tenso VDD fora os eltrons livres a fluir atravs do material n. Como no JFET a tenso de porta controla a largura do canal. Quanto mais negativa for VGS, menor a corrente de dreno. At um momento que a camada de depleo fecha o canal e impede fluxo dos eltrons livres. Com VGS negativo o funcionamento similar ao JFET.Como a porta est isolada eletricamente do canal, pode-se aplicar uma tenso positiva na porta (inverso de polaridade bateria VGG do circuito). A tenso positiva na porta aumenta o nmero de eltrons livres que fluem atravs do canal. Quanto maior a tenso, maior a corrente de dreno. Isto que a diferencia de um JFET.

Condies de funcionamento do MOSFET de enriquecimento (canal N):

O MOSFET de modo crescimento ou enriquecimento uma evoluo do MOSFET de modo depleo e de uso generalizado na indstria eletrnica em especial nos circuitos digitais

Acima temos um MOSFET de canal N do tipo crescimento e o seu smbolo. O substrato estende-se por todo caminho at o dixido de silcio. No existe mais um canal N ligando a fonte (S) e o dreno (D).

Quando a tenso da porta zero, a alimentao VDD fora a ida dos eltrons livres da fonte para o dreno, mas substrato p tem apenas uns poucos eltrons livres produzidos termicamente. Assim, quando a tenso da porta zero, o MOSFET fica no estado desligado (Off). Isto totalmente diferente dos dispositivos JFET e MOSFET de modo depleo.

Quando a porta positiva, ela atrai eltrons livres na regio p. Os eltrons livres recombinam-se com as lacunas na regio prxima ao dixido de silcio. Quando a tenso suficientemente positiva, todas as lacunas encostadas a dixido de silcio so preenchidas e eltrons livres comeam a fluir da fonte para o dreno. O efeito o mesmo que a criao de uma fina camada de material tipo n prximo ao dixido de silcio. Essa camada chamada de camada de inverso tipo n. Quando ela existe o dispositivo, normalmente aberto, de repente conduz e os eltrons livres fluem facilmente da fonte para o dreno.

O VGS mnimo que cria a camada de inverso tipo n chamado tenso de limiar, simbolizado por VGS(TH). Quando VGS menor que VGS(TH), a corrente de dreno zero. Mas quando VGS maior VGS(TH), uma camada de inverso tipo n conecta a fonte ao dreno e a corrente de dreno alta. VGS(TH) pode variar de menos de 1V at mais de 5V dependendo do MOSFET.

CONCLUSONesse trabalho, observamos as caractersticas dos transistores JFET e MOSFET. Fazendo uma comparao com os transistores BJT que vimos durante o trabalho, podemos mostrar algumas como: Alta impedncia de entrada, maior que os BJT e as correntes de entrada so bem menores que os BJT e seu ganho, que tambm menor que um BJT.

Quando um BJT no funciona de uma boa forma, podemos utilizar os JFETS, como por exemplo, quando a correte de fuda para a base de um BJT muito alta.

O uso dos FETS so importantes em aplicaes para lgica digital, j que eles so mais rpidos e dissipam uma potencia menor. Na maior parte dessas aplicaes so utilizados MOSFETS, pois possuem uma impedncia ainda maior que os JFETS.

REFERNCIAS BIBLIOGRFICAShttp://www.mauriciocury.com/apostilas/Apostila-diodos.pdf

https://drive.google.com/file/d/0B4DWrkB2Lh2sSExSUjgtYl9rdTQ/viewhttp://www.mauriciocury.com/apostilas/Apostila-diodos.pdf

https://drive.google.com/file/d/0B4DWrkB2Lh2sSExSUjgtYl9rdTQ/viewMALVINO, Albert Paul. Eletrnica Vol. I, 4 ed. So Paulo, Makron Books, 1997. KOSOV,I.L - Mquinas Eltricas e transformadores. 4 edio. Editora Globo, Rio de Janeiro/RJ.1982. BERTOLI, Roberto Angelo. Eletrnica. Departamento de Eletro-Eletrnica. Colgio Tcnico de Campinas UNICAMP. http://www.ufv.br/dpf/320/JFET.pdf.

Engenharia Eltrica 5 semestre