Aula 08 - 2º sem. 2013 - Microcontroladores LT36D - [email protected] 80318051LT36D Prof.: Paulo Denis Garcez da

Aula 08 - 2º sem. 2013 - Microcontroladores LT36D - www.lt36d.hturbo.com

[email protected] www.coele.com.br

8031

8031

8051

8051

LT36DLT36D

Prof.: Paulo Denis Garcez da Luz

Microcontroladores: (LT36D)Microcontroladores: (LT36D)Prof: DaLuzProf: DaLuz

PARTE 2 DO LIVROPARTE 2 DO LIVRO

11/04/23 13:29

1/56



8031

8031

8051

8051

LT36DLT36D


IntroduçãoIntrodução

11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instrução e Forma Básica Função Exemplo

INC INC P1

DEC DEC P3

CPL CPL P1

JBC JBC P1.0,#XXh

DJNZ DJNZ P1,XXh

ANL ANL P0,A

ORL ORL P0,A

XRL XRL P1,#XXh

2/56



8031

8031

8051

8051

LT36DLT36D


IntroduçãoIntrodução

11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

Ler um dado da posição de memória externa, somar com

outro dado de outra posição de memória externa e guardar o valor na primeira posição de

memória externa

Explicação Resumida

MOV DPTR,#(POS. MEM. 1)Carregar o ponteiro chamado DPTR ficar carregado com o endereço da

memória 1

MOVX A,@DPTR Move o dado da memória1 para o acumulador

MOV R0,A Move o dado da memória1 para R0, reg. de uso geral para uso temporário

MOV DPTR,#(POS. MEM. 2)Carregar o ponteiro chamado DPTR ficar carregado com o endereço da

memória 2

MOVX A,@DPTR Move o dado da memória2 para o acumulador

ADD A, R0 Soma A com R0, o resultado fica sobrescrito no próprio A

MOV DPTR,#(POS. MEM. 1) Atualiza o valor do DPTR para apontar para o endereço da memória 1

MOVX @DPTR,A Carrega do resultado que está em A na memória1

- Cap 5 – 5.2

3/56



8031

8031

8051

8051

LT36DLT36D


Modos de Endereçamento Modos de Endereçamento das Instruçõesdas Instruções

11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.11 – Registrador

2 – Direto

3 – Indireto

4 – Imediato

5 – Relativo

6 – Absoluto

7 – Longo

8 – Indexado

- Cap 5 – 5.2

4/56



8031

8031

8051

8051

LT36DLT36D


Endereçamento por Endereçamento por RegistradorRegistrador

11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

R0, R1, R2, R3, R4, R5, R6, R7 = Rn

ADD A, R0

- Cap 5 – 5.2

5/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1MOV A, P3

MOV A, 30h

Endereçamento DiretoEndereçamento Direto

- Cap 5 – 5.2

6/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

MOV 30h, #05hMOV R1,#30hMOV A, @R1

Endereçamento IndiretoEndereçamento Indireto

- Cap 5 – 5.2

7/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

Endereçamento ImediatoEndereçamento Imediato

MOV A, #25MOV A, #25hMOV A, #00100101bMOV DPTR, #1FFFh- Cap 5 – 5.2

8/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

Endereçamento RelativoEndereçamento Relativo

PC (Após o início da instrução: SJMP 03 = 8003h)

Código na ROM

PC + 3 (Endereço relativo em que se desvia o programa)

PC (Após o início da instrução: SJMP FB = 8003h)

PC - 5 (Endereço relativo em que se desvia o programa)

- Cap 5 – 5.2

9/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

Endereçamento AbsolutoEndereçamento Absoluto

- Cap 5 – 5.2

10/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1


- Cap 5 – 5.2

11/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1


- Cap 5 – 5.2

12/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1


- Cap 5 – 5.2

13/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1


- Cap 5 – 5.2

14/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

Endereçamento LongoEndereçamento Longo

LCALL e LJMP

Instrução “Demorada” > 1us

*Endereçamento Absoluto

- Cap 5 – 5.2

15/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Endereçamento IndexadoEndereçamento Indexado

JMP e MOVC

JMP @A + DPTR

DPTR=Mês e A=Dia

DPTR=0200 e A=2

JMP @A+DPTR

16/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Tipos de InstruçãoTipos de InstruçãoInstruções Aritméticas(Arithmetic Operations)

Instruções Lógicas(Logical Operations)

Instruções de Trasnferências de dados(Data Transfer Operations)

Instruções “Booleanas”(Boolean Variable Operations)

Instruções de Desvio(Program Branching)

17/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Arithmetic OperationsArithmetic Operations

MNEMONIC DESCRIPTION

ADD A, source add source to A

ADD A, #data add source to Data

ADDC A, source add source with carry

ADDC A, #data add data with carry

SUBB A, source Subtract from A with borrow

SUBB A, #data "

INC A increment A

INC source increment source

DEC A decrement A

DEC source decrement source

INC DPTR increment DPTR

MUL AB mutiply A & B

DIV AB divide A by B

DA A Decimal adjust A

18/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Logical OperationsLogical OperationsMNEMONIC DESCRIPTIONANL A, source logical andANL A, #data logical andANL direct, A logical andANL direct, #data logical andOLR A, source logical orORL A, #data logical orORL direct, A logical orORL direct, #data logical orXRL A, source logical xorXRL A, #data logical xorXRL direct, A logical xorXRL direct, direct logical xorCLR A clear ACPL A complement ARL A rotate A leftRLC A (throught C)RR A rotate A rightRRC A (throught C)SWAP swap nibbles

19/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Data Transfer OperationsData Transfer Operations


MOV A, source move source to destination

MOV A, #data move source to destination

MOV dest, A move source to destination

MOV dest, source move source to destination

MOV dest, #data move source to destination

MOV DPTR, #data16 move source to destination

MOVC A, @A+DPTR move from code memory

MOVC A, @A+PC move from code memory

MOVX A, @Ri move from data memory

MOVX A, @DPTR move from data memory

MOVX @Ri, A move to data memory

MOVX @DPTR, A move to data memory

PUSH direct push onto stack

POP direct pop from stack

XCH A,source exchange bytes

XCHD A, @Ri exchange low order digits

20/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Boolean BranchingBoolean Branching


JC rel jump if C set

JNC rel if C not set

JB bit, rel jump if bit set

JNB bit, rel jump if bit not set

JBC bit, rel jump if bit set then clear

21/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Program BranchingProgram Branching


ACALL addr 11 call subrotine

LCALL addr 16 call subrotine

RET return from subrotine

RETI return from interrupt

AJMP addr 11 jump

LJMP addr 16 jump

SJMP rel jump

JMP @A+DPTR jump

JZ rel jump if A=0

JNZ rel jump if A≠0

CJNE A, direct, rel compare and jump

22/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

LegendaLegenda

LEGEND

Rn register addressing using R0-R7

direct 8-bit internal address (00h - FFh)

@Ri indirect addressing using R0 or R1

source any of [Rn, direct, @Ri]

dest any of [Rn, direct, @Ri]

#data 8-bit constant included in instrution

#data 16 16-bit constant

bit 8-bit direct address of bit

rel signed 8-bit offset

addr 11 11-bit address in current 2k page

addr 16 16-bit address

23/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Laboratório 01Laboratório 01

24/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Exemplos – Inst. Exemplos – Inst. AritméticasAritméticas

ADD A, <byte>

ADD A, 00h - “Endereçamento” DiretoADD A, @R0 - “Endereçamento” IndiretoADD A, R0 - “Endereçamento” por RegistradorADD A, #0BCh - “Endereçamento” Imediato

ADDC A, <byte>

ADD A, XXh - “Endereçamento” DiretoADD A, @Ri - “Endereçamento” IndiretoADD A, Rn - “Endereçamento” por RegistradorADD A, #YYh - “Endereçamento” Imediato

25/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


SUBB A, <byte>

SUBB A, XXh - “Endereçamento” DiretoSUBB A, @Ri - “Endereçamento” IndiretoSUBB A, Rn - “Endereçamento” por RegistradorSUBB A, #YYh - “Endereçamento” Imediato

MUL AB DIV AB

A = 78h e B = 1FhApós MUL ABB = 0Eh e A = 88hIsto é BA é um registro de 16 bits

A = 07h e B = 02hApós DIV ABA = 03h e B = 01hIsto é se dividirmos 7 por 2, dá 3 com resto 1.

26/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


DA A

A = 09hADD A, #02hDA A

Após o Decimal AdjustA = 11h

Soma: 09h: + 02h

_____________________

Resultado: 0Bh

Soma: 09h (BCD): + 02h (BCD)

_____________________

Resultado: 11h (BCD)

27/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

ResumoResumo

Instruções e Formas Básicas

Modos de Endereçamento

DIR IND REG IM Clicos de Máquina

ADD A,<Byte> V V V V 1

ADDC A,<Byte> V V V V 1

SUBB A, <Byte> V V V V 1

INC A - - - - 1

INC <Byte> V V V - 1

INC DPTR - - - - 2

DEC A - - - - 1

DEC <Byte> V V V - 1

MUL AB - - - - 4

DIV AB - - - - 4

DA A - - - - 1

28/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instruções LógicasInstruções Lógicas

CLR A - “Clear” o acumuladorCPL A - “Complementa” o acumuladorRR A - “Rotate Right” roda os

bits para a direitaRL A - “Rotate Left” roda os

bits para a esquerdaRRC A - “Rotate Right with Carry”

roda os bits para a direita com o carryRLC A - “Rotate Left with Carry”

roda os bits para a esquerda com o carry

29/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instruções LógicasInstruções LógicasA = 00000001bRR A A = 10000000b

A = 00000000b e C = 1RRC A

30/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

SWAP A

A = 41h = 65d

MOV B, #10h (A=41h e B=10h)DIV AB (A=resultado e B=resto) (A=06d e B=05d)SWAP A (A=60 e B=05)ADD A,B temos em A o número 65 que é

representação decimal de 41h, ou seja, 41h em BCD.


31/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2





ANL A, <Byte> V V V V 1ANL <Byte>, A V - - - 1ANL <Byte>, DADO V - - - 2ORL <Byte>, A V V V V 1ORL A, <Byte> V - - - 1ORL <Byte>, DADO V - - - 2XRL <Byte>, A V V V V 1XRL A, <Byte> V - - - 1XRL <Byte>, DADO V - - - 1CLR A - - - - 1CPL A - - - - 1RL A - - - - 1RLC A - - - - 1RR A - - - - 1RRC A - - - - 1SWAP A - - - - 1

32/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAM

<origem> e <destino> são registradores internos (RAM e SFR).

MOV A,<origem>MOV <destino>, AMOV <destino, <origem>MOV DPTR, <endereço de 16 bits

XCH A, <byte> Exchange troca 8 bitsXCHD A, @Ri Exchange troca 4 bits

menos significativosPUSH <origem>POP <destino>

33/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


XCHD A, @Ri

A = 3Bh e R0 = 20h e 20h = A2h

XCHD A, @Ri

Após a instrução referida, temos:

Antes DepoisReg A = 3Bh Reg A = 32h - (trocou o "B" pelo "2")

Reg R0 = 20hReg R0 = 20h - (não altera, pois é um "apontador")

Reg 20h = A2h Reg 20h = Abh - (trocou p "2" pelo "B")

34/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAMPUSH 00h

35/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAMPOP 01h

36/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAMPOP 01h

37/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAMR0=0Ah R1=0Bh R2=0Ch

SP=20h

38/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAMPUSH R0PUSH R1PUSH R2_________________________________

Sub-Rotina:CALL SUBB

SUBB:MOV R0, #00hMOV R1, #08hMOV R2, #05hRET_________________________________

POP R2POP R1POP R0

39/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAMApós os PUSH Após Sub-Rotina

40/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: RAMTransferência: RAMApós os POP

41/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2





MOV A, <orig> V V V V 1

MOV <dest>, A V V V - 1

MOV <dest>, <orig> V V V V 2

MOV DPTR, #DADO16 - - - V 2

PUSH <orig> V - - - 2

POP <dest> V - - - 2

XCH A, <byte> V V V - 1

XCHD A, @Ri - V - - 1

42/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


RAM EXTERNA

Formato Mnemônicos Ciclos

8 BITS MOVX A, @Ri 2

8 BITS MOVX @Ri, A 2

16 BITS MOVX A, @DPTR 2

16 BITS MOVX @DPTR, A 2

43/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Transferência: ROMTransferência: ROM

LEITURA DA ROM

Formato Mnemônicos Ciclos

16 BITS MOVC A, @A+DPTR 2

16 BITS MOVC A, @A+PC 2

44/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

JMP e MOVC

JMP @A + DPTR

DPTR=Mês e A=Dia

DPTR=0200 e A=2

JMP @A+DPTR

Transferência: ROMTransferência: ROM

45/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instruções BooleanasInstruções BooleanasBYTE ADDRESS BYTE ADDRESS

"Not BIT ADDRESSABLE

7F

GENERAL PORPOSE RAM

30

BIT ADDRESSABLE LOCATION

2F 7F 7E 7D 7C 7B 7A 79 78

2E 77 76 75 74 73 72 71 70

2D 6F 6E 6D 6C 6B 6A 69 68

2C 67 66 65 64 63 62 61 60

2B 5F 5E 5D 5C 5B 5A 59 58

2A 57 56 55 54 53 52 51 50

29 4F 4E 4D 4C 4B 4A 49 48

28 47 46 45 44 43 42 41 40

27 3F 3E 3D 3C 3B 3A 39 38

26 37 36 35 34 33 32 31 30

25 2F 2E 2D 2C 2B 2A 29 28

24 27 26 25 24 23 22 21 20

23 1F 1E 1D 1C 1B 1A 19 18

22 17 16 15 14 13 12 11 10

21 0F 0E 0D 0C 0B 0A 09 08

20 07 06 05 04 03 02 01 00

NOT BIT ADDRESSABLE

1FBANK 3

18

17BANK 2

10

0FBANK 1

08

07 DEFAULT REGISTER BANK FOR R0-R700

BYTE ADDRESSFF F0 F7 F6 F5 F4 F3 F2 F1 F0 B

E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC

D0 D7 D6 D5 D4 D3 D2 D1 D0 PSW

B8 - - - BC BB BA B9 B8 IP

B0 B7 B6 B5 B4 B3 B2 B1 B0 P3

A8 AF - - AC AB AA A9 A8 IE

A0 A7 A6 A5 A4 A3 A2 A1 A0 P2

99 NOT BIT ADDRESSABLE SBUF98 9F 9E 9D 9C 9B 9A 99 98 SCON

90 97 96 95 94 93 92 91 90 P1

8D NOT BIT ADDRESSABLE TH18C NOT BIT ADDRESSABLE TH08B NOT BIT ADDRESSABLE TL18A NOT BIT ADDRESSABLE TL0

89 NOT BIT ADDRESSABLE TMOD88 8F 8E 8D 8C 8B 8A 89 88 TCON87 NOT BIT ADDRESSABLE PCON

83 NOT BIT ADDRESSABLE DPH82 NOT BIT ADDRESSABLE DPL81 NOT BIT ADDRESSABLE SP80 87 86 85 84 83 82 81 80 P0

46/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instruções BooleanasInstruções BooleanasInstruções e Forma

BásicaModos de Operação

Mnemônicos Operação CiclosANL C, BIT C = C "E" BIT 2ANL C, /BIT C = C "E" ~(BIT) 2ORL C, BIT C = C "OU" BIT 2ORL C, /BIT C = C "OU" ~(BIT) 2MOV C, BIT C = BIT 1MOV BIT, C BIT = C 2CLR C C = 0 1CLR BIT BIT = 0 1SETB C C = 1 1SETB BIT BIT = 1 1CPL C C = ~(C) 1CPL BIT BIT = ~(BIT) 1JC REL DESVIO SE C = 1 2JNC REL DESVIO SE C = 0 2JB BIT, REL DESVIO SE BIT = 1 2JNB BIT, REL DESVIO SE BIT = 0 2

JBC BIT, RELDESVIO SE ~(BIT) = 1 E FAZ DEPOIS ~(BIT)=0

2

47/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instruções de DesvioInstruções de Desvio

Instruções e Forma Básica

Modos de Operação

Mnemônicos Operação Ciclos

SJMP REL 8Desvio incondicional para End Rel 8 bits

2

AJMP REL 11Desvio incondicional para End Rel 11 bits

2

LJMP END 16Desvio incondicional para End Rel 16 bits

2

JMP @A+DPTR Desvio incondicional para End A+DPTR 2

ACALL REL 11Chamada de sub-rotina com End Rel 11 bits

2

LCALL END 16Chamada de sub-rotina com End Rel 16 bits

2

RET Retorno de sub-rotina 2RETI Retorno de interrupção 2NOP Não opera 1

48/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instruções de DesvioInstruções de Desvio

Instruções e Forma Básica

Modos de Operação

Mnemônicos Operação CiclosJZ <REL> Desvia se acumulador for zero 2JNZ <REL> Desvio se o conteúdo de acumulador não for zero 2

DJNZ Rn, <REL>Decrementa o conteúdo de Rn e desvia se não for zero

2

DJNZ Reg, <REL>Decrementa o conteúdo do registrador e desvia se não for zero

2

CJNE A, <REG>, <REL> Compara A com REG e desvia se não forem iguais 2

CJNE A, #DADO, <REL>Compara A com #DADO e desvia se não forem iguais

2

CJNE Rn, #DADO, <REL>Compara Rn com #DADO e desvia se não forem iguais

2

CJNE @Ri, #DADO, <REL>

Compara o Registrador apontado po Ri com #dado e desvia se não forem iguais

2

49/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2

Instruções que afetam PSWInstruções que afetam PSW


Bits do PSW

C OV AC

ADD X X XADDC X X XSUBB X X XMUL 0 X DIV 0 X DA X RRC X RLC X CJNE X SETB C 1 CLR C 0 CPL C X ANL C, BIT X ANL C, BIT X ORL C, BIT X ORL C, BIT X MOV C, BIT X

50/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


51/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


52/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


53/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


54/56



8031

8031

8051

8051

LT36DLT36D


11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


55/56



8031

8031

8051

8051

LT36DLT36D


56/56

11/04/23 13:29

- Cap 5 – 5.0

- Cap 5 – 5.1

- Cap 5 – 5.2


Documents

Aula 08 - 2º sem. 2013 - Microcontroladores LT36D - [email protected] 80318051LT36D Prof.: Paulo Denis Garcez da