35
1 BARRAMENTOS Adão de Melo Neto

BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

  • Upload
    others

  • View
    16

  • Download
    0

Embed Size (px)

Citation preview

Page 1: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

1

BARRAMENTOS

Adão de Melo Neto

Page 2: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

SUMÁRIO COMPUTADOR EXEMPLO DE UMA INSTRUÇÃO NA MEMÓRIA CICLO DE BUSCA/EXECUÇÃO DE UM INSTRUÇÃO BARRAMENTO BARRAMENTO DE DADOS, BARRAMENTO DE ENDEREÇOS E DE CONTROLE PRINCIPAIS ASPECTOS DE UM BARRAMENTO DE SISTEMA ARBITRAÇÃO TEMPORIZAÇÃO em esquema de transmissão síncrona HIERARQUIA DE BARRAMENTOS BARRAMENTOS DE EXPANSÃO SLOT DE EXPANSÃO PLACA DE EXPANSÃO VELOCIDADE DO BARRAMENTO DETALHES DOS TIPOS DE BARRAMENTO DE EXPANSÃO + EXERCÍCIOS INTERRUPÇÃO e ACESSO DIRETO A MEMÓRIA (DMA – DIRECT MEMORY ACESS)

Page 3: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

3

COMPUTADOR COMPOSIÇÃO:

– PROCESSADOR, MEMÓRIA, DISPOSITIVOS DE E/S e BARRAMENTOS FUNÇÃO:

– Executar um programa armazenada na memória principal.

Page 4: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

4

EXEMPLO DE INSTRUÇÃO NA MEMÓRIA

Page 5: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

5

BARRAMENTO Caminho de comunicação entre dois ou mais dispositivos. Consiste em linhas de

comunicação por onde trafegam sinais digitais (0 ou 1). Um barramento de 8 bits (por exemplo) contém 8 linhas de barramento.

É um meio de transmissão compartilhado. Um sinal transmitido por qualquer dispositivo é recebido por todos os dispositivos (processador, memória e dispositivos de E/S) conectados no barramento. Se dois dispositivos transmitirem sinais ao barramento ao mesmo tempo, esses sinais irão se sobrepor e serão adulterados. Desta maneira, para que haja sucesso, apenas um dispositivo pode transmitir sinais pelo barramento a cada instante.

Page 6: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

6

BARRAMENTO DE DADOS Transferir dados entre UCP Memória; UCP E/S; Memória E/S. A Largura do barramento de dados é o número de linhas (8,16 ou 32

tipicamente) que constitui o barramento e que determina a quantidade de bits 0 ou 1) que podem ser transportadas por vez.

Exemplo: se um o barramento de dados possui 8 bits e uma instrução possui 16 bits, o processador deve acessar duas vezes o módulo de memória a cada ciclo de instrução.

Page 7: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

7

BARRAMENTO DE ENDEREÇOS Designa a fonte ou o destino dos dados transportados pelo barramento de

dados. Exemplo: Quando um processador quer ler uma palavra ( de 8, 16 ou 32

bits) na memória, ele coloca o endereço desejado nas linhas de endereços. As linhas de endereços são também utilizadas para endereçar as portas

de E/S. A largura do barramento de endereços está relacionado com o número

máximo de células na memória principal (NR de células = 2 ^ LARGURA)

Page 8: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

8

BARRAMENTO DE CONTROLE É utilizado para controlar a utilização do barramento de dados e de

endereços desde que eles são compartilhadas por todos os módulos de um computador .

Transmitem comandos ou informações de temporização entre os módulos do sistema.

Page 9: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

9

ARBITRAÇÃO– Controla de quem (UCP, memória ou dispositivo de E/S) assumirá o

controle do barramento para transmissão, ou seja, é a permissão para envio de sinais por meio de linhas do barramento. Lembre que apenas um dispositivo pode transmitir sinais pelo barramento a cada instante

– ARBITRAÇÃO CENTRALIZADA: – um único dispositivo (processador), é responsável por alocar o

tempo de utilização do barramento

Page 10: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

10

TEMPORIZAÇÃO em ESQUEMA DE TRANSMISSÃO A comunicação entre dispositivos conectados em um barramento

ocorre por meio das linhas capazes de carregar sinais (0 ou 1, representados por níveis de voltagem).

Um diagrama de tempo mostra o nível de sinal em uma ou mais linhas em função do tempo e são utilizados para mostrar seqüências e a dependência entre os eventos.

Na transmissão de sinais (dados ou controles) em um esquema de transmissão SINCRONA, esta sincronização é feita pelo relógio do computador!

Page 11: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

11

TEMPORIZAÇÃO EM UM ESQUEMA DE TRANSMISSÃO SÍNCRONA

Em um esquema de transmissão síncrona, a ocorrência dos eventos é determinada pelo relógio..

O processador emite um sinal de leitura (1A) (no barramento de controle) e coloca um endereço de memória (no barramento de endereços) (1B). Ele também emite um sinal de inicio (no barramento de controle) para marcar a presença do endereço e informação de controle no barramento (2). Um módulo de memória reconhece o endereço e depois do atraso de um ciclo (neste caso uma seqüência de um 0 e um 1), coloca os dados (no barramento de dados) (3A) e um sinal de confirmação (no barramento de controle) (3B).

2

1(a)

1(b)

3(a)

3(b)

Page 12: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

Na prática usa-se usam um BARRAMENTO DO SISTEMA (LOCAL) e um BARRAMENTOS DE EXPANSÃO para se obter um aumento no desempenho. A existência do barramento de expansão foi criado para que os periféricos não atrapalhem o tráfego de dados entre a CPU e a MEMÒRIA (que estão conectados no barramento local, ou se sistema).

12

HIERARQUIA DE BARRAMENTOS

BARRAMENTO LOCAL OU DE SISTEMA

Faz a conexão entre o Processador e a

memória

Page 13: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

HIERARQUIA DE BARRAMENTOS

Page 14: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO DE EXPANSÃO Os barramentos de expansão existem para ligar periféricos (ou

dispositivos de E/S) ao barramento de sistema. Os periféricos não são ligados diretamente ao barramento de sistema, como a CPU e a MP. Eles são normalmente ligados a barramentos barramentos expansãoexpansão, os quais são ligados ao barramento de sistemabarramento de sistema por meio de circuitos intermediários, conhecidos como controladores de E/S.

Page 15: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

SLOTS DE EXPANSÃO

Page 16: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

PLACA DE EXPANSÃO

Page 17: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

SUMÁRIO BARRAMENTO DE EXPANSÃO ISA BARRAMENTO DE EXPANSÃO PCI BARRAMENTO DE EXPANSÃO AGP BARRAMENTO DE EXPANSÃO PCI EXTENDER BARRAMENTO DE EXPANSÃO PCI EXPRESSED BARRAMENTOS DE EXPANSÃO AMR, CNR e ACR BARRAMENTOS DE EXPANSÃO USB BARRAMENTOS DE EXPANSÃO FIREWIRE

Page 18: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO ISA (Industry Standard Architecture)

Só existe em computadores antigos. Versões de 8 e 16 bits a 8,33 MHz. 16 bits a 8,33 MHz 16x8,33/8 = 16 MB por segundo. SLOTS grandes placas grandes. Os SLOTS de 16 bits possuem 98

terminais

Page 19: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8 = 132 MB por segundo. São SLOTS menores que os ISA placas menores. RECURSO BUST MASTERING Dispositivos ligados ao barramento PCI podem ler/gravar dados direto na

memória RAM, sem que o processador tenha que "parar" e interferir para tornar isso possível.

RECURSO PLUG AND PLAY (PnP) O computador é capaz de reconhecer automaticamente os dispositivos que

são conectados ao barramento PCI. O barramento PCI passou por evoluções.

Page 20: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO PCI (Peripheral Component Interconnect)

Page 21: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

VELOCIDADE DO BARRAMENTO DE EXPANSÃO (EM MEBABYTES (MB) POR SEGUNDO (MBps))

(MEGABYTES POR SEGUNDO)

Page 22: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO PCI-X (Peripheral Component Interconnect Extended)

Evolução do PCI de 64 bits. PCI-X 1.0 capaz de operar nas freqüências de 100 MHz e 133 MHz. PCI-X 2.0 trabalha também com as freqüências de 266 e 533 MHz.

Page 23: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO AGP (Accelerated Graphics Port)

Criado pela Intel em 1996 e serve exclusivamente às placas de vídeo. Fornece alta transferência de dados necessários às aplicações gráficas. É ligeiramente menor que um SLOT PCI AGP 1.0 modo 1x: 32 bits a 66 MHz 266 MB por segundo. AGP 1.0 modo 2x: 32 bits a 66 MHz 532 MB por segundo. AGP 2.0 modo 4x: 1066 MB por segundo. AGP 3.0 modo 8x: 2133 MB por segundo.

1x,2x,3x, 4x e 8x referem-se ao número de dados transferidos em um ciclo de clock.

Page 24: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO PCI Express (PCIe ou PCI-EX)

Concebido pela Intel em 2004 Destaca por substituir o PCI e o AGP ao mesmo tempo Disponível em vários segmentos: 1x, 2x, 4x, 8x, 16x e 32x. Esta divisão reflete no tamanho dos SLOTS. PCI Express 1x 250 MB por segundo (usado por dispositivos mais

simples) PCI Express 16x 4 GB por segundo (usado por placas de vídeo). PCI Express 2.0 lançado em 2007

Page 25: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO PCI Express (PCIe ou PCI-EX)

Page 26: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO PCI Express (PCIe ou PCI-EX)

Page 27: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTOS AMR, CNR e ACR São barramentos diferentes entre si mas permitem a conexão de dispositivos

cujo controle é feito pelo processador do computador (dispositivos HSP-Host Signal Processing). Estes dispositivos podem ser modensmodens, placas de somplacas de som e placas de redeplacas de rede. Os dispositivos HSP são baratosbaratos e não complexosnão complexos e por isso podem ser controlados pelo processador.

AMR (Áudio Modem Riser) Desenvolvido pela Intel para ser usado para funções de modem e áudio O SLOT AMR é muito pequeno.

CNR (Communications and Network Riser) Desenvolvido pela Intel e suporta além de modem e áudio, recursos de rede O SLOT CNR é parecido com o AMR

ACR (Advanced Communications Riser) São para conexão de placas de som e modens de baixo custo assim como os outros slots

Page 28: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTO AMR, CNR e ACR

Page 29: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTOS AMR, CNR e ACR

Page 30: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

BARRAMENTOS AMR, CNR e ACR

Page 31: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

USB (Universal Serial Bus)

Page 32: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

FIREWIRE

Page 33: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

FIREWIRE x USB

Page 34: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

34

ACESSO DIRETO A MEMÓRIA (DMA) e INTERUPÇÃOACESSO DIRETO A MEMÓRIA (DMA) e INTERUPÇÃO

Um processador pode ler e escrever dados na MEMÓRIA, mas também permite que a leitura/escrita na memória seja feita por um dispositivo de E/S, de modo que a transferência de dados entre a memória e a E/S sejam realizadas sem a intervenção do processador (por meio da controladora de DMA), deixando-o livre da responsabilidade pela troca de dados.

– .

Page 35: BARRAMENTOS - IME-USPadao/BARRAMENTO2018.pdf · BARRAMENTO PCI (Peripheral Component Interconnect) Surgiu em 1990 e foi concebido pela INTEL 16 bits a 8,33 MHz 32 bits a 33 MHz (32x8,33)/8

35

ACESSO DIRETO A MEMÓRIA (DMA) e INTERUPÇÃOACESSO DIRETO A MEMÓRIA (DMA) e INTERUPÇÃO

Mecanismo pela qual um elemento distinto do processador (E/S) pode interromper a seqüência normal de execução de instruções de um processador (UCP) de forma a atender algum eventos. Visa melhorar a eficiência do processamento. O processador não aguardando nenhum dispositivo (memória ou E/S) e sim é interrompido quando necessário.– Exemplo: Como vimos no slide anterior uma interrupção por início e

uma por término de execução de uma operação de E/S