Click here to load reader

Coerãªncia+ +memoria

  • View
    70

  • Download
    2

Embed Size (px)

DESCRIPTION

Arquitetura de Computadores

Text of Coerãªncia+ +memoria

  • 1. O Problema de Coerncia de Memria Cache em Sistemas Multiprocessados Junio Figueiredo eWagner Silva Costa Elaborado em Novembro/2011 Arquitetura de Computadores Prof. Dr. Alisson Brito
  • 2. 1. Introduo 2. Apresentao do Problema 3. Como Resolver o Problema de Coerncia de Cache 4. Esquemas e Protocolos de Coerncia de Cache ObjetivosObjetivos Pg. 2 5. Concluso 6. Referncias Bibliogrficas Alunos: Junio eWagnerArquitetura de Computadores
  • 3. Coerncia: Qualidade, estado ou atitude de coerente [Aurlio] Coerncia de Cache: garantir qualquer processador sempre receba o dado IntroduoIntroduo Pg. 3 garantir qualquer processador sempre receba o dado mais atual contido em qualquer cache para um mesmo endereo. Alunos: Junio eWagnerArquitetura de Computadores
  • 4. Problemas de coerncia de cache aparecem mais comumente em sistemas que possuem mais de um processador. [1] Apresentao do ProblemaApresentao do Problema Pg. 4 Alunos: Junio eWagnerArquitetura de Computadores
  • 5. Apresentao do ProblemaApresentao do Problema 1. P1 realiza a leitura do dado X = 0. O dado gravado na cache privada; 2. P2 realiza a leitura do dado X = 0. O dado gravado na cache privada; 3. P1 realiza X = X + 1. O dado X = 0 lido da cache privada, e X = 1 ento gravado; Pg. 5 Alunos: Junio eWagnerArquitetura de Computadores ento gravado; 4. P2 realiza X = X + 3. O dado X = 0 lido da cache privada, e X = 3 ento gravado. No passo 4, como P2 leu o dado X da cache privada, a alterao realizada por P1 no passo 3 no foi levada em conta; ocorre incoerncia entre as caches devido violao da condio chave acima.
  • 6. 1. Esquemas Simples: Baseiam na limitao do tipo de dado que pode ir para a Como Resolver o Problema deComo Resolver o Problema de Coerncia de CacheCoerncia de Cache Pg. 6 Baseiam na limitao do tipo de dado que pode ir para a cache, permitindo que apenas dados para leitura ou mesmo dados no-compartilhados (privados ao processador) possam ser armazenados na cache. Alunos: Junio eWagnerArquitetura de Computadores
  • 7. 2. Esquemas Baseados em Software e Hardware Esquemas de Sofware: Como Resolver o Problema deComo Resolver o Problema de Coerncia de CacheCoerncia de Cache Pg. 7 Esquemas de Sofware: Delega-se ao compilador ou ao sistema operacional a responsabilidade de garantir a coerncia. A vantagem dos esquemas baseados em software evitar que um outro hardware seja necessrio para realizar o tratamento do problema de coerncia. Alunos: Junio eWagnerArquitetura de Computadores
  • 8. 2. Esquema Baseado em Software e Hardware Esquemas de Hardware: Detectam as condies de inconsistncias, livrando Como Resolver o Problema deComo Resolver o Problema de Coerncia de CacheCoerncia de Cache Pg. 8 Detectam as condies de inconsistncias, livrando completamente o SO, compilador e o programador do problema de coerncia de cache. Alunos: Junio eWagnerArquitetura de Computadores
  • 9. Esquemas de Coerncia Baseados em Software: So mais baratos, porm pode exigir um esforo extra do Sistema Operacional , do Compilador e por parte do programador. Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 9 Esquemas Implementados como parte do: Compilador (Rodam em tempo de compilao); SO (Rodam em tempo de execuo); So divididas em duas Solues; Estticas Dinmicas Alunos: Junio eWagnerArquitetura de Computadores
  • 10. Esquemas de Coerncia Baseados em Software: Estticas: Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 10 Resultam de aes realizadas durante a criao do programa, normalmente pelo compilador Dinmicas: So solues feitas em tempo de execuo, por isso so baseadas em aes do sistema operacional Alunos: Junio eWagnerArquitetura de Computadores
  • 11. Exemplos: Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache -Controle de Verso -Timestamp -Ultracomputer Esquemas Estticos Pg. 11 Alunos: Junio eWagnerArquitetura de Computadores -Coerncia no Pedido de interrupo - One-time Identifier Esquemas Dinmicos Baseados em Software Esquema de Coerncia Baseados em Software
  • 12. Controle Verso (Estticas) Cada nova escrita de um dado compartilhado gera uma nova verso de contedo. Os processadores incrementam o novo nmero a cada escrita que ocorra.[2] Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 12 novo nmero a cada escrita que ocorra.[2] Para todo acesso ao dado compartilhado, os nmeros da cache e o corrente processador so comparados.[3] Caso a verso do processador seja maior que o da verso na cache. O processador esta trabalhando com o Dado corrento.[1] Alunos: Junio e WagnerArquitetura de Computadores
  • 13. Coerncia no Pedido de Interrupo (Dinmicas) Soluo que utiliza a mesma idia de memria virtual. Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 13 Ao se detectar um page fault, o hardware interrompe a execuo chamando o sistema operacional para fazer o tratamento adequado.[3] Alunos: Junio eWagnerArquitetura de Computadores
  • 14. Protocolos de Coerncia Baseados em Hardware: Utilizados principalmente em sistemas multiprocessadores . Tais protocolos lidam com a coerncia em tempo de Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 14 Tais protocolos lidam com a coerncia em tempo de execuo, sendo assim considerados dinmicos. [2] So mais complexos de implementar, pois so caracterizados pelo uso de recursos de baixo nvel de arquitetura.[1] So Classificados em Snoopy e Directory Alunos: Junio eWagnerArquitetura de Computadores
  • 15. Protocolos de Coerncia Baseados em Hardware: Protocolo Snoopy: (Protocolo de Monitoramento)[4] Responsabilidade de manter a coerncia entre todos os caches; Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 15 Responsabilidade de manter a coerncia entre todos os caches; Protocolo Singles Bus Utiliza duas Poltica: Write-Invalidade; Write-update; Alunos: Junio eWagnerArquitetura de Computadores
  • 16. Protocolos Snoopy (Singles bus Write-Invalidade) Permite ter um escritor e vrios leitores; Uma escrita em um dado compartilhado gera uma Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 16 Uma escrita em um dado compartilhado gera uma invalidao de todas as cpias desse dado antes que a escrita se inicie Protocolos Snoopy (Singles bus Write-update) Atualiza todas as cpias do dado compartilhado antes de realizar a escrita Alunos: Junio eWagnerArquitetura de Computadores
  • 17. Protocolos de Coerncia Baseados em Hardware: Protocolo Directory: (Protocolo de Monitoramento) Esquemas e Protocolos de CoernciaEsquemas e Protocolos de Coerncia de Cachede Cache Pg. 17 Protocolo Directory: (Protocolo de Monitoramento) Utilizam um controlador central para manter a coerncia de cache; Guardam as informaes das cpias de dados Utiliza um diretrio na memria principal, onde armazena o estado global do contedo das varias caches Alunos: Junio eWagnerArquitetura de Computadores
  • 18. Devido ao crescimento de sistemas multiprocessados, o compartilhamento de memria torna-se um ponto importante para obter um bom desempenho de sua arquitetura, levando ConclusoConcluso Pg. 18 a solucionar problemas de coerncia de cache com a premissa de baixo custo Vs. Alto desempenho. Dando a origem a diversa solues baseadas em software e hardware. Alunos: Junio eWagnerArquitetura de Computadores
  • 19. 1.Covacevive, Aleksey V.,Baldochi,B.Y., De Castro,F.R Coerncia de Cache. Instituto de Computao UNICAMP 2.Geiss, Lenise Cristina.Coerncia de Cache em Multiprossedores.Instituto de Informtica UFRGS 3. Da Costa,Andre L.N., Barbosa,Davi.M.J., Silva, Felipe S.S.Coerncia de Cache: O Problema e Algumas Solues. Instituto de Computao UNICAMP RefernciasReferncias Pg. 19 Instituto de Computao UNICAMP 4. M. M. K. Martin. Formal verication and its impact on the snooping versus directory protocol debate. Proceedings of the 2005 International Conference on Computer Design, pages 543-549, 2005. 5.Neves,Renato S., Coerncia de Memrias Cache e Modelos de Consistncia de Memria. Instituto de Computao UNICAMP Alunos: Junio eWagnerArquitetura de Computadores