Controle de Processos Industriais Parte 7

144 Notas de Aula de Controle de Processos Industriais – Prof. Lúcio Passos

Parte 7 – Considerações sobre Controle Digital

7.1. Motivação

Os controladores, que originalmente tratavam sinais analógicos, hoje são implementados em dispositivos eletrônicos digitais. As operações matemáticas antes executadas por meio de componentes mecânicos, pneumáticos ou eletrônicos hoje são instruções programadas em um microprocessador. Chamamos o controle implementado em computadores de “Controle Digital”. Este novo cenário requer considerações adicionais no projeto de controladores. Algumas questões são: “Como obter uma estrutura de um controlador digital que seja similar a dos controladores analógicos?”, “As técnicas clássicas de projeto ainda são válidas para controladores que tratam variáveis discretas?”.

Na indústria, os principais dispositivos utilizados para o controle de processos são os controladores digitais dedicados (single loop’s), os controladores lógicos programáveis (CLP’s), os sistemas digitais de controle distribuído (SDCD’s) e os computadores industriais. Todos são dispositivos microprocessados capazes de implementar , por exemplo, a função de um PID.

No projeto de controladores em ambiente digital, duas abordagens podem ser usadas. A primeira é utilizar a teoria de controle digital, onde desde o início do projeto, os sinais são tratados como discretos e a função de transferência do processo e do controlador utiliza o domínio Z ao invés do domínio S, de Laplace. As ferramentas de análise tais como Lugar das Raízes, Diagrama de Bode, também são adaptadas para este domínio. Uma segunda abordagem, adotada neste material, conduz o projeto de maneira clássica (no domínio s). O controlador digital é obtido, ao final, como uma aproximação da versão analógica e vários critérios serão discutidos para avaliar a validade desta aproximação.

A Figura 1 mostra o esquema de um controle realimentado onde o controlador é implementado num sistema digital. O sinal na saída do controlador MV(k), de natureza discreta, é convertido para um sinal analógico MV(t) e enviado ao processo. No elo de realimentação, o sinal da variável controlada PV(t), analógico, é convertido para um sinal discreto e usado pelo controlador no cálculo da próxima ação de controle. Este ciclo se repete continuamente, com sucessivas conversões entre sinais analógicos e digitais. A conversão de um ambiente para outro é feito por meio de conversores A/D e D/A.


Figura 1 – Malha de controle digital e sua interação com o “mundo externo”

Vantagens do controle digital:

Não há mudança no funcionamento do controlador devido à degradação de componentes internos;

Facilidade para modificar a estratégia de controle, necessitando apenas a reprogramação do sistema;

Menor custo de implementação e manutenção, visto que com um único hardware é possível implementar diversas malhas de controle.

O uso de um controlador digital, no entanto, requer alguns cuidados, visto que seu uso envolve a conversão e o processamento de sinais digitais. Entre as questões envolvidas estão:

Erro de quantização associado à resolução do conversor A/D e D/A;

Acréscimo no tempo morto relacionado ao transporte e processamento dos sinais;

Falseamento (“aliasing”) causado por ruído de medição associado com um tempo de amostragem inadequado;

Erro de aproximação no cálculo digital da ação integral e ação derivativa.

Cada um destes itens será estudado nas seções seguintes. Depois será apresentado o algoritmo do PID digital industrial.

7.2. Erro de quantização no conversor A/D

Um conversor analógico para digital (A/D) é um circuito eletrônico capaz de gerar uma saída digital na forma de um número binário proporcional a uma entrada analógica medida.


Figura 2 – Conversor A/D

Existem inúmeros tipos de circuitos A/D, entre eles, o Registro de Aproximações Sucessivas (SAR), Capacitores Chaveados e alguns outros implementados parcialmente em software. Cada um possui características que priorizam diferentes critérios de desempenho. Alguns, por exemplo, são rápidos (permitindo altas freqüências de amostragem), mas possuem uma precisão baixa, enquanto outros são lentos, mas altamente precisos.

Como a saída do conversor é uma palavra binária, apenas alguns níveis discretos da entrada serão representados. Ou seja, valores intermediários da entrada serão truncados, gerando um erro chamado de Erro de Quantização (Eq). Este pode ser calculado pela relação:

Exemplo: Calcular o erro de quantização de um conversor de 3 bits para uma entrada de tensão na faixa de 0 a 10V.

Temos neste caso um erro de quantização (eq) de: +-(10-0)/24 = +- 0.625V. O gráfico de entrada versus saída é mostrado abaixo:

onde n: número de bits da palavra de saída

PVmax = valor máximo da entrada

Pvmin = valor mínimo da entrada


7.3. Falseamento (“aliasing”)

Um determinado sinal analógico S1 passa por um conversor A/D (processo de amostragem ou digitalização) e sua versão digital S2 é, em seguida, convertido de volta para a forma analógica resultando no sinal S3. Se o sinal S1 é diferente do sinal S3, então dizemos que houve falseamento ou “aliasing” no processo de digitalização.

Figura 3 – Se S1 for diferente de S3, então dizemos que ocorreu falseamento na digitalização

O teorema de Shanon diz que para um sinal ser amostrado adequadamente deve-se utilizar um amostrador cuja freqüência de amostragem seja pelo menos o dobro da maior freqüência presente no sinal a ser digitalizado. Esta freqüência é conhecida como freqüência de Nyquist. Quando esta condição não é satisfeita, temos o problema de aliasing ou falseamento.

O exemplo a seguir ilustra este problema. O sinal 1, em vermelho, deve ser amostrado e possui freqüência máxima de 5 Hz. Porém, devido a uma interferência externa, ele é “poluído” por um sinal com freqüência de 8 Hz, tomando a forma indicada pelo sinal 2 na figura. Como esta interferência não estava prevista, a freqüência de amostragem 𝑓𝐴 do conversor A/D baseou-se numa freqüência máxima de 5 Hz, ou seja, 𝑓𝐴 = 2𝑓𝑀𝐴𝑋 = 10𝐻𝑧. E o período de amostragem equivalente é de 0,1 segundos.

Figura 4 – Amostragem de dois sinais com diferentes freqüências.

Neste caso ocorrerá falseamento, pois a freqüência máxima real do sinal é de 8 Hz, e requer uma freqüência de amostragem de pelo menos 16 Hz.

A Figura 5 explica o falseamento no domínio da freqüência. Em (a) é exibido o espectro de potência do sinal 2 e em (b) o espectro de potência de um amostrador com 𝑓𝐴 = 10𝐻𝑧. O espectro do sinal 2 após ser digitalizado por este amostrador é exibido em (c). Repare que o espectro de um sinal digital é semelhando ao espectro de sua versão analógica, porém seu perfil “copiado” infinitamente em intervalos que correspondem à freqüência usada para amostrá-lo. No processo inverso, de conversão de digital para analógico, a parte replicada do espectro é removida por um filtro passa-baixa e o sinal reconstituído é mostrado em (d).


Repare, no entanto que, durante a replicação do perfil em (c), houve uma superposição de parte do espectro. Devido a esta superposição, o espectro mostrado em (d) é diferente daquele original mostrado em (a). Esta distorção no perfil é indicativo de que haverá falseamento. O resultado é mostrado na Figura 6 onde são comparados o sinal original e o sinal reconstituído após a digitalização. Note que o sinal reconstituído não equivale nem ao sinal original (sinal 1), nem ao sinal distorcido (sinal 2).

Figura 5 – Representação do sinal no domínio da freqüência

Figura 6 - Sinal original e sinal reconstituído

Existem duas formas para se evitar este problema. A primeira é aumentar a freqüência de amostragem para 16Hz. Assim estaríamos amostrando adequadamente o sinal 2. Na prática utiliza-se freqüência ainda maiores (em torno de 10 vezes a freqüência máxima) para garantir a integridade do sinal mesmo na presença de fatores limitantes em conversores, tal como incertezas e falta de seletividade de filtros.

A segunda solução é realizar uma filtragem do sinal antes dele ser amostrado. A idéia é remover do sinal as freqüência que ultrapassam a freqüência de Nyquist. Este pré-filtro é conhecido como filtro “anti-aliasing” ou anti-falseamento. Esta solução é mais indicada pois elimina os ruídos de alta frequência que seriam responsáveis pelo falseamento. Esta aplicação é exemplificada na figura a seguir.


A figura 7 mostra os espectros do sinal original, amostrador, sinal digitalizado e sinal reconstituído, respectivamente. Dessa vez, o sinal foi previamente filtrado, não houve sobreposição no espectro e o espectro do sinal reconstituído (d) equivale exatamente ao do sinal original (a).

Figura 7 - Representações no Domínio da Freqüência

Considerando que todo sinal possui componentes de alta freqüência indesejáveis, ou ruídos, então sempre que um sinal é amostrado, uma pré-filtragem deve ser realizada. Nos CLPs, os filtros anti-aliasing são encontrados na maioria dos cartões de leitura de sinais analógicos na forma de filtros RC.


Rede analógica e rede digital

7.4. Escolha do tempo de amostragem e dimensionamento de filtro anti-

aliasing

O filtro passa-baixa mais simples que pode ser utilizado como anti-aliasing é o filtro de 1ª ordem. Este filtro elimina freqüências superiores a sua freqüência de corte 𝜔𝑓 (ou 1/𝜏𝑓).

Possui a seguinte função de transferência:

A resposta em freqüência é mostrada ao lado. A partir da freqüência 1/𝜏𝑓, o sistema

começa a atenuar a freqüência de entrada. Esta atenuação atinge 90% na freqüência 10/𝜏𝑓.

Essa faixa de freqüências será chamada de zona de transição.

Onde: X é o sinal de entrada, Y é o sinal de saída e é a constante de tempo do filtro.


Sabe-se que o filtro anti-aliasing deve eliminar freqüências superiores a freqüência máxima do sinal 𝜔𝑚. Assim, no caso ideal, temos que 𝜔𝑓 = 𝜔𝑚. Porém ao utilizar um filtro de

1ª ordem temos que considerar sua zona de transição. Por isso, uma regra prática é posicionar a freqüência de corte do filtro antes da freqüência 𝜔𝑚, mais exatamente em sua metade, ou:

𝜔𝑓 =𝜔𝑚

2 equação 1

A questão seguinte e estimar qual é a freqüência máxima 𝜔𝑚 a ser considerada para o sinal. Quando o sinal a ser amostrado é gerado por um processo físico, podemos estimar que 𝜔𝑚 é aproximadamente 10 vezes o valor da freqüência de corte 𝜔𝑐 da resposta em freqüência do processo, considerando uma função de transferência de 1ª ordem para o mesmo, ou seja:

𝜔𝑚 = 10𝜔𝑐 =10

𝜏 equação 2

Substituindo a equação 2 na equação 1, temos:

𝜔𝑓 =5

𝜏 ou 𝜏𝑓 =

𝜏

5

Ou seja, a freqüência de corte do filtro pode ser dimensionada com um quinto da constante de tempo do processo.

No caso da freqüência de amostragem 𝜔𝑎, esta deve ser o dobro da freqüência máxima. Considerando o uso de um filtro de primeira ordem, a freqüência máxima do sinal filtrado 𝜔𝑚𝑓,

será:

𝜔𝑚𝑓 = 10𝜔𝑓 =50

𝜏 e

𝜔𝑎 = 2𝜔𝑚𝑓 =100

𝜏

E convertendo para período de amostragem, temos:

𝑇𝑎 =2𝜋

𝜔𝑎=2𝜋𝜏

100≈

𝜏

15

Resumindo, dada a constante de tempo τ do sistema a ser controlado, o tempo de amostragem TA e a constante de tempo τf do filtro anti-aliasing, são dados por:


7.5. Aproximação no cálculo digital da ação integral e ação derivativa

O cálculo da integral e da derivada só é definido para sinais contínuos no tempo. No caso de sinais digitais, utilizam-se cálculos aproximados.

Para a ação integral, uma alternativa é a utilização da integração retangular. Nela, a integral (ou área) entre dois pontos é aproximada por um retângulo, cuja base é o tempo de amostragem e a altura é o valor do segundo ponto.

No caso da ação derivativa pode-se utilizar a relação de Euller, que aproxima a derivada pela inclinação de uma reta que liga este ponto ao ponto anterior k-1.

Considere o sinal y(t) e duas amostras realizadas no instante k e no instante k-1. Utilizando a Integração Retangular e a Relação de Euller, temos que:

Aplicando as aproximações à equação de um controlador PID, temos:

Chamamos de erro de aproximação a diferença do valor calculado pela relação discreta CO(k) do valor que seria calculado pela equação contínua CO(t). É importante notar que este erro será menor, quanto menor for o tempo de amostragem 𝑇𝑎, ou seja:

7.6. Discretização de uma função de transferência

Na seção anterior foi apresentada uma forma de aproximar o cálculo de funções matemáticas dinâmicas por meio de equações no tempo discreto. Essa mesma aproximação (retangular) pode ser estendida para qualquer função de transferência.


No tempo discreto, a dinâmica dos sinais digitais é representada por termos atrasados no tempo [y(k-1), y(k-2), ...]. Os pólos da FT implicam em atrasos na saída, onde um atraso de tempo representa uma dinâmica de primeira ordem, dois atrasos de segunda ordem, e assim por diante. Já os zeros implicam em atrasos na entrada.

𝑌(𝑠)

𝑋(𝑠)=

𝑎𝑠 + 𝑏

𝑐𝑠2 + 𝑑𝑠 + 𝑒→ 𝑦(𝑘) = 𝛼𝑦(𝑘 − 2) + 𝛽𝑦(𝑘 − 1) + 𝛾𝑥(𝑘) + 𝛿𝑥(𝑘 − 1)

Chamamos esta técnica de “conversão” de uma função dinâmica contínua em uma equação discreta de discretização.

Considerando a relação 𝑌(𝑠)/𝑋(𝑠) = 𝐺(𝑠), onde 𝑋(𝑠) representa a entrada, 𝑌(𝑠) a saída e 𝐺(𝑠) é uma função de transferência qualquer, a discretização de 𝐺(𝑠) é obtida com o seguinte procedimento:

1. Conversão do domínio S para o domínio Z: Substituir as funções 𝑋(𝑠) e 𝑌(𝑠) respectivamente por 𝑋(𝑍) e 𝑌(𝑍) e substituir cada operador de Laplace s de 𝐺(𝑠) pela relação:

𝑠 =1−𝑧−1

𝑇𝐴, onde TA é o tempo de amostragem

2. Conversão do domínio Z para o domínio do tempo discreto: Essa conversão também é feita de maneira direta, observando as seguintes propriedades:

𝑌(𝑍) → 𝑦(𝑘) valor de 𝑦 na amostra atual

𝑌(𝑍) × 𝑧−1 → 𝑦(𝑘 − 1) valor de 𝑦 na amostra anterior

𝑌(𝑍) × 𝑧−2 → 𝑦(𝑘 − 2) valor de 𝑦 duas amostras anteriores

……

Obs: As mesmas transformações devem ser aplicadas à variável 𝑋(𝑍)

3. Isolar o termo 𝑌(𝑍) na equação.

Para exemplificar, considere a função de transferência de um filtro analógico de primeira ordem.

Fazendo a transformação para domínio “z” e multiplicando cruzado, temos:

E, fazendo a transformação para o domínio do tempo discreto e isolando y(k), temos:


7.7. Controlador PID Industrial

No capítulo 2 foi apresentado o algoritmo de controle PID (Proporcional-Integral-Derivativo), seus fundamentos e técnicas para a determinação de seus parâmetros. Nesta seção será apresentado o Controlador PID, ou PID Industrial, que além de realizar o cálculo digital das ações de controle, também possui todos os mecanismos necessários para uma interação adequada com o processo e com a operação da planta. Abaixo uma representação de um bloco PID Industrial com suas funções típicas de entrada e saída.

7.8.1. Modos de operação e saturadores

É comum um controlador possuir duas chaves de seleção de modo. A primeira, chave “Automático/Manual”, determina se a variável manipulada “MV” é proveniente da saída do controlador “CO” ou de um registro interno definido manualmente. A segunda, chave “Local/Remoto” (ou Local/Cascata), determina a origem do setpoint, que pode ser fixo e específico para a malha, ou obtida externamente (saída de outro controlador, sistema especialista, etc). Essas seleções combinadas resultam em 4 modos de operação distintos: “Manual-Local”, “Manual-Remoto”, “Automático-Local” e “Automático-Remoto”. Os dois primeiros geralmente são equivocadamente omitidos pelo fato da seleção de setpoint parecer irrelevante quando o controlador opera em modo Manual. Porém, será mostrado adiante que é importante para mecanismos de “bumpless” que o setpoint corrente seja determinado, independente do modo de operação do controlador.

Já os saturadores e limitadores são usados para estabelecer limites para a amplitude e taxa de variação dos sinais, respectivamente. Um saturador no sinal de saída de controle (CO), por exemplo, pode ser usado para restringir este sinal apenas à região linear do atuador (por exemplo, de 20 a 80%). Esse tipo de restrição, porém, não deve ser aplicada a ação de controle determinada manualmente (MV_manual). Veja no diagrama de blocos abaixo um exemplo de posicionamento das chaves e dos saturadores.

Equação do filtro discreto de primeira


Figura 8 - Diagrama de blocos de um controlador PID com chaves de seleção de modo, saturadores e limitadores

7.8.2. Escadas de sinais de entrada e saída

Um controlador pode trabalhar com sinais de entrada/saída em escalas diferentes ou normalizar os sinais de maneira que todos operem na mesma escala.

No primeiro caso, “controlador de escala não-normalizada”, o cálculo considera as variáveis em suas escalas próprias, por exemplo, para um controlador de vazão mássica atuando na velocidade de uma correia, as faixas poderiam ser de 0-1000 ton/h para SP e PV e 0 a 500 rpm para a MV.

No segundo caso, “controlador de escala normalizada”, as faixas dos sinais de entrada (SP e PV) e de saída (MV) são iguais, por exemplo, todos na escala de 0 a 100%, de 0 a 4095, ou de -32768 a 32767. Em algumas situações, o controlador faz a leitura dos sinais de entrada em escala de engenharia, porém realiza uma conversão interna para normalizar a escala dos sinais antes de utilizá-los.

O uso de escalas normalizadas é altamente recomendável. Além de ser o padrão adotado pela ISA, esta prática torna o ganho do controlador adimensional, facilitando sua interpretação. É importante também observar que os testes para modelagem do processo (obtenção de G(s)) devem ser efetuados considerando a mesma escala utilizada pelo controlador.

Exemplo de cálculo de ação de controle em controlador normalizado e não-normalizado

Considere um bloco PID com ganho 𝐾𝐶=2, escala da PV e SP de 0 a 1500 oC e com escala da MV de 0 a 100%. Se num dado instante SP=1300 oC e PV=1250 oC, temos que:

- Para um controlador normalizado:

Escalas dos sinais de entradas

não-normalizadas

Escalas dos sinais normalizadas


𝑒𝑟𝑟𝑜 = 𝑆𝑃 − 𝑃𝑉 = 50℃

𝑒𝑟𝑟𝑜𝑁𝑜𝑟𝑚 = (50℃ − 0℃

1500℃ − 0℃)100% = 3,33%

𝐶𝑂 = 𝐾𝐶 ∗ 𝑒𝑟𝑟𝑜𝑁𝑜𝑟𝑚 = 6,66%

- E, para um controlador com escalas não-normalizadas, temos:

𝑒𝑟𝑟𝑜 = 𝑆𝑃 − 𝑃𝑉 = 50℃

𝐶𝑂 = 𝐾𝐶 ∗ 𝑒𝑟𝑟𝑜 = 100%

Repare que para a mesma entrada e para o mesmo valor de Kc, os controladores geram saídas totalmente distintas.

7.8.3. Direção da ação de controle

Um controlador com ação direta é aquele que responde a um aumento do erro, aumentando o valor da saída (ganho positivo). E o controlador de ação reversa é aquele que responde a um aumento do erro diminuindo o valor da saída (ganho negativo).

A seleção do tipo de ação vai depender do processo a ser controlado. Usa-se ação direta quando um aumento da PV requer um aumento do sinal da MV (ganho do processo positivo) e usa-se ação reversa quando um aumento da PV requer uma diminuição do valor da MV (processo com ganho negativo). Abaixo a nomenclatura para ação direta e reversa retirada de manuais de alguns fabricantes de controladores:

Na Figura 9 um exemplo de como escolher a direção de controle para diferentes configurações de controle para o nível de um tanque.


Figura 9 – Processo com ação de controle direta e processo com ação reversa

7.8.4. Tratamento para “chutes” na ação derivativa

A ação derivativa é proporcional a variação do erro. Assim, variações em degrau no sinal do erro implicam numa derivada tendendo a infinito, o que resulta num “chute” na saída do controlador. Como o erro é a diferença entre o SP e a PV, esta situação pode ocorrer em duas situações: (1) mudanças em degrau no SP ou; (2) variações em degrau no sinal da PV, que ocorre naturalmente em sistemas digitais devido à resolução do conversor e é agravado pelo ruído de medição.

A solução para a primeira situação é alimentar a ação derivativa diretamente com o sinal da PV, ao invés do sinal do Erro (controlador tipo PI-D). Assim, a ação derivativa deixa de enxergar mudanças no SP. E a solução para a segunda situação é filtrar o sinal da PV antes de realizar o cálculo da ação derivativa, com o intuito de remover altas freqüências e suavizar suas variações bruscas.


Figura 10 – Mecanismo para proteção da ação derivativa contra “chutes”

Se o filtro da ação derivativa é de primeira ordem, uma regra prática para o seu dimensionamento é utilizar uma constante de tempo dez vezes menor que o valor do tempo derivativo (𝜏𝑓 = 𝑇𝐷/10).

A Figura 11 compara o comportamento de um controlador PID convencional (derivativo agindo sobre o erro) e um controlador PI-D (derivativo agindo na PV) durante uma mudança em degrau no SP e uma variação na PV. Note que a única diferença entre os dois é que o PI-D se mantém estável durante a mudança no SP.

Figura 11 – Comparação entre o comportamento da ação derivativa de um PID e um PI-D

7.8.5. Mecanismo anti reset-windup

O reset-Windup é um problema associado com a ação integral quando, durante a saturação da saída de controle, ela permanece acumulando o erro e assim gerando uma saída cada vez mais afastada dos limites permitidos. Se, em seguida, ocorrer uma inversão do sinal do erro, a saída de controle continua saturada até que a ação integral retorne para um valor compatível com a faixa de controle.

Este efeito é ilustrado na Figura 12. Note que a partir do instante 180 s, a saída do controlador fica saturada em 100%, porém internamente a saída de controle continua crescendo de valor, chegando próximo de 150%. Após a reversão do erro no instante 280 s, o controlador fica travado um tempo em 100% devido a essa sobre elevação.


Figura 12 – Efeito de reset-windup durante saturação da ação de controle

Na Figura 13 é mostrada uma nova simulação para um controlador com uma proteção para este problema (mecanismo anti-windup). Este mecanismo consiste em “congelar” a ação integral sempre que a saída do controlador estiver saturada.

Figura 13 – Mecanismo anti-windup

7.8.6. Transição suave no chaveamento de modos de operação

Durante a operação de uma planta, é indesejável a ocorrência de uma ação de controle abrupta e com uma amplitude que ultrapassa a faixa de trabalho normal do atuador.


Chamamos este degrau na MV de “chute no processo” e, além de poder causar danos ao processo, ele pode causar uma instabilidade na planta. Este evento ocorre com pequena ou grande intensidade durante mudança no Setpoint e durante chaveamento entre os modos de operação do controlador “manual↔automático” e “local↔remoto”. Por isso, fabricantes de sistemas de controle incorporam aos blocos controladores diferentes mecanismos para garantir uma transição suave na saída do controlador durante esses eventos. Eles são conhecidos pelo termo em inglês “bumpless transfer”.

A Figura 14 mostra um exemplo de “chute no processo” ocorrido durante o chaveamento do controlador do modo manual para modo automático (instante de 140s).

Figura 14 – Chute no processo durante chaveamento de modo manual para automático

Serão apresentados dois mecanismos “bumpless transfer” para chaveamento de modo ManualAutomático:

PV Track (Rastreamento da PV pelo Setpoint): Enquanto o controlador está em modo manual, o valor corrente da PV é copiado para o setpoint e o valor corrente da MV é copiado para a ação Integral. Assim, após o chaveamento, com o erro nulo (SP=PV), a ação do controlador se mantém no mesmo patamar. A desvantagem é que nessa operação o setpoint original é perdido. O seu retorno ao valor original deve então ser feito com mudanças graduais (uma rampa, por exemplo) manualmente ou automaticamente por meio de uma função programada. Ver Figura 15.

MV Track (Rastreamento da MV pela ação integral): Neste mecanismo a ação integral do controlador, enquanto a malha opera em modo manual, é calculada de maneira a igualar a saída de controle CO à MV. Isso é realizado calculando-se o termo I conforme a equação 1. Após o chaveamento, o termo integral volta a ser calculado na sua forma original. Como o valor inicial da ação integral anula a ação P

SP

MV


e D, então o controlador passa a responder como uma estrutura I-PD, ou seja, apenas a ação integral age no sentido de reconduzir o processo ao seu patamar de controle. Ver Figura 16.

açãoDaçãoPMVaçãoI MANUAL

equação 1

Figura 15 – Chaveamento suave usando PV-Track

Figura 16 – Chaveamento suave usando CO-Track


7.8.7. Transição suave na mudança de SP (controlador com dois

graus de liberdade)

O “chute no processo” também ocorre quando o controlador responde a uma mudança em degrau no setpoint e a amplitude do degrau na saída depende do valor do ganho do controlador. Mecanismos podem ser implementados para suavizar a transição de um patamar de setpoint para outro.

Antes de apresentar estes mecanismos, é importante considerar se o objetivo de controle é rastrear mudanças no SP (servo-mecanismo) ou rejeitar distúrbios de carga (regulação). No primeiro caso, nenhum mecanismo deve ser implementado, pois é importante o controlador “enxergar” o degrau no SP. Já no caso de uma malha de regulação, o SP é normalmente constante e a malha só é perturbada por distúrbios externos que, por natureza, são “suaves”, ou seja, não possuem componentes de alta freqüência. Neste caso, é interessante utilizar um mecanismo para também suavizar a mudança no SP.

A alternativa mais simples é utilizar uma estrutura I-PI. Nela, apenas a ação integral opera sobre o sinal do erro. As outras operam no sinal da PV. Esta estratégia piora o desempenho servo-mecanismo e privilegia uma boa resposta regulatória. O algoritmo é mostrado abaixo.

Figura 17 – Estrutura I-PD. Utilizada para transição suave em mudança de SP quando a malha for apenas para

regulação.

O mais comum, entretanto, é que o objetivo da malha seja regulação, porém ela também precisa ter um desempenho razoável para rastrear uma mudança no SP. A dificuldade neste caso é que existe uma relação de compromisso entre uma boa resposta a distúrbios e uma boa resposta em mudanças de setpoint. Se considerarmos que geralmente os distúrbios que chegam ao processo são “suaves”, ou seja, não possuem componentes de alta freqüência, então um controlador mais agressivo pode ser utilizado para rejeitá-los (sem esquecer, é claro, de respeitar critérios de estabilidade). Porém isso pode acarretar problemas durante uma mudança de setpoint. A Figura 18 mostra três simulações, com diferentes valores de ganho, numa malha onde temos uma mudança de setpoint seguida da ocorrência de uma perturbação de carga. Observa-se que com um ganho Kc=1 a malha responde bem à mudança de SP (linha contínua). À medida que este ganho é incrementado, porém, a resposta ao distúrbio melhora enquanto a resposta à mudança de SP piora de maneira considerável (linha tracejada).


Figura 18 – Relação de compromisso entre uma boa resposta a distúrbios e uma boa resposta em mudanças de SP

No caso de malha de controle de regulação, onde o objetivo é ter uma rejeição máxima a distúrbios de carga, é interessante o uso de um controlador com 2 graus de liberdade (PID2). Neste controlador, um ganho “b” cujo valor varia de 0 a 1 é associado ao sinal do SP. De acordo com o valor de “b” é possível ajustar entre uma boa resposta ao distúrbio e uma boa resposta à mudança de SP. Por exemplo:

Para b=1, temos um controlador PID clássico, que prioriza mudanças no SP

Para b=0, temos um controlador do tipo I-PD, onde apenas a ação integral “enxerga” variações no SP. Este controlador prioriza rejeição de perturbação

Para b=0,5 temos um controlador híbrido, que tenta dar um peso igual em mudanças de SP e perturbações de carga

Figura 19 – Estrutura de um controlador com 2 graus de liberdade


7.8. Controladores Lógicos Programáveis

A Figura 20 mostra o esquema de uma malha de controle baseada em CLP. O cálculo PID é realizado no CLP por meio de operações matemáticas programadas ou utilizando um bloco funcional dedicado. A interação com o processo se dá por meio de cartões analógicos de entrada e saída, que funcionam como conversores A/D e D/A respectivamente.

Figura 20 – Sistema de Controle Baseado em CLP

A cada ciclo de scan, o sinal de entrada (variável controlada) é processado e uma ação de controle é gerada e transmitida para o atuador. A Figura 21, à esquerda, mostra um fragmento de um programa em Ladder com a chamada de um bloco PID em um CLP comercial. Um temporizador é utilizado para determinar o intervalo de execução (ou tempo de ciclo) do bloco. Para configuração do bloco, devem-se informar os valores dos parâmetros de sintonia (P, I e D), os endereços das variáveis para leitura dos sinais (PV/SP) e o endereço da variável para escrita da saída (MV). À direita, a figura mostra a janela de configuração do bloco, onde alguns dos parâmetros são:

“PID Equation: Independent” (algoritmo do tipo paralelo);

“Derivative Of: PV” (ação derivativa a partir da PV)

“Control Action: SP-PV” (Ação de controle direta)

“PV Tracking: No” (Transferência suave do tipo PV-Track desativada)

“Update Time (Secs): 0.5” (Tempo de amostragem do bloco de 500 ms)

Engineering Units e Input Range (Valores para normalização de escala da PV e SP)


Figura 21 – Lógica Típica de Malha PID e Tela de Configuração

7.8.1. Tempo de Atualização (Ciclo de Scan)

É característica dos controladores lógicos programáveis executarem seus programas de forma cíclica. Até o final da década de 90, todos os CLPs executavam as lógicas como uma seqüência única de instruções que eram “quebradas” apenas por desvios condicionais (chamadas a sub-rotinas) ou incondicionais (jump’s). Chamaremos estes controladores de CLPs baseado em ciclo de scan único.

Recentemente, os CLPs incorporaram tecnologias de gerenciamento de tarefas herdadas dos sistemas operacionais multi-tarefas com escalonamento preemptivo ou não-preemptivo de tarefas. Nesses sistemas, as instruções são divididas em tarefas com períodos de scan e níveis de prioridades determinados. Este tipo de CLP é mais adequado para implementação de malhas de controle, pois consegue garantir um intervalo de execução regular para os blocos as instruções de controle.

7.8.2. CLPs Baseados em Ciclo de Scan Único

A Figura 22 é uma representação do ciclo típico de operação de um CLP.

Figura 22 – Ciclo de Scan Típico

O tempo que se leva para completar um ciclo depende da quantidade de pontos de Entrada e Saída (E/S) e do tamanho do programa. Ciclos de scan típicos são de 10 a 200 mseg, apesar de poderem variar de poucos milissegundos a vários segundos. As partes de inicialização


e a atualização de E/S normalmente não variam de um ciclo para outro. Entretanto, o período de um ciclo de scan pode mudar devido à chamada de subrotinas ou devido ao tratamento de interrupções e eventos de comunicação.

A Figura 23 mostra a tendência do período de scan de um CLP cujo programa faz chamada para uma sub-rotina de cálculos. Em dado momento, o período de scan pulou de 50 para mais de 100 ms.

Figura 23 – Variação no Tempo de Scan de um Programa de CLP Típico

Esse ciclo de scan variável irá causar erros no cálculo do bloco PID de não for considerado. A chamada a um bloco PID deve ser realizada em intervalos rigidamente regulares. Se isso não for possível, as variações no tempo de scan devem ser compensadas no cálculo do PID.

7.8.3. Efeitos de Ciclos de Execução Irregulares

O tempo de execução de um controlador PID é determinado via programação mas em muitos controladores ele também deve ser informado como um parâmetro interno do bloco PID. Este parâmetro, chamado “update time” ou “tempo de atualização”, é utilizado diretamente no cálculo dos termos integral e derivativo (ver equação abaixo).

Equação PID na forma discreta

BiasUpdateTime

PVanteriorPVatualKdUpdateTimeErTotalizado

TiEKpMV

**

1*

Dessa forma, para que o cálculo seja executado corretamente, o parâmetro Update Time deve ser necessariamente igual ao período em que o bloco é executado. Porém, quando o tempo de scan do CLP varia, esta condição deixa de existir, pois o UpdateTime é geralmente um parâmetro fixo. A conseqüência é um erro no cálculo do controlador, ilustrado na Figura 24. Este problema é significativo quando a variação do ciclo de scan do CLP representa mais de 10% do tempo de atualização do bloco PID.


Figura 24 - Efeitos da variação no Tempo de Amostragem na ação integral e na ação derivativa

7.8.4. Métodos de Temporização

Para contornar o problema causada pela variação no ciclo de scan, uma solução é o uso de um temporizador controlando a execução do bloco PID e o uso de uma instrução para correção do parâmetro interno UPD Time com o valor do último tempo de scan. O preset do temporizador deve ser ajustado com o maior valor possível, respeitando as recomendações sobre o tempo de amostragem do controlador apresentadas na seção 7.4.

A Figura 25 mostra um exemplo de uma implementação de malha PID. A chamada do bloco PID (PD18:11) é determinada pelo temporizador T9:416, com um intervalo de execução de 200ms. Note que, após o final da contagem, o valor acumulado no temporizador é movido para o parâmetro PD18:11.UPD (UpdateTime do bloco PID). Esta operação, feita sempre que o PID é ativado, considera as variações de ciclo de Scan, aumentando a precisão do cálculo do controlador.


Figura 25 – Exemplo de Implementação de Malha PID

Esta solução, no entanto, funciona bem para PIDs com atualização acima de 100ms. Para valores inferiores, recomenda-se o uso de instruções de tempo real disponíveis em alguns CLPs. Estas instruções são executadas como interrupções independentes do ciclo de execução.

7.9. Exercícios

E7.1 A faixa (range) de um transmissor é de -3000 a 3000 mmCa. Qual deve ser o tamanho da palavra binária do conversor A/D de forma que a resolução seja de pelo menos 1mmCA.

Determine qual deve ser o tempo de amostragem Ta e a constante de tempo do filtro anti-aliasing para o controle digital dos processos com as seguintes funções de transferência.

a) 𝐺(𝑠) =4

25𝑠+1 b) 𝐺(𝑠) =

1

(𝑠+1)(6𝑠+1)

E7.2 Observando a versão em equação de diferenças de um algoritmo PID (Nota de aula, página 79), o que ocorre com a intensidade das ações proporcional integral e derivativa se o tempo de amostragem real (realizado pelo sistema digital) for duas vezes maior que o tempo de amostragem utilizado na equação? Cite uma situação prática em que este evento pode ocorrer.

E7.3 Obtenha a versão digital, em equação de diferenças, de um filtro analógico com constante de tempo de 20 segundos. Considere um tempo de amostragem de 1 segundo.

E7.4 Utilizando uma técnica de discretização, obtenha, no forma de equação de diferença, um filtro digital LEAD-LAG. A função de transferência deste tipo de filtro é:

1

1

)(

)(

2

1

s

s

sX

sY


E7.5 A função abaixo, escrita em linguagem C, mostra uma implementação de um controlador PID. Analise o código e responda:

int function controlador (PV,PV_ant, SP,I_ant)

Kc = 1;

Ki = 10; //ganho ação integral (rep/min)

Kd = 0.03; //ganho ação derivativa (min)

b = 1;

Ta = 0.3; //tempo de amostragem (segundos)

acao_P = Kc*((b*SP)-PV);

acao_I = Kc*Ki*Ta*(SP-PV)+I_ant;

acao_D = Kc*Kd*(PV-PV_ant)/Ta;

co = acao_P + acao_I + acao_D;

return co;

a) Qual é o tipo de algoritmo deste controlador: ISA, Paralelo ou Série?

b) O algoritmo possui transição suave em mudança de setpoint? Justifique

c) Proponha uma mudança no algoritmo para que ele tenha anti-windup

d) Inclua no código um filtro de primeira ordem que proteja a ação derivativa contra

presença de ruído na PV.

E7.6 Um bloco PID foi adicionado diretamente ao Ladder principal de um programa de CLP cujo tempo de scan médio é de 10 ms. Explique porque esta implementação é inadequada.

Documents

Controle de Processos Industriais Parte 7