Eletrônica Digital - Elementos_Basicos

7/26/2019 Eletrnica Digital - Elementos_Basicos

1/94

Elementos Bsicos

daEletrnica Digital

7414

Q

Q

K

J

Clock

A B S

0 0

0

0

1

1

1 1

C

0 00

0

1

11 1

1

1

11

0

0

0

0

0

1

1

1

1

11

0

AB 00 01

0

1

11 10C

0

1

1 1

11

1

0

AB 00 01

0

1

11 10C

0

1

1 1

11

1

0

S = AC + AC + B_ _

Clock

Reset

Q

Q

Q

0

1

2

AtrasoMximo

AtrasoMximo

Professor

Frederico Oioli de Campos


2/94

Prefcio

Esta apostila a compilao do contedo das aulas de Eletrnica Digital que ministrei na ETE Jlio de Mesquita desde

1991 at 1996. Todo ano o contedo sofreu alterao visando a atualizao e introduo de novos conceitos.

A primeira vez que ministrei esta matria(1991), usava a preparao de aula propriamente dita para compor a lousa e os

alunos a copiavam. Nos ano seguintes (1992, 1993 e 1994), usando uma cpia xerox do caderno do aluno Fbio Sandon, alterava,

no prprio quadro negro e na cpia, os pontos falhos e os incrementava com novos assuntos. Em 1995, a carga horria da

disciplina foi reduzida pela metade e no havia outra sada a no ser a composio de uma apostila. Em 1996, a apostila teve

nova editorao, correo de erros e, finamente em 1997, graas aos atentos olhos dos alunos Vagner Alves da Cunha e Eric

Danzi Lemos mais erros foram corrigidos e a nova edio apresentada nas pginas seguintes.

O contedo a ser estudado compreende os elementos bsicos da Eletrnica Digital, pontos de partida elementares desta

Cincia e que so muito requisitados em exames de qualificao para o mercado de trabalho para tcnicos em Eletrnica.

A bibliografia usada para a elaborao de todos os textos e esquemas est relacionada a seguir e cabe a mim alertar que

os apontamentos de aulas, feitos na minha graduao pela Faculdade de Engenharia Industrial, tambm foram uma importante

fonte de pesquisa.

Frederico Oioli de Campos

So Paulo, 13 de Setembro de 2001


3/94

ndice:

Adjacncia........................................................................................................................................................................22lgebra Booleana ...............................................................................................................................................................5Analgico X Digital..............................................................................................................................................................1Apndice 1 - Portas Lgicas.............................................................................................................................................75Apndice 2 Data Books.................................................................................................................................................80Apndice 3 Formas Padro...........................................................................................................................................87Bibliografia........................................................................................................................................................................91Chave anti rebote .............................................................................................................................................................38Circuitos MEALY..............................................................................................................................................................59Circuitos Combinacionais.................................................................................................................................................27Circuitos MOORE.............................................................................................................................................................54Circuitos MOORE com Flip-Flops RS e JK......................................................................................................................57Circuitos Seqenciais.......................................................................................................................................................50Circuitos Seqenciais - Elementos Bsicos.....................................................................................................................35Circuitos Seqenciais - MOORE e MEALY......................................................................................................................54Codificador .......................................................................................................................................................................31Contador Binrio Assncrono............................................................................................................................................52Contador Binrio de Mdulo Arbitrrio Assncrono ..........................................................................................................52Contador em Anel.............................................................................................................................................................50Contador em Anel Torcido................................................................................................................................................51Converso Analgica/Digital por modulao DELTA ou modulador PWM......................................................................72Converso da Base DECIMAL para a Base BINRIA .......................................................................................................3Converso de Base BINRIA para a Base DECIMAL .......................................................................................................4Converso de Bases ..........................................................................................................................................................3Converso Digital/Analgica para seqncia de BYTES .................................................................................................68Converso Digital/Analgica por demodulao de PWM.................................................................................................74Conversor A/D com comparadores de tenso.................................................................................................................71Conversor A/D com quantizao em Bytes......................................................................................................................71Conversor D/A a resistor ponderado................................................................................................................................68Conversor D/A de escada R-2R.......................................................................................................................................69Conversores D/A e A/D ....................................................................................................................................................68Decodificador....................................................................................................................................................................30Demultiplexador................................................................................................................................................................33Eletrnica Digital.................................................................................................................................................................1Endereamento de um Mapa de Karnaugh .....................................................................................................................19Enlace...............................................................................................................................................................................22Estado ..............................................................................................................................................................................54Flip-Flop JK ......................................................................................................................................................................46Flip-Flop RS......................................................................................................................................................................42Flip-Flop tipo D .................................................................................................................................................................44Flip-Flop tipo T..................................................................................................................................................................47Funo COMPLEMENTO ..................................................................................................................................................6Funo E COINCIDNCIA...............................................................................................................................................15Funo E ou AND...............................................................................................................................................................7

Funo IGUALDADE..........................................................................................................................................................6Funo NE ou NAND .......................................................................................................................................................11Funo NOU ou NOR.......................................................................................................................................................11Funo OU EXCLUSIVO ou EXCLUSIVE OR.................................................................................................................14Funo OU ou OR..............................................................................................................................................................8Funes Booleanas............................................................................................................................................................5Funes de DUAS OU MAIS variveis binrias.................................................................................................................7Funes de UMA varivel binria.......................................................................................................................................6Funes e Portas Lgicas Especiais................................................................................................................................14Identidades Auxiliares ......................................................................................................................................................13Irrelevncia .......................................................................................................................................................................55Latch RS Assncrono........................................................................................................................................................35Latch RS Sncrono ...........................................................................................................................................................38

Latch Tipo D .......................................................................................................................................................................40


4/94


5/94

1

Eletrnica Digital

Introduo

A Eletrnica dividida em dois segmentos que, certamente todos, j ouvimos falar:

1) Eletrnica Analgica2) Eletrnica Digital

A Disciplina Sistemas Digitais e Microprocessadores (SDM), ministrada nos primeiro e segundo mdulos docurso de Eletrnica da ETE Jli de Mesquita,introduz o aluno este ramo da Eletrnica atravs do estudo deseus Elementos Bsicos e da lgebra de Boole.

Analgico X Digital

No dia-a-dia encontramos diversos tipos de aparelhos eletrnicos que so classificadas como DIGITAISou ANALGICOS. Esta classificao fica por conta do produtor do aparelho ou ento ns mesmos acabamos

por classifica-los intuitivamente. Mas, afinal, quais so os parmetros cientficos usados para classificar umproduto eletrnico em ANALGICO ouDIGITAL?

Antes de mais nada, precisamos definir as palavras ANALGICO e DIGITAL.Usando de um exemplo bastante grosseiro podemos ter uma primeira idia:

a) Rampa X Escada

Ao analisarmos a RAMPA percebemos que se uma pessoa comear a subi-la, poder ocupar cada umadas infinitas posies existentes entre o incio e o fim, j no caso da ESCADA, a pessoa poder estar emapenas um dos seus 8 degraus. Sendo assim, podemos dizer, com um certo receio, que a RAMPA est para oANALGICO, assim como a ESCADA est para o DIGITAL.

b) Voltmetro ANALGICO X Voltmetro DIGITAL

Enquanto no Voltmetro ANALGICO, o ponteiro pode ocupar infinitas posies entre o maior e omenor valor da escala, no Voltmetro DIGITAL os valores mostrados pelo displayso discretos, isto , existeum nmero finito de valores entre o maior e o menor valor da escala.

Atravs destes exemplos, podemos concluir que a classificao dita ANALGICA ser dada a tododispositivo que puder apresentar infinitas sadas (ou resultados) entre dois pontos preestabelecidos, em contrapartida, todo dispositivo que apresentar finitassadas (ou resultados) ser designado de DIGITAL.

Usando termos mais cientficos dizemos que um dispositivo ANALGICO quando a sua sada foruma funo contnua e que um dispositivo DIGITAL quando a sua sada for uma funo discreta.


6/94

2

1 2

5

10

.1

.5

.01

+ -

.1 1 10 20 50 -

+

No caso dos voltmetros, o processo pelo qual medimos a tenso eltrica entre dois pontos resulta emsadas. Porm em determinadas situaes, as entradas que so ANALGICAS ou DIGITAIS:

c) Boto de Volume X Controle Remoto

Volume

Brilho

Contraste

Para ajustar o volume de seu televisor, usando o "boto", voc ter infinitasposies para escolher,mas no controle remoto observamos que a intensidade do som muda em pequenos saltos e, em algunsmodelos, aparece no vdeo o valor selecionado, normalmente de 0 a 50. importante observar que voc no

consegue estabelecer o valor 19,5 para o volume do televisor controle remoto, pois os saltos de valores sode 1 em 1.

Podemos dizer, ento, que o televisor com "boto" tem em seu circuito de som uma entradaANALGICA para o ajuste e que o televisor controle remoto tem sem seu circuito de som uma entradaDIGITAL.

H, ainda, dispositivos com entradas e sadas ANALGICAS e processamento DIGITAL, como oCompact Disk Player ou CD Player, onde o som original ANALGICO por natureza, a gravao feita deforma DIGITAL, e na reproduo temos novamente o som ANALGICO.

Finalmente podemos dizer, com segurana, que a Eletrnica Analgica processa sinais com funescontnuase a Eletrnica Digital processa sinais com funes discretas.

Vantagens da ELETRNICA DIGITALComo vimos nos exemplos acima, uma sada digital apresenta um nmero finito de valores e por isso

fica muito mais simples o trabalho com estes sinais, j um dispositivo analgico, com infinitos valores, precisade uma anlise muito detalhada, para que o trabalho seja executado sem que se perca partes do sinal.

Para simplificar ainda mais o processamento de sinais digitais, foi retomada uma antiga tcnica denumerao, a numerao BINRIA, que usa apenas dois smbolos para a representao de nmeros. Como ossinais so discretose portanto mensurveis facilmente, se enumerarmos esses valores usando a numeraoBINRIAteremos um Conjunto Universo com apenas dois elementos distintos para representarmos os sinaisdesejados. Isso tudo quer dizer que num dispositivo digital eletrnico teremos o processamento conjuntosfinitos cujos elementos se apresentam em apenas dois valores. A esses conjuntos d-se o nome de BYTES eaos seus elementos, o nome de BITs.

Pode ser que at esse instante esses conceitos ainda estejam confusos para voc, mas no decorrer do

curso as coisas se esclarecero facilmente e de forma natural. Vamos nos concentrar agora em um pontomuito importante: a converso de nmeros decimais para binrio e vice-versa.


7/94


8/94

4

Converso de Base BINRIA para a Base DECIMAL

Tambm podemos fazer a converso de bases de maneira inversa, isto , a partir de um nmero emBINRIO chegamos ao seu equivalente em DECIMAL. Da mesma forma que os nmeros DECIMAIS podemser decompostos em mltiplos de 10 os nmeros em BINRIO podem ser decompostos em mltiplos de 2:

(47602)10 = 40000 + 7000 + 600 + 00 + 2 =

= 4x104

+ 7x103

+ 6x102

+ 0x101

+ 2x100

(10010)2 = 10000+ 0000 + 000 + 10 + 0 =

= 1x24 + 0x23 + 0x22 + 1x21 + 0x20 == 1x16 + 0x8 + 0x4 + 1x2 + 0x1= (18)10

Em ambos casos, o valor da cifrausada para a representao do nmero multiplicado pela base donmero que elevada a n-1, onde n o nmero de cifras que compem o nmero. Observe que a na segundalinha do segundo exemplo que ocorre a converso da base BINRIA para a DECIMAL e na terceira linhatemos apenas "contas" para resolver.

Exerccios:

Converter os nmeros representados em BINRIOpara a base DECIMAL:

a) 1001010

b) 101010

c) 111101

d) 1000000

e) 11111


9/94

5

lgebra BooleanaIntroduo

Na Frana do sculo passado, um filsofo chamado George Boole desenvolveu uma sistemtica deanlise de situaes bastante peculiar. Para o equacionamento e resoluo de seus problemas, o filsofoanalisava cada ponto envolvido na questo e os atribua apenas duas hipteses completamente opostas.Exemplos:

ACESO APAGADOPERTO LONGECLARO ESCURO

VERDADEIRO FALSONORTE SULLESTE OESTE

SIM NOHIGHT LOW

0 1

Um tpico problema analisvel pela lgica de Booleest descrito abaixo:

Um fazendeiro chamado Bastio tinha doisceleiros, um no lado norte da sua fazenda e outro no ladosul, um lobo, um bode e vrios ps de couve. Bastio trabalhava duro todo dia e ainda tinha que vigiar seuspertences pois lobos apreciam os bodes e bodes apreciam ps de couve. O pobre fazendeiro caminhava,vrias vezes por dia, de um celeiro a outro, com as couves dentro de uma sacola em suas costas e com umavara bem comprida nas mos, onde numa extremidade estava amarrado o lobo e na outra o bode.

Este problema, analisado pela lgica booleanateria a seguinte estrutura:

1) Se o lobo deixado com o bode, na ausncia de Bastio, ele vai comer o bode.2) Se o bode deixado com os ps de couve, quando Bastio estiver ausente, ele vai

comer os ps de couve.3) Bastio, o lobo, os ps de couve e o bode podem estar no celeiro do norteouno do sul.

George Boole, em sua tese, propunha o uso de variveis binriaspara o equacionamento e resoluodeste tipo de problema e definia essas variveis como sendo aquelas que podem assumir apenas dois valores.

O mundo, na poca de Boole, usava seus estudos apenas na filosofia, mas desde o surgimento daEletrnica Digital, as regras de Boole vem sendo a base fundamental para qualquer estudo nessa rea.

Na matria Eletrnica Digital I, vamos aprender a lgebra que Boole criou para a resoluo deproblemas equacionados em variveis binriase tambm como construir pequenos dispositivos capazes nossolucionar problemas dinmicos como o do fazendeiro Bastio.

Bastio Lobo

Bode Couves

Norte Sul

Sul

Perigo

Ok

COMPUTER's BASTIO

Sul

SulNorte Norte

Norte

Funes Booleanas

A lgebra desenvolvida por Boolepode ser dividida em dois grupos de funes e ns assumiremos queas variveis envolvidas so binriase podem assumir apenas o valores 0 e 1.


10/94

6

1) Funes de UMA varivel binria

Sejam duas variveis binrias A e Z onde Z funo de A:

Z = f (A)

Como A e Z podem assumir apenas dois valores (0 ou 1) temos apenas duas funes capazes derelaciona-las:

1.1) Funo IGUALDADE

Z = A ( Z igual a A), ou seja:

se A = 0, Z tambm igual a 0, ouse A = 1, Z tambm igual a 1.

1.2) Funo COMPLEMENTO

A funo 1.2 d origem primeira propriedade das funes da lgebra de Boole:

Exemplo:

Exerccios:

Determine o valor de S nos casos abaixo:

Z = A ( Z o complemento de A), ou seja:

se A = 0, Z igual a 1, ouse A = 1, Z igual a 0.

O complementode uma varivel jcomplementada igual ao valor da prpria

varivel sem complemento.

A = 0A = 1A = 0

a) A = 1S = BB = CC = A

b) C = 0D = BB = CS = D


11/94

7

2) Funes de DUAS OU MAIS variveis binrias

Sejam nvariveis binrias A, B, C, n e Z, onde Z funes de A, B, C, n:

Z = f (A, B, C, n)

Como agora nos envolvemos com mais de uma varivel, teremos um nmero maior de funescapazes de relacion-las atravs da lgica:

2.1) Funo E ou AND

Z = A B ou Z = AB

Z assumir o valor 1 se, e somente se, A eB forem 1.

Exemplo:

Dados os valores das variveis binrias A, B, C e D, calcule o valor de S.

A = 1 B = 1 C = 0 D = 0

Soluo:

A FunoEpode relacionar infinitas variveis e no apenas 2 como est sugerindo a definioanterior ou mesmo o exemplo. Por este motivo temos que reavaliar a sua definio , mesmo que emnossa disciplina (Eletrnica Digital) usemos poucas vezes mais que 5 variveis em uma mesmaequao.

A funo E ( ou AND ) tem as propriedades Elemento Neutro e Elemento Nulo muitoparecidas com as mesmas propriedades da multiplicao, mas a funo E no pode ser confundidacom esta operao aritmticapois uma funo lgica.

E = A BF = B CG = C EH = G DS = H A

Seja uma funo f(A, B, C, D , n) = Z onde todasas variveis se relacionam pela Funo E, Zassume o valor 1 se, e somente se, todas as

variveis forem 1.

- seA = 1 e B = 1 E = 1- seB = 1 B = 0

- seB = 0 e C = 0 F = 0- seC = 0 e E = 1 G = 0- seG = 0 e D = 0 H = 0- seH = 0 H = 1- seH = 1 e A = 1 S = 1


12/94

8

2.1.1 - Elemento Neutro

A 1 = A

A funo Eaplicada entre uma varivel e 1 resulta o prprio valor da varivel.

2.1.2 - Elemento Nulo

A 0 = 0

A funo Eaplicada entre uma varivel Binria e 0 resulta sempre 0.

2.1.3 - Elemento Complementar

A funo Eaplicada entre uma varivel e seu complemento resulta sempre 0.

2.1.4 - Comutativa

A B = B A

A ordem em que aplicamos a funo E em duas variveis no altera o resultado daequao.

2.1.5 - Associativa

( A B ) C = A ( B C )

Se numa equao temos vrias variveis relacionadas apenas pela funo Epodemoscalcular o seu resultado sem nos preocupar com a ordem em que aplicamos a funo.

Exerccios:

Determine os valores de S nos casos abaixo:

2.2) Funo OU ou OR

Z = A + B

Z assumir o valor 1 se, A ouB ouambas forem 1.

A A = 0

a) A = 1B = 0C = A 1D = F 0E = D A

S = E

b) C = 0B = C 1A = B C 0S = A


13/94

9

Exemplo:

Dados os valores das variveis binrias A, B, C e D, calcule o valor de S.

A = 1 B = 1 C = 0 D = 0

Soluo:

Como podemos observar no exemplo, a Funo OU pode relacionar mais de duas variveis eento temos que melhorar a sua definio:

A funo OU ( ou OR ) tem as propriedades Elemento Neutro e Elemento Nulo muitoparecidas com as mesmas propriedades da adio, mas a funo OU no pode ser confundida comesta operao aritmticapois uma funo lgica.

2.2.1 - Elemento Neutro

A + 0 = A

A funoOU aplicada entre uma varivel e 0 resulta no prprio valor da varivel.

2.2.2 - Elemento "Nulo"

A + 1 = 1

A funo OUaplicada entre uma varivel e 1 sempre resulta 1. Observe que a palavra "Nulo"nos induz a pensar que o resultado da expresso ser 0, mas neste caso a funo resulta 1 e,portanto, devemos entender que a funo se anula resultando sempre 1.

2.2.3 - Elemento Complementar

A funo OUaplicada entre uma varivel e seu complemento sempre resulta 1.

2.2.4 - Comutativa

E = A + BF = B CG = C E + FH = G

D

A

S = H + A

- seA = 1 e B = 1 E = 1- seB = 1 C = 0 F = 0- seC = 0 , C = 0 e F = 0 G = 0- seG = 0 G = 1 G = 0- seG = 1 , D = 0 e A = 1 H = O- seH = 0 e A = 1 S = 1

Seja uma funo f (A, B, C, D , n) = Z onde todas asvariveis se relacionam pela Funo OU, Z assume o

valor 1 se, pelo menos uma das variveis, estiver nvellgico 1.

A + A = 1


14/94

10

A + B = B + A

A ordem em que aplicamos a funo OUem duas variveis no altera o resultado da equao.

2.2.5 - Associativa

( A + B ) + C = A + ( B + C )

Se numa equao temos vrias variveis relacionadas apenas pela funo OU podemos

calcular o seu resultado sem nos preocupar com a ordem em que aplicamos a funo.

Alm dessas propriedades que as funes Ee OU, apresentam isoladamente, temos tambmoutra propriedade quando analisamos as duas funes simultaneamente:

2.2.6 - Distributiva

A ( B + C ) = A B + A C

Se podemos aplicar a propriedade distributiva entre variveis booleanas relacionadas pelasfunes E e OU podemos tambm colocar variveis em evidncia, quando nos for conveniente.Exemplo:

A B + C B + D B = B ( A + C + D )

Exerccios:

a) Verificar se as igualdades so verdadeiras ou falsas:

a) ( A + B ) ( A + C ) = A + BC

b) A + BA = B

2) Simplificar as expresses:

a) F = ( A + B ) ( B + C ) + BC + BAb) F = ( AB + AC + AD ) ( A + B )c) F = ( A + B ) ( C + D ) ( A + D ) ( B + C )d) F = A ( B ( C + D ) + C )e) F = ( A + B ) ( A + C ) ( A + D )f) F = ( A + B ) ( A ( D + C ) ) + AB

Conforme discutimos anteriormente neste captulo e mais detalhadamente no Apndice 1, a Eletrnica Digitaldesenvolveu circuitos capazes de executarem as Funes Booleanas e tambm criou smbolos especiais para cadacircuito. Sendo assim podemos representar equaes complexas usando apenas smbolos. Exemplos:

Exerccios:

1) Representar esquematicamente as funes abaixo:

Representao AlgbricaS = AB + C

Representao Esquemtica

AB

C

S

Representao AlgbricaS = AB + AC + D

AB

Representao Esquemtica

C

D

S


15/94

11

a) S = A + BC + AC b) S = ( A + B ) ( C + D ) ( A + D )

2) Representar algebricamente as funes esquematizadas abaixo:

Da mesma forma que usamos a funo complemento (ou a porta inversora) para calcularmos o complementode uma varivel, podemos calcular o complemento de uma funo Booleana, associando em sua sada uma portainversora. Na verdade, na lgebra de Boole temos as funes complementares correspondentes s funes Ee OUdesignadas como funes independentes e com nomes prprios:

2.3) Funo NE ou NAND

Z assumir o valor 0 se, e somente se, A eB forem 1.

Como nos casos anteriores, precisamos de uma definio mais completa para a funo, ou seja, umadefinio que possa garantir a sua aplicao para um nmero qualquer de variveis.

2.4) Funo NOU ou NOR

Z assumir o valor 0 se, A ouB ouambas forem 1.

c) S = A + BC + D d) S = A + B + C

a)

AB

CD

S

b)

AB

CD

S

c)AB

C

D

S

d)A

B

C

S

Z = A B ou Z = AB

Z = A + B

Seja uma funo f (A, B, C, D , n) = Z onde todas asvariveis se relacionam pela Funo NE, Z assume ovalor 0 se, e somente se, todas as variveis forem 1.


16/94

12

Melhorando a definio temos:

Exerccios:

1) Representar esquematicamente as funes abaixo:

2) Representar algebricamente as funes esquematizadas abaixo:

Um outro estudioso, tambm da poca de Boole, enunciou um teorema que nos permite transformar umafuno E em uma funo OU e vice-versa e, obviamente o teorema ganhou o seu nome:

3) Teorema de De Morgan

O complemento da funo Eaplicado nvariveis igual funo OUaplicada a essas mesmas nvariveiscomplementadas.

ou ento:

a) S = A + B C + B

c) S = AB + AC + A + D

b) S = A + B C + D

d) S = A + B + C + AB + AC

a)

AB

CD

S

b)AB

C

D

S

c)A

B

C

D

S

d)A

B

CD

S

A B C D n = A + B + C + D + n

Seja uma funo f (A, B, C, D , n) = Z onde todas asvariveis se relacionam pela Funo NOU, Z assume ovalor 0 se, pelo menos uma das variveis, estiver nvel

lgico 1.


17/94

13

O complemento da funo OUaplicado nvariveis igual funo Eaplicada a essas mesmas nvariveiscomplementadas.

Exerccios:

1) Verificar se as identidades so verdadeiras ou falsas:

2) Simplificar as expresses:

3) Joo vai ao cinema se Alice for com ele e se ele puder usar o carro da famlia. Entretanto, Alice decidiu ir praia se no estiver chovendo e se a temperatura estiver acima de 26C. O pai de Joo fez planos para usar ocarro para visitar amigos se estiver chovendo ou se a temperatura estiver acima de 26C.

Equacione o problema utilizando a lgebra de Boole de maneira que esta equao seja 1 quando Joopode ir ao cinema.

Vamos finalizar este captulo com um estudo em mais duas funes de Boole aplicveis a apenas duasvariveis. Um estudo mais detalhado sobre essas funes ser feito posteriormente, quando entoanalisaremos as suas aplicaes para um nmero maior de variveis.

4) Identidades Auxiliares

Podemos ainda usar trs identidades na reduo de circuitos lgicos. So elas:

a) A + AB = A

Se colocarmos A em evidncia, temos:

A ( 1 + B ) = A

Como 1 + B = 1, ento:

A 1 = A, ou seja:

A = A

A + B + C + D + n = A B C D n

a) AB + AC = A + B b) AB + AC = A + B

a) F = A + B + C + AC + AB + BC b) F = A B C + A B + A C + B

c) F = A + B + C + D ABC + B d) F = A + B + C + D ABCD


18/94

14

b)

c) ( A + B ) ( A + C ) = A + BC

Aplicando a Distributiva:

= AA + AC + BA + BC

= A + AC + AB + BC= A + A ( C + B ) + BC= A ( 1 + C + B ) + BC= A 1 + BC= A + BC

5) Funes e Portas Lgicas Especiais

Temos ainda duas funes lgicas e suas respectivas portas que devem ser encaradas deforma especial pois a elas no se aplicam diretamente as propriedades e teoremas etudados at agora.So elas:

5.1 Funo OU EXCLUSIVO ou EXCLUSIVE OR

Z assumir o valor 1 se, e somente se, A e B tiverem valores diferentes.

Podemos analisar o circuito que executa esta funo a partir da associao de portas lgicas jestudadas. Isso facilita o entendimento e absolutamente suficiente j que o nosso propsito no o estudo daEletrnica Digital a nvel de componentes discretos e sim a nvel de circuitos integrados.

Se a funo OU EXCLUSIVO assume o valor 1 somente quando os valores em suas entradas sodiferentes temos apenas duas possibilidades para que isso acontea (considerando que esta funo est sendoaplicada em apenas duas variveis):

A = 0 eB = 1 ou A = 1 eB = 0

Temos, ento a seguinte associao capaz de executar essa funo:

Z = A B

A + AB = A + B

Conforme ja vimos, o complemento de um complemento no altera uma expresso, temos:

A + AB = A + AB

Reduzindo a expresso pelo teorema de De Morgam:

= A AB = A ( A + B ) = A ( A + B )

Aplicando a Distributiva:

= AA + AB = 0 + AB = AB = A + B

= A + B


19/94

15

A simbologia usada para representar esta funo :

5.2 Funo E COINCIDNCIA

Z assumir o valor 1 se, e somente se, A e B tiverem valores iguais.

Se a funo E COINCIDNCIA assume o valor 1 somente quando os valores em suas entradas so iguaistemos, tambm, apenas duas possibilidades para que isso acontea (considerando, tambm que esta funoest sendo aplicada em apenas duas variveis):

A = 0 eB = 0 ou A = 1 eB = 1

Da mesma forma que o caso anterior, vamos analisar a funo E COINCIDNCIAusando a associaode portas lgicas j estudadas:

A

B

S

A

B

S

Z = A B

A

B

S


20/94

16

A simbologia para representar esta funo :

muito normal e muito prtico usarmos tabelas para mostrarmos os valores que uma funo Booleanapode assumir, pois se considerarmos um nmero finito de variveis estas tabelas tero um nmero finito delinhas e representaro todos os resultados possveis. Para calcularmos o nmero de linhas pararepresentarmos todas as situaes basta usarmos a seguinte relao:

nlinhas= (2)nvariveis

Exemplo:Uma tabela que represente a funo Eaplicada a duas variveis deve ter:

nlinhas=22= 4

Esta tabela tem a aparncia ilustrada abaixo, e recebe o nome de Tabela Verdadepois capaz derepresentar todasas situaes possveis para o nmero especificado e variveis:

A B S

0 0

0

0

1

011 1 1

0

0

A

BS


21/94

17

Resumo das Funes e Portas Lgicas

Nome da Funo Representao Algbrica Representao Lgica Tabela Verdade

E ou AND

S = A + B

S = A B

OU ou OR

NE ou NAND

NOU ou NOR

OU EXCLUSIVO

ECOINCIDNCIA

S = A B

S = A B

S = A B

S = A + B

A B S

0 0

0

01

11 1

0

11

1

A B S

0 0

0

01

1

1 1

0

00

1

A B S

0 0

001

11 1

1

11

0

A B S

0 0

0

01

11 1

10

0

0

A B S0 0

0

0

1

11 1 0

0

1

1

A B S

0 0

0

0

1

11 1

1

1

0

0

IGUALDADE"DRIVER"

S = A

COMPLEMENTO"INVERSOR"

S = A

A S

0 0

1 1

A S

01 0

1A S

A S

AB S

AB S

AB

S

SAB

SAB

SAB


22/94

18

Resumo da lgebra de Boole, Teoremas e Identidades

Relaes Fundamentais:

Funo Complemento

Funo E A 1 = A

A 0 = 0 A A = A

Funo OU A + 1 = 1

A + 0 = A A + A = A

Propriedades da Funo Ee da Funo OU (separadas)

Comutativa AB = BA A + B = B + A

Associativa (AB)C = A(BC) (A+B)+C = A+(B+C)

Propriedades das Funo Ee da Funo OU (juntas)

Distributiva A(B+C) = AB + AC

Evidncia AB + CB + DB = B(A+C+D)

Teorema de DE MORGAN

Funo OU EXCLUSIVO

Funo E COINCIDNCIA

Identidades Auxiliares

A + AB = A

( A + B ) ( A + C ) = A + BC

A = A

A A = 0

+ A = 1

AB = A + B

A + B = AB

A B = AB + AB = A B

A B = AB + AB = A B

A + AB = A + B


23/94

19

Mapa de Karnaugh

Introduo

No captulo anterior vimos toda a lgebra de Boole e tambm como simplificarmos as funes usandoseus teoremas e propriedades. Agora estudaremos uma nova metodologia para conseguirmos fazer asmesmas simplificaes ou redues de funes lgicas. Esta nova metodologia foi criada com o intuito detornar mais simples o nosso trabalho. Veitch e Karnaugh, foram dois estudiosos do sculo passado que

tornaram possvel a simplificaes de funes lgicas por simples observao visual da tabela verdade, quandoesta est transcrita em mapas especialmente criados para este procedimento.

Endereamento de um Mapa de Karnaugh

O mapa de Karnaugh nada mais que uma tabela verdade escrita de uma forma diferente. Ele composto pelo um nmero de clulasigual ao nmero de linhas da tabela verdade e, portanto, tem 2nclulas,onde n o nmero de variveis que compem a funo. Ento antes de mais nada temos que saber como que se transcreve uma tabela para um mapa de Karnaugh e tambm que saber como que este mapa.

Acredito que todos ns saibamos como jogar um jogo chamado Batalha Naval que tem o seguinteaspecto:

A B C D E F

1

2

3

4

5

6

**

**

**

*

**

Se sabemos jogar Batalha naval, sabemos que a fileira vertical composta por quatro asteriscos tem osseguintes endereos:

B2, B3, B4 e B5Por analogia, as fileiras compostas por trs asteriscos em diagonal e a fileira composta por dois

asteriscos na horizontal tem, respectivamente os seguintes endereos:

D4, E3 e F2 eE6 e F6

Se entendemos esta sistemtica de endereamentopodemos verificar que num mapa de Karnaugh oprocesso muito parecido. Observe o exemplo de um Mapa K de quatro variveis:

ABC

D 00 01 11 10

00

01

11

10

O endereo da clula :A = 1, B = 0, C = 0 e D = 0O endereo da clula :A = 1, B = 0, C = 1 e D = 0e, finalmente, o endereo da clula :A = 0, B = 1, C = 0 e D = 1

Observe a maneira particular que colocamos os valores em binrio. Eles no esto na ordem queestamos acostumados a usa-lo e esta justamente a maneira particular que caracteriza o mapa de Karnaugh.


24/94

20

Para exemplificarmos o endereamento de um mapa K fica mais fcil e mais claro iniciarmos com ummapa de quatro variveis, mas didaticamente vamos estudar primeiro os mapas de 2 e 3 variveis para entochegarmos o de 4.

Mapa K de 2 Variveis

Uma mapa de Karnaugh de duas variveis tem o seguinte aspecto e conforme a sistemtica de

endereamento vista anteriormente teria a seguinte transcrio da sua respectiva tabela verdade:

Tabela Verdade Mapa de Karnaugh

AB 0 1

0

1 1

0 1

1

A B S

0 0

0

0

1

1

1 1 1

0

11

Analisando um mapa K detalhadamente podemos identificar regies onde A sempre 0, onde B sempre 0, onde A sempre 1 e onde B sempre 1, conforme ilustrado abaixo:

AB 0 1

0

1

AB 0 1

0

1

AB 0 1

0

1

AB 0 1

0

1

A = 0 A = 1

B = 0 B = 1

Se voltarmos ao primeiro exemplo do mapa de Karnaugh de 2 variveis podemos entender como estametodologia funciona. Observe que as regies em que a funo tem como resultado o valor 1 so as regiesem que A = 1 ou em que B = 1 e isso nos d a simplificao de Karnaugh, ou seja:

S = A + B

Percebemos, ento que esta a prpria funo OUe j deveramos esperar por isso, pois a tabelaverdade a tabela da funo OU.


25/94

21

A B S

0 0

0

0

1

11 1 1

0

11

AB 0 1

0

1 1

0 1

1

S = A + B

Vamos analisar agora o caso da funo E. Temos a sua tabela verdade e a respectiva transcrio parao mapa de Karnaugh:

A B S

0 0

0

0

1

01

1 1 1

0

0

AB 0 1

0

1 1

0

0

0

Pelo mapa K observamos que nica clula em que a funo apresenta como sada o valor 1 justamente a intercesso das regies em que A = 1 eB = 1, ento dizemos que S = A B.

Exerccios:

Escrever as funes representadas pelas tabelas verdade abaixo:

A B S

0 0

0

0

1

11 1

1

11

0

a) A B S

0 0

0

0

1

11 1

10

0

0

b)

A B S

0 0

0

0

1

11 1 0

0

1

1

c) A B S

0 0

0

0

1

11 1

1

1

00

d)

Mapa de Karnaugh de 3 Variveis

Podemos analisar tambm funes de trs variveis atravs dos mapas K, e para isso basta usarmosdois mapas de duas variveis associados convenientemente. Temos ento duas formas de associ-los que so

completamente equivalentes:


26/94

22

AB 00 01

0

1

11 10C

AB C

00

01

11

10

0 1

A partir deste instante temos que definir alguns parmetros para prosseguirmos os nossos estudos.So eles:

1) Adjacncia

Consideraremos duas clulas de um mapa de Karnaugh adjacentesse, e somente se, as variveis quea endeream apresentem apenas umamudana de valor. Exemplos:

AB C

00

01

11

10

0 1

As clulas e so adjacentes pois para A = 0, B = 0 e C = 0 e para ,A = 1, B = 0 e C = 0.Percebemos ento que apenas A apresentou mudana em seu valor.

As clulas e no so adjacentes pois para A = 0, B = 1 e C = 1 e para , A = 1, B = 1 e C = 0.Percebemos ento que A e C apresentaram mudanas em seus valores.

Exerccios:

Dado mapa de Karnaugh anterior, indicar se as clulas listadas abaixo so adjacentes ou no,justificando a sua resposta:

a) e

b) e

c) e

d) e

3) Enlace

Enlace o agrupamento que fazemos no mapa K afim de visualizarmos as clulas adjacentes. De cadaenlace teremos uma expresso booleana correspondente e estes nos daro o resultado do mapa que afuno simplificada. Os enlaces s podem agrupar um nmero de clulas que seja igual a uma potncia de doisou seja 1 ( 20 ), 2 ( 21 ), 4 ( 22 ), 8 ( 23 ) etc.

Um mapa de Karnaugh de 3 variveis na sua forma horizontal pode ter apenas os seguintes enlaces:


27/94

23

AB 00 01

0

1

11 10C

Enlaces de 1 clula

AB 00 01

0

1

11 10C

AB 00 01

0

1

11 10C

AB 00 01

0

1

11 10C

Enlaces de 2 clulas

AB 00 01

0

1

11 10C

AB 00 01

0

1

11 10CA

B 00 01

0

1

11 10C

Enlaces de 4 clulas

AB 00 01

0

1

11 10C

Enlace de 8 clulas

Podemos concluir ento que cada enlace define uma regio onde as variveis de endereamentoapresentam uma propriedade em comum. Portanto para resolvermos um mapa de Karnaugh devemos seguiros seguintes passos:

1) Identificar as clulas cujos valores so 1

2) Fazermos os enlaces permitidos ( observando as adjacncias e o nmero de clulas do enlace )

3) Deduzirmos a expresso booleana para cada enlace e agruparmos essas expresses atravs dafuno OU.

Exemplo:

Deduzir a funo booleana que representa a tabela verdade abaixo usando o mapa de Karnaugh:


28/94

24

A B S

0 0

0

0

1

11 1

C

0 0

0

0

1

11 1

1

1

1

1

0

0

0

0

0

1

1

1

1

1

1

0

AB 00 01

0

1

11 10C

0

1

1 1

11

1

0

AB 00 01

0

1

11 10C

0

1

1 1

11

1

0

S = AC + AC + B_ _

Exerccios:

Deduzir as funes booleanas representadas pelas tabelas verdade a seguir:

A B S0 00

01

11 1

C

0 00

01

11 1

1111

0000

a)

1

00

0

1

11

0

A B S0 00

01

11 1

C

0 00

01

11 1

1111

0000

b)

0

10

0

0

01

1

A B S0 00

01

11 1

C

0 00

01

11 1

1111

0000

c)

1

10

1

1

10

1

Mapa de Karnaugh de 4 Variveis

Podemos analisar tambm funes de quatro variveis atravs dos mapas K, e para isso bastausarmos dois mapas de trs variveis associados convenientemente.

ABC

D 00 01 11 10

00

01

11

10

As regras de adjacncias e de enlacespara o mapa de Karnaugh de 4 variveis continuam sendo asmesmas j que estas regras valem para mapas com qualquer nmero de clulas. Por isso, neste caso novamos analisar todos os tipos de enlaces possveis, pois podemos correr o risco de criar vcios aos alunos quepassariam a procurar esta referncia ao invs de deduzir quais enlaces so vlidos a partir da anlise de cada


29/94

25

caso. Para ilustrar o procedimento da resoluo segundo Karnaugh em um mapa de 4 variveis citaremos umexemplo:

Dada a tabela verdade abaixo, deduza a funo booleana utilizando o mapa K:

Observaes importantes:

Para no cometermos erros no momento de fazermos os enlaces, devemosobservar duas regras:

1) Fazer primeiro os enlaces com maior nmero de clulas, pois caso contrriocorremos o risco de fazermos agrupamentos que poderiam ser substitudos porum maior.

2) Verificar se em cada enlace existe pelo menos uma clula que pertena a

apenas um enlace, pois corremos o risco de fazermos enlaces redundantes, ouseja, enlaces perfeitamente dispensveis.

A B S0 00

01

11 1

C

0 00

01

11 1

1111

0000

0 00

01

11 10 00

01

11 1

1111

0000

0000000011111111

D1

0

11

1

111

1

1

0

00

00

0

ABC

D 00 01 11 10

00

01

11

10

1

0

1

1 1

1

1

10

1

00

0 0

0

1S = BD + CD + ABD

Obs.

O termo BD devido ao grupo formadoquatro

Exerccios:

Deduzir as funes booleanas representadas pelas tabelas verdade a seguir:


30/94

26

A B S

0 0

0

0

1

11 1

C

0 0

0

0

1

11 1

1

1

1

1

0

0

0

0

0 0

0

0

1

1

1 10 0

0

0

1

1

1 1

1

1

1

1

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

11

1

1

1

D A B S

0 0

0

0

1

11 1

C

0 0

0

0

1

11 1

1

1

1

1

0

0

0

0

0 0

0

0

1

1

1 10 0

0

0

1

1

1 1

1

1

1

1

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

11

1

1

1

D A B S

0 0

0

0

1

11 1

C

0 0

0

0

1

11 1

1

1

1

1

0

0

0

0

0 0

0

0

1

1

1 10 0

0

0

1

1

1 1

1

1

1

1

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

11

1

1

1

Da) b) c)

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

11

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

Exerccios de fixao

Fazer os enlaces e deduzir as funes booleanas nos mapas de Karnaugh representados abaixo:

AB 0 1

0

1

a)

1 0

0 1

AB 0 1

0

1

b)

1 1

0 0

AB 0 1

0

1

c)

1

10

0

AB C

00

01

11

10

0 1

10

1 1

1 1

1 0

d)A

B 00 01

0

1

11 10C

10

1

1

1 10

0

e)

AB C

00

01

11

10

0 1

0

00

0

11

1

1

f)

ABC

D 00 01 11 10

00

01

11

10

g)

1

0

1

1 11 1

1 1

1 1

0 0

0 0

0

ABC

D 00 01 11 10

00

01

11

10

h)

1 1 1

1

1

1

1

1

1

1 1

1

0

0

0

0

ABC

D 00 01 11 10

00

01

11

10

i)

1

1 1

1

1

1

1

1

1

1

0 0

0

0

0

0


31/94

27

Circuitos CombinacionaisSo circuitos digitais que tem como sadas o resultado de funes lgicas aplicadas s suas entradas. Estes

circuitos so formados apenas por portas lgicas e podem ter apenas uma sada, ou ento vrias. Em relao s suasentradas podemos concluir que dever ter um nmero maior que 1, pois caso contrrio teramos uma funo de apenasuma varivel e desta forma estaramos restritos s funes igualdadee complemento. Exemplos:

Arranjo

Lgico

ABCDE

S Arranjo

Lgico

ABCDE

SSS

1

2

3

Estudaremos os circuitos combinacionais mais importantes que temos na Eletrnica Digital, mas no podemosnos esquecer que qualquer arranjo lgico que se enquadre na definio feita acima ser um circuito conbinacional.Acontece, porm que alguns deles so muito usados e sempre aparecem na mesma forma ou ento com pequenasvariaes e por este motivo devem ter um tratamento especial. So eles:

1 - SomadoresEsses circuitos so capazes de executar a soma aritmticade dois nmeros em binrio. So muito

utilizados em circuitos digitais que executam operaes aritmticas, pois podemos reduzir todas operaesaritmticas um conjunto de somas. Analisaremos estes circuitos em duas partes para sermos mais didticos.

1.1 - Meio Somador

Este arranjo lgico capaz de "calcular" a soma de dois bits. Para um melhor entendimento analise osquatro possveis casos da soma de dois bits e veja que esta anlise fundamental para o equacionamento dafuno.

00

+

0

11

+

01

01

+

1

01+

1 ( 2 )10

Para montarmos a tabela verdade do problema vamos chamar o primeiro nmero de A, o segundo deB, o resultado de S e o "vai um" de C ( Carry Bit ). Observe que nos trs primeiros casos o Carry Bit semprenulo, mas no ltimo caso ele tem o valor 1.

Uma vez montada a tabela verdade chegamos funo lgica atravs da resoluo dos mapas deKarnaughs correspondentes, um para a sada A e outro para a sada B. E, depois, construmos o circuito comportas lgicas.

A B S

0 0

0

0

1

11 1

C

0 0

00

110 1

AB 0 1

0

1 1 0

0 1

S = AB + AB = A B_ _

AB 0 1

0

1 1

0 0

0

S = AB

A

BS

C

Sabemos que os nmeros em binrio podem ter muito mais que 1 Bit. Vamos, ento estudar umcircuito que seja capaz de "calcular" a soma de nmero binrios com mais de 1 Bit.


32/94

28

1.2 - Somador Completo

Analise como fazemos a soma de dois nmeros onde cada um tenha mais que um Bit:

10010111010+11001011100

101100010110

111111

Usando o mesmo processo discutido no circuito do meio somador, podemos equacionar e chegar a umcircuito capaz de "calcular" a soma aritmtica de dois nmero quaisquer em binrio, mas na verdade cadacircuito ser responsvel pelo "clculo" da soma de uma coluna. No caso do exemplo anterior, precisaremos deonze circuitos j que cada parcela da soma composta por nmeros de onze bits.

Antes de iniciarmos o projeto vamos definir o nome das variveis que utilizaremos:

A = Bit do primeiro nmero Cn = "Veio um"B = Bit do segundo nmero Cn+1 = "Vai um"

BA S

0 0

0

0

1

11 1

0 0

0

0

1

1

1 1

1

1

1

1

0

0

0

0

Cn Cn+1

0

1

1

1 1

1

1

1

1

00

0

0

00 0

A B

00

01

11

10

0 1Cn

00

01

11

10

0 1

0

0

0

0

1

1 1

1

A BCn

0 1

0

0

0

1

1

1

S = C AB + C AB + C AB + C ABn n n n

_ _ _ _ _ _

C = C B + AB + C An nn+1

A

B

Cn

S Cn+1

Como podemos observar, o nmero de portas lgicas necessrias para a construo de um SomadorCompleto muito grande ainda mais quando lembramos que este circuito capaz de somar apenas dois bits.

Para somarmos dois nmeros de 8 bits cada, por exemplo, precisaremos de 8 circuitos iguais a este e istotorna invivel o desenho do circuito completo. Uma sada para este problema de representao usarmosrepresentaes simplificadas como sugere o exemplo abaixo:


33/94

29

SC

A B C

C S

7 7 7

78

SC

A B C

C S

6 6 6

67

SC

A B C

C S

5 5 5

56

SC

A B C

C S

4 4 4

34

SC

A B C

C S

3 3 3

24

SC

A B C

C S

2 2 2

23

SC

A B C

C S

1 1 1

11

SC

A B C

C S

0 0 0

01

Observe que o primeiro bloco da direita tem a sua entrada Coaterrada, j que em uma soma de duas

parcelas nunca teremos o "veio um" na primeira coluna. Sendo assim poderamos substituir este bloco pelobloco de um Meio Somadorconforme mostra o exemplo seguinte:

SC

A B C

C S

7 7 7

78

SC

A B C

C S

6 6 6

67

SC

A B C

C S

5 5 5

56

SC

A B C

C S

4 4 4

34

SC

A B C

C S

3 3 3

24

SC

A B C

C S

2 2 2

23

SC

A B C

C S

1 1 1

11

MS

A B

C S

0 0

01

Exerccios

Calcular a soma dos nmero em binrio indicadas abaixo, indicando ao lado os valorescorrespondentes em decimal:

10010101

+

a)

01100011

+

b)

10000111

+

c)

11100111

+

d)

2 - Decodificador

Decodificador um circuito combinacional que ativa uma sada diferente para cada cdigo diferentecolocado em suas entradas. Um exemplo de tabela verdade e projeto de circuito esta logo abaixo:

A B S

0 0

0

0

1

11 1

S S S0 1 2 31

0

0

0

0

0

0

0 0

0 0

0

0

1

1

1 S = AB3S = AB0_ _

S = AB1_

S = AB2_

AB 0 1

0

1

1 0

0 0

AB 0 1

0

1

10

0 0

AB 0 1

0

1 1

0 0

0

AB 0 1

0

1 1

0

0

0

A

B

S S S S0 1 2 3

Decodificador

( 2 x 4 )

A

B

S0 S1 S2 S3


34/94

30

3 - Codificador

Este circuito executa a funo inversa a do codificador ou sejaproduz um cdigo diferente em suas sadaspara cada entrada diferente ativada. Podemos analisar o projeto do circuito atravs de uma tabela verdadeconstruda a partir da sua definio.

I I A

0

00

1

11

1

I

00

00

00

00

0

I B1 0230

00

0

1

1

1

1

A tabela verdade pode parecer um pouco estranha pois apesar de ter quatro variveis de entrada notem a esperadas dezesseis linhas. O problema que as quatro entradas s podem ser ativadas uma de cadavez e com isso temos que eliminar todas as outras combinaes possveis para elas, mas para resolvermos ocircuito atravs dos mapas de Karnaugh teremos que ter todas as linhas. Vamos ento introduzir o conceito deirrelevncia:

Em alguns casos de circuitos combinacionais teremos situaes que nunca acontecem e portanto nonos importaremos com os valores das entradas destes casos. Dizemos ento que so casos irrelevantes, ouseja, tanto faz as entradas terem nvel lgico 1 ou nvel lgico zero. A grande vantagem desta situao quepara resolvermos os mapas de Karnaugh destes circuitos podemos considerar os nveis lgicos como 1 oucomo 0 levando em considerao apenas nos for mais conveniente para conseguirmos um maior enlace domapa sem nos esquecer das regras que regem esses enlaces. Analise ento como fica o projeto destecodificador:

I I AI I B1 0230 0

0

0

1

11 1

0 0

0

0

1

11 1

1

1

11

0

0

0

0

0 0

0

0

1

11 1

0 0

0

0

1

11 1

1

1

1

1

0

0

0

0

0

0

0

0

0

0

00

1

1

1

1

1

1

1

1

X

0

1

0

0

01

1 1

X

X X

X X

X XX X

X X

X X

X X

X X

X X

X X

X X

00 01 11 10

00

01

11

10

00 01 11 10

00

01

11

10

1

0

1

0

X

X

X

X

X

X

X

X

X

X

X

X

0

0

1

1

X

X

X

X

X

X

X

X

X

X

X

X

B = I + I1 3

A = I + I2 3

0I

3I

I1I2

A

B

0II1I2

3I

0II1I2

3I

Observe que a entrada I0 no conectada no circuito propriamente dito e que pela lgica isto estcerto, pois quando esta estiver ativada devemos ter nas sadas A = 0 e B = 0.Um exemplo de aplicao para os codificadores e decodificadores so os teclados de computadores.

Voc j deve ter notado que um teclado deste tipo tem normalmente 105 teclas, mas o fio que os conecta como gabinete da CPU muito fino para conter 105 fios. Na verdade as teclas so codificadas atravs de umcodificador para economizarmos em fios. Veja que um codificador com 7 sadas pode ter 128 entradas. Issosignifica que podemos transmitir por uma via de 7 fios 128 valores diferentes, onde cada valor representa umatecla. O circuito responsvel pela codificao de teclados dos computadores atuais mais complexo que esteque estudamos, mas o princpio de funcionamento o mesmo.

4 - Transcodificador

o circuito combinacional que capaz de transformar um cdigo, em binrio, em outro, tambm embinrio. Como exemplo deste circuito vamos analisar o transcodificador para display de sete segmentosquetransforma uma numerao em binrio nos nveis lgicos necessrios para que em um display de sete


35/94

31

segmentos tenhamos aceso o algarismo em decimal correspondente. Vamos primeiro analisar o display de setesegmentos:

b

c

d

e

f

g

a

Podemos encontrar este tipo de display com duas denominaes diferentes: anodo comumecatodocomum. Isto se deve a fato de serem construdos a partir de LEDse como os leds so diodos emissores deluz, tambm tem seus terminais denominados de anodo e catodo. Porm para simplificar as ligaes dos 7 ledsnesses displays os anodos ou os catodos so todos interligados. Desta forma, se o display for do tipo catodo

comum devemos ligar este terminal ao terra (polo negativo da fonte) e podemos acender cada segmentoaplicando um nvel lgico 1 no terminal correspondente. Porm se o display for do tipo anodo comum,devemos ligar este terminal a Vcc (polo positivo da fonte) e para acender cada segmento devemos aplicar nvellgico 0 nos terminais correspondentes. Para efeito de exemplo, vamos considerar que o nosso display dotipo catodo comum e portanto precisaremos construi a tabela verdade considerando que o segmento vaiacender quando colocarmos nvel lgico 1 em cada terminal. Temos ento a seguinte tabela verdade:

A B a

0 0

0

0

1

11 1

C

0 0

001

11 1

1

11

1

0

0

0

0

0 0

0

0

1

11 1

0 0

0

0

1

11 1

1

1

1

1

0

0

0

0

0

0

0

0

0

00

0

1

1

1

1

1

1

1

1

D b c d e f g

01 1 1 1 1 1

0 1 1 0 0 0 0

ABC

D 00 01 11 10

00

01

11

10

ABC

D 00 01 11 10

00

01

11

10

ABC

D 00 01 11 10

00

01

11

10

ABC

D 00 01 11 10

00

01

11

10

ABC

D 00 01 11 10

00

01

11

10

ABC

D 00 01 11 10

00

01

11

10

ABC

D 00 01 11 10

00

01

11

10

a = b = c = d =

e = f = g =

Encontramos no mercado de Eletrnica este transcodificador pronto em um nico circuito integrado, oque nos facilita muito montagem de circuitos digitais que exigem este dispositivo. Porm ha um vcio em sechamar este dispositivo de decodificador para display de 7 segmentos mas o seu nome verdadeiro transcodificador para display de 7 segmentos, pois transforma o cdigo binrio no cdigo necessrio paraformar no display o algarismo correspondente em decimal. Podemos encontrar tambm no mercado otranscodificador para display de 7 segmentos para algarismos hexadecimais( 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C,D, E e F ). Como exerccio, projete um transcodificador capaz de transformar o cdigo em binrio emalgarismos hexadecimais em um display de 7 segmentos e desenhe o circuito com portas lgicas.

5 - Multiplexador

Para analisarmos este circuito vamos usar como exemplo uma chave mecnica de 1 polo e 4 posies.Analise o desenho abaixo:


36/94

32

I

I

I

I

0

1

2

3

S

Com esta chave podemos conectar 4 entradas ( I0, I1, I2 e I3) com um nica sada ( S ) de acordocom a seleo que fizermos girando o seu eixo. Este circuito est muito presente em nosso cotidiano, bastarepararmos. Como exemplo podemos citar a chave seletora de toca-discos, rdio, cassete, CD, etc em

aparelhos de som.O multiplexador digital funciona da mesma forma e funo, porem opera apenas com sinais digitaisea sua seleo tambm feita digitalmente. Um exemplo de circuito multiplexador digital est desenhado logoabaixo:

BA

I0

I1

I2

I3

S

A B S

0 0

001

11 1

Tabela Verdade

I3

I2

I1

I0

6 - Demultiplexador

Este circuito tem a funo inversa do circuito anterior, ou seja, pode conectar uma nica entrada vrias sadas de acordo com a seleo feita. A chave mecnica nos servir novamente de exemplo. Analise ocircuito abaixo onde temos uma chave mecnica e tambm o circuito digital que executa a funo semelhante aesta chave:

S

S

S

S

0

1

2

3

I

BA

S0

S1

S2

S3

A B S

0 0

0

0

1

11 1

S S S0 1 2 30

I

0 0

0 0

00 0

0

0

0 0

I

I

I

Chegamos, ento ao final da lgica combinacional. Mesmo que no tenhamos estudado todos oscircuitos combinacionais, o que seria impossvel e fugiria ao objetivo da matria Eletrnica Digital I, temos abase fundamental para o projeto e estudo de qualquer um desses circuitos, basta seguirmos os procedimentosanalisados at aqui, ou seja:

- Definir funo do circuito atravs de sentenas que possam ser transformadas emequaes Booleanas e minimiza-las atravs da lgebra de Boole, ou ento


37/94

33

- Montar a tabela verdade e deduzir as equaes atravs dos Mapas de Karnaugh

O prximo captulo desta apostila tratar da anlise e projetos de circuitos Seqenciais, e por algumtempo nos afastaremos da lgebra de Boole. Porm ao final deste estudo os Mapas de Karnaugh e as funesbooleanas tero fundamental importncia para os projetos que passaro a ser muito mais interessantes e comaplicaes prticas imediatas. Alm disso tudo, teremos um viso muito mais ampla e completa sobre ofuncionamento de diversos aparelhos comumente encontrados no mercado.


38/94

34

Circuitos Seqenciais Elementos BsicosIntroduo

Estudamos at agora circuitos digitais que executam funes lgicas, mas so incapazes de armazenarinformaes. Neste captulo iniciamos o estudo sobre os circuitos que alm de armazenarem informaestambm podero executar seqncias pr-determinadas. Veja que para que um dispositivo possa executar umaseqncia necessrio que ele consiga tambm armazenar informaes. Caso contrrio no poderamos estar

falando em seqncia pr-determinada.Esses circuitos esto bastante presentes em nosso cotidiano. Um semforo, por exemplo um circuitoseqencial pois acende as sua lmpadas sempre na mesma seqncia. A grande maioria dos luminosos delmpadas neon tambm so exemplos de circuitos seqenciais. Indo mais a fundo, o computador tambm umcircuito seqencial. Veja como ele pode executar vrias vezes a mesma funo. lgico que o computador temem seu interior outros tipos de circuitos, ma a sua base um circuito seqencial.

Iniciaremos o nosso estudo analisando os elementos bsicos dos circuitos seqenciais e no prximocaptulo estudaremos os circuitos seqenciais que so construdo a partir destes elementos.

1) Latch RS Assncrono

Este o elemento mais simples e realmente bsico da Eletrnica Digital Seqencial. Todos os outros

circuitos seqenciais so baseados ou formados por associaes deste dispositivo. A sua funo armazenaro valor de 1 bit por um tempo indeterminado e obviamente poder armazenar apenas dois valores (um de cadavez) que so o nvel lgico 0 e o nvel lgico 1.

A palavra Assncronoque faz parte de seu nome, indica que ele no tem sincronismo com nada, isto basta aplicarmos os sinais de comandos que ele armazena um nvel lgico imediatamente. Mais adianteestudaremos Latch RS Sncronoque ter um sinal fazendo o sincronismo do seu funcionamento.

O circuito do Latch RS Assncrono muito simples e est representado abaixo, seguido de umaanlise do seu funcionamento:

A B S

0 0

0

0

1

11 1

0

0

0

1

Tabela Verdade da Porta NOR

R

S

Q

Q

onde:

R = Reset (provoca o armazenamento do nvel lgico zero)

S = Set (provoca o armazenamento no nvel lgico um)

Q = Sada principal

Q = Sada auxiliar (complemento de )Q

Para analisarmos o funcionamento do Latch RS Assncrono, tomemos como exemplo o funcionamentode um interruptor de lmpadas:

- Se no mexermos nele, a lmpada permanece no estado em que esta (acesa ou apagada).- Se desligarmos, a lmpada fica apagada por um tempo indeterminado.- Se ligarmos, a lmpada fica acesa por um tempo indeterminado.- No podemos comanda-lo desejando que a lmpada fique acesa e apagada ao mesmo tempo.

O funcionamento do Latch exatamente o mesmo, basta substituirmos a palavra acender para SET eapagar para RESET. Analise o funcionamento diretamente pelo circuito considerando que inicialmente a sadaprincipal (Q) est em nvel lgico ume conseqentemente a sada complementar est em nvel lgico zero:


39/94

35

R

S

Q = 1

Q = 01

0Se R=0 e S=0 ento o circuito

permanece no mesmo estado

R

S

Q = 1

Q = 0

0

0

0

0

0

1

R

S

Q = 1

Q = 01

0Se R=1 e S=0 ento o circuito

ser RESETADO

R

S

Q = 0

Q = 1

1

0

1

0

1

0

R

S

Q = 0

Q = 10

1 Se R=0 e S=0, novamente,

ento o circuito permanece,

R

S

Q = 0

Q = 10

0

0

0

1

0

novamente

R

S

Q = 0

Q = 10

1 Se R=0 e S=1 ento o circuito

ser SETADO

R

S

Q = 1

Q = 01

0

1

1

0

0

Obs.:

- Muito cuidado para no se atrapalhar com esta anlise nos circuitos da esquerda. Veja que no momento em quealteramos um sinal nas entradas SET ou RESET, a porta que recebeu esta alterao que muda o seu sinal, porm arepresentao deste fato impraticvel no papel.

- Se colocarmos nvel lgico 1 nas duas entradas, teremos nvel lgico 0 nas duas sadas e isso um erro lgico poisas sadas so complementares. Portanto nunca podemos fazer isso. Lembre-se que impossvel acender e apagaruma lmpada ao mesmo tempo.

R

S

Q = 0

Q = 10

1 Se R=1 e S=1 ento o circuito

apresenta um erro lgico

R

S

Q = 0

Q = 01

1

1

0

0

1

Na tabela verdade de um Latch RS Assncrono temos que representar os nveis lgicos de forma que

saibamos que temos uma situao atual e iremos passar para uma prxima situao assim que ativarmos umadas entradas. Indicaremos a situao atual por Qne a prxima por Qn+1:


40/94

36

R S Q

0 0

0

0

1

11 1

n+1 Qn+1

QnQ n1

1

0

00 0

PermaneceSet

Reset

No usado (erro lgico)

Se representssemos o circuito inteiro do latch em circuitos mais complexos, teramos desenhos muitograndes e por esse motivo temos uma representao esquemtica que facilita muito o nosso trabalho:

S

R

Q

Q

Observe que as posies das sadas esto invertidas em relao s entradas se compararmos com arepresentao lgica.

Para fazermos os exerccios vamos ter que aprender uma outra forma de representao de sinais

lgicos: a Carta de Tempos. Ela uma sobreposio de grficos que mostram os nveis lgicos todossincronizados em uma nica linha de tempo:

t

A

B

S

A

B S

sinais

Carta de tempos de uma Porta AND

Exerccio

Completar a carta de tempos do Latch RS Assncrono:

S

R

Q

Q

Temos diversas aplicaes para os Latches RS Assncronos. De imediato vamos ver apenas umexemplo:

Chave anti rebote


41/94

37

Uma chave eltrica sem apresenta rudos quando fazemos a comutao devido ao atrito entre oscontatos. Este rudo extremamente indesejvel quando se trata de circuitos digitais ou at mesmocircuitos de audio e outros quaisquer. Associando um Latch RS Assncrono como mostra o circuitoabaixo, eliminamos completamente este problema:

Vcc

Vs

t

Vs

A

BPosico A Posio B Posico A

VccVs

A

B

S

R

Q

QR1

R2

Posio A Posio B

S

R

Vs

Posio A

2) Latch RS Sncrono

Como foi comentado anteriormente teramos circuitos sncronos. Este o exemplo de um deles.Precisamos de circuitos sncronos principalmente quando temos vrios deles operando em conjunto. Para quetodos mudem de estado simultaneamente temos que ter um sinal de sincronismo. Obviamente o dispositivoter mais uma entrada para este sinal que se chamar Entrada de Clock. Observe o circuito para entender oseu funcionamento:

Q

Q

R

S

Clock

R

S

ClockS

R

Q

Q

Q

Q

Os sinais Set e Reset somente atuaro no circuito se o sinal de clock estiver em nvel lgico 1, casocontrrio as portas AND garantem nvel lgico em suas sadas e o latch permanece no mesmo estado. O nomecompleto deste circuito Latch RS Sncrono Sensvel ao Nvel Lgico 1.Temos tambm um outro tipo destecircuito que o Latch RS Sncrono Sensvel ao Nvel Lgico 0:


42/94

38

Q

QQ

Q

R

S

Clock

R

S

ClockS

R

Q

Q

A nica diferena entre esses dois circuitos que o segundo tem um inversor na entrada de clock e

isso faz com que ele s esteja habilitado para mudar de estado quando esta entrada de estiver em nvel lgicozero.Temos tambm representaes esquemticas simplificadas para os dois circuitos:

S

R

Q

Q

S

R

Q

Q

CLKCLK

Latch RS SncronoSensvel ao Nvel Lgico 1

Latch RS SncronoSensvel ao Nvel Lgico 0

Exerccios:Completar as cartas de tempo para os circuitos:

a) Latch RS Sncrono Sensvel ao Nvel Lgico 1

Clock

S

R

Q

Q

b) Latch RS Sncrono Sensvel ao Nvel Lgico 0

Clock

S

R

Q

Q


43/94

39

c) Latch RS Assncrono

S

R

Q

Q

d) Latch RS Sncrono Sensvel ao Nvel Lgico 1

Clock

S

R

Q

Q

3) Latch Tipo DSeria muito conveniente se pudssemos mudar o estado do latch usando apenas um sinal de controle.

Para conseguirmos isso basta associarmos um inversor entre as entradas do Latch RS Sncrono, conformemostra o esquema abaixo. O circuito com esta configurao ser chamado de Latch tipo D e tambm apresentado em duas verses, conforme a sensibilidade do sinal de Clock.

Q

QD

Clock

S

R

Q

Q

CLKD

D Q

Q

CLK

D Q

0

1

n+1 Qn+1

1 00 1

Tabela Verdade

RepresentaoEsquemtica

Latch tipo D Sensvel ao Nvel Lgico 1


44/94

40

Q

QD

Clock

S

R

Q

Q

CLKD

D Q

Q

CLK

D Q

0

1

n+1 Qn+1

1 0

0 1

Tabela Verdade


Latch tipo D Sensvel ao Nvel Lgico 0

Exerccios

Completar as cartas de tempo dos dispositivos indicados:

1) Latch tipo D Sensvel ao Nvel Lgico 1

Clock

D

Q

Q

2) Latch tipo D sensvel ao Nvel Lgico 0

Clock

D

Q

Q

3) Latch RS Sensvel ao Nvel Lgico 0


45/94

41

Clock

S

R

Q

Q

Alguns circuitos formados por vrios Latches tipo D com todos os clocks interligados tambm

chamado de Latch e tem a funo de armazenar o valor de um Byte:

D Q

Q

CLK

D Q

Q

CLK

D Q

Q

CLK

D Q

Q

CLK

D 0

D 1

D 2

D 3

G

Q0

Q1

Q2

Q3

O desenho acima mostra claramente que apesar do latch armazenar um byte, mantm as suas sadasalterando os nveis durante todo tempo em que h a habilitao do sinal G. Este fato pode causar problemas

em circuitos de grande porte. Determinados circuitos no funcionam por causa deste fato e outros funcionammuito lentos, pois precisamos um longo tempo de estabilizao de um byte para outro. A soluo desteproblema aconteceu com a associao mestre-escravo de dois latches, sendo que um deles sensvel umnvel lgico e o outro sensvel ao nvel lgico complementar. Este circuito se chama Flip-Flop.

4) Flip-Flop RS

Circuito lgico:

Q

QR

S

Clock

1 Latch 1 Latch2 Latch 2 LatchHabilitao =>

MESTRE ESCRAVO

2 Latch1 Latch

(Clock)

S RQ

Q

SR

Q

Q


46/94

42

Como o segundo latch escravo do primeiro, teremos o armazenamento de um novo dado somentequando houver a transio da habilitao (sinal de Clock) de nvel lgico zero para nvel lgico um. Estatransio de nvel do sinal do clock se chama Borda de Subida. Observe tambm que o segundo latch com aposio das entradas Set e Reset invertidas em relao ao primeiro latch e, conseqentemente o circuito finaltem as posies das sadas invertidas em relao s entradas, se compararmos com a representao lgica deum latch.

O nome completo deste circuito Flip-Flop RS Sensvel Borda de Subida e tambm temrepresentao esquemtica simplificada. Veja abaixo uma evoluo nos esquemas at chegarmos representao final:

S

R

Q

Q

CLKS

R

Q

Q

CLK

S

R

CLKQ

Q

S

R

Q

Q

CLK

Temos tambm a verso complementar de habilitao, ou seja, o Flip-Flop RS Sensvel Borda deDescida.

Q

QR

S

Clock

1 Latch1 Latch 2 Latch 2 LatchHabilitao =>

MESTRE ESCRAVO

2 Latch1 Latch

(Clock)

S RQ

Q

SR

Q

Q

E a evoluo de seu circuito lgico para a representao esquemtica simplificada est logo abaixo:

S

R

Q

Q

CLKS

R

Q

Q

CLK

S

R

CLK

Q

Q

S

R

Q

Q

CLK

A tabela verdade destes circuitos a mesma do Latch RS Sensvel ao nvel. A nica diferena entreeles que um sensvel ao nvel e o outro sensvel borda do sinal de clock.

Exerccios:Complete as cartas de tempo dos circuitos indicados:


47/94

43

1) Flip-Flop RS Sensvel s Borda de Subida

Clock

S

R

Q

Q

2) Flip-Flop RS Sensvel borda de descida:

Clock

Q

Q

S

R

3) Latch RS Sensvel ao Nvel Lgico 0

Clock

S

R

Q

Q

5) Flip-Flop tipo D

A possibilidade de podermos armazenar um bit em um Flip-Flop usando apenas um sinal de comando to importante o quanto era para o Latch. Usando, ento, a mesma tcnica podemos fazer um circuitocomandado desta forma. Analise o esquema abaixo:


48/94

44

Q

Q

Clock

D

Flip-Flop tipo D Sensvel Borda de Subida

S

R

Q

Q

CLKD

Q

Q

CLK

D


Q

Q

D

Clock

S

R

Q

Q

CLKD

Q

Q

CLK

D


Flip-Flop tipo D Sensvel Borda de Descida

Exerccios:Completar as cartas de tempo dos circuitos indicados:

1) Flip-Flop tipo D sensvel Borda de Subida

Clock

D

Q

Q

2) Flip-Flop tipo D sensvel Borda de Descida

Clock

D

Q

Q


49/94

45

Assim como temos Latches de n bits, temos Flip-Flops de n bits, mas estes so chamados deregistradores. A sua vantagem sobre o latch a preciso e rapidez de armazenamento em relao ao sinal doclock, pondo fim nos problemas que o latch apresentava. Veja o exemplo abaixo:

D Q

Q

CLK

D Q

Q

CLK

D Q

Q

CLK

D Q

Q

CLK

D 0

D 1

D 2

D 3

Load

Q0

Q1

Q2

Q3

bom lembrar que em determinadas ocasies a morosidade de armazenamento do latch no importa e

sim o fato de instantaneamente estar apresentando os dados em sua sada e ter ainda a capacidade dearmazen-los. Cada circuito ter uma aplicao mais adequada e portanto no existe um melhor ou pior. Tudodepende da utilizao de cada um no local correto.

6) Flip-Flop JK

As palavras SET e RESET significam, em relao a latches e Flip-Flops, armazenar nvel lgico 1 earmazenar nvel lgico 0, respectivamente. Este fato nos d margem a concluir que jamais poderamos ativaros dois sinais simultaneamente pois no existe um nvel lgico que seja 0 e 1 ao mesmo tempo. O Flip-Flop JKtem para o J a mesma funo do SET e para o K a mesma do RESET e permite que ativemos os doissimultaneamente e se fizermos isso ele complementa o nvel lgico que est armazenando. Analise o esquemaabaixo:

Q

QK

J

Clock

Temos a seguir a tabela verdade deste dispositivo que muito parecida com a dos latches e Flip-FlopsRS. A nica diferena que agora temos a possibilidade de usarmos todas as combinaes para os sinais decomando.

K J Q

0 0

0

0

1

11 1

n+1Qn+1

QnQn1

1

0

0

PermaneceSet

Reset

ComplementaQnQn

A representao esquemtica do Flip-Flop JK a mesma do Flip-Flop RS, com exceo das letras queindicam as entradas de comando:


50/94

46

S

R

Q

Q

CLKK

J Q

Q

J

K

Q

Q

CLK

J

K

Q

Q

CLK

Sensvel Borda de Subida Sensvel Bordade Descida

ExercciosCompletar as cartas de tempo dos circuitos citados a seguir:

1) Flip-Flop JK Sensvel Borda de Subida

Clock

J

K

Q

Q

2) Flip-Flop JK Sensvel Borda de Descida

Clock

J

K

Q

Q

7) Flip-Flop tipo T

Esta uma variao do Flip-Flop JK, onde ambas entradas de comando esto presas ao nvel lgico 1.A entrada de Clock passa a se chamar T (toogle) e a nica entrada do circuito. A funo deste dispositivo complementar o nvel lgico que est armazenando a cada borda do sinal de clock (para qual ele sensvel).Analise o circuito lgico:


51/94

47

Q

Q

Vcc

T

Uma outra forma de obteno deste circuito trocarmos as portas AND de trs entradas para portas deduas entradas como mostra o circuito abaixo:

Q

QT

A representao esquemtica do circuito est logo abaixo:

Q

Q

T

Q

Q

T

Flip-Flop tipo T sensvel

Borda de Subida

Flip-Flop tipo T sensvel

Borda de Descida

ExerccioComplete as cartas de tempo do Flip-Flop tipo T Sensvel Borda de Subida

T

Q

Q

Vimos que os Flip-Flops so sincronizados com as bordas do clock para qual so sensveis. Este fato muito interessante para muitos projetos mas nos obriga a esperar um perodo completo do clock para que elemude de estado. Como vimos nas diversas cartas de tempo, a condio inicial de um latch ou de um Flip-Flop indefinida e portanto para operarmos um circuito com segurana quando ele ligado, teramos que esperar um

perodo completo do clock para podermos definir a sua situao inicial, se no fossem inventados os terminaisde SET DIRETO e RESET DIRETO ilustrados na figura abaixo:


52/94

48

Q

QR

S

Clock

Clear (Reset Direto)

Preset (Set Direto)

Flip Flop RS Sensvel Borda de Subida com Preset e Clear

S

R

Q

Q

CLK

CLR

PST

Os conceitos de Preset e Clear se aplicam a todos os dispositivos SNCRONOSestudados at agora

pois permitem uma mudana de estado assncrona.

Exerccio:Desenhe as representaes esquemticas de todos os dispositivos estudados at agora,

acrescentando os terminais de Preset e Clear quando for possvel.


53/94

49

Circuitos SeqenciaisIntroduo

Os circuitos seqenciais propriamente ditos tem como elementos bsicos os Flip-Flops e Latches. Nocaptulo anterior analisamos dois deles (Latch de n bits e Registrador), que aparentemente no nos do a idiade que so realmente circuitos seqenciais, mas so. Neste captulo os circuitos estudados sero contadores eestes sim nos induziro a idia de seqncia.

1) Registrador de Deslocamento

Este circuito construdo por Flip-Flops associados de maneira que o bit armazenado em um sertransferido para outro a cada borda de clock, provocando assim um deslocamento dos valores armazenados.

O exemplo abaixo ilustra um registrador de deslocamento construdo com os Flip-Flops tipo D, RS e JK.Na verdade esses registradores so construdos com apenas um tipo de Flip-Flop mas misturando os tipos,voc poder ver como se constri um registrador com qualquer um deles. No caso de usarmos apenas Flip-Flops RS ou JK, temos que transformar o primeiro em um tipo D, para que o nosso dispositivo final possa seroperado com apenas uma entrada de bits.

S

R

Q

Q

CLK

D Q

Q

CLK

D Q

Q

CLK

J

K

Q

Q

CLK

CLR CLR CLR CLR

In Out

ClearClock

Q0 Q1 Q2 Q3

Clock

Clear

In

Q

Q

Q

0

1

2

Q3(Out)

2) Contador em Anel

Um contador em anel tem como base o registrador de deslocamento. A diferena a interligao desada com a entrada. Desta forma os bits ficaro circulando indefinidamente neste dispositivo.

O mdulo de contagem de um contador em anel igual ao nmero de Flip-Flops que o compem.Observe a troca do nome do terminal CLEAR por START que explicada pelo fato do primeiro Flip-Flop

ser presetado quando ativarmos este terminal para garantir a circulao de apenas um bit.


54/94

50

S

R

Q

Q

CLK

D Q

Q

CLK

D Q

Q

CLK

J

K

Q

Q

CLK

PST

CLR CLR CLR

StartClock

Q0 Q1 Q2 Q3

Clock

Start

Q

Q

Q

0

1

2

Q3

3) Contador em Anel Torcido

Este contador tem como base o circuito anterior, porm a realimentao feita me modo invertido, isto, se o ltimo Flip-Flop estiver setado na prxima borda o primeiro estar resetado e vice-versa.

O mdulo de contagem deste circuito o dobro do nmero de Flip-Flops.

S

R

Q

Q

CLK

D Q

Q

CLK

D Q

Q

CLK

J

K

Q

Q

CLK

CLR CLR CLR CLR

StartClock

Q0 Q1 Q2 Q3

Clock

Start

Q

Q

Q

0

1

2

Q3


55/94

51

4) Contador Binrio Assncrono

Este dispositivo capaz de fazer a contagem binria com mdulo = 2n , onde n o nmero de Flip-Flops que compem o circuito. Os Flip-Flops so do tipo T e sensveis borda de descida. Se construirmos omesmo circuito com Flip-Flops tipo T sensveis borda de subida a contagem ser decrescente.

O circuito assncrono porque no h ligaes do clock e um nico sinal j que os Filp-Flops estoligados em cascata.

Q

Q

T

Q

Q

T

Q

Q

T

CLR CLR CLR

Q0 Q1 Q2

Clock

Reset

Clock

Reset

Q

Q

Q

0

1

2

5) Contador Binrio de Mdulo Arbitrrio Assncrono

Usando como base o circuito anterior, podemos construir contadores binrios com qualquer mdulo decontagem, basta associarmos um arranjo lgico que seja capaz de identificar quando ultrapassarmos o ltimonmero da

Documents

Eletrônica Digital - Elementos_Basicos