Experiencia 7.3

  • View
    220

  • Download
    1

Embed Size (px)

DESCRIPTION

Relatorio Eletroncia Digital

Text of Experiencia 7.3

UNIVERSIDADE TECNOLGICA FEDERAL DO PARANDEPARTAMENTO ACADMICO DE Eletrotcnica - DAELTbacharelado em engenharia eltricadisciplina Eletrnica Digital

HENRIQUE SANTOS DA LUZRAFAEL FERNANDO CORREASUELEN CAVALCANTE DOS SANTOS

RELATRIO DA EXPERINCIA 7.3FLIP-FLOP JK MESTRE ESCRAVO COM CI

CURITIBANOVEMBRO, 2015HENRIQUE SANTOS DA LUZRAFAEL FERNANDO CORREASUELEN CAVALCANTE DOS SANTOS

RELATRIO DA EXPERINCIA 7.3 FLIP-FLOP JK MESTRE ESCRAVO JK COM CIRelatrio elaborado como requisito parcial para a aprovao na disciplina de Eletrnica Digital do curso de Engenharia Eltrica, turma S21, ofertada pelo Departamento Acadmico de Eletrotcnica - DAELT, do Campus Curitiba da Universidade Tecnolgica Federal do Paran.

Orientador: Prof. Lucas Costa Cicarelli

CURITIBANOVEMBRO, 2015NDICE DE TABELASTabela 1 Relao de materiais utilizados.5Tabela 2 Tabela Verdade OR(OU).14Tabela 3 Tabela Verdade AND(E).15Tabela 4 Tabela Verdade NAND(NE).15Tabela 5 Tabela Verdade NOT(N).16Tabela 6 -Tabela Verdade do circuito 6.16Tabela 7 Tabela verdade da questo 1.18Tabela 8 Tabela verdade da questo 2.18

NDICE DE FIGURASFigura 1 Diagrama de conexo do CI 7400.7Figura 2 Diagrama de conexo do CI 7402.7Figura 3 Diagrama de conexo do CI 7404.8Figura 4 Diagrama de conexo do CI 7408.8Figura 5 Diagrama de conexo do CI 7432.9Figura 6 Matriz de contatos e CIs utilizados no experimento.9Figura 7 Esquema de ligao para o circuito 1.10Figura 8 Esquema de ligao para o circuito 2.11Figura 9 Esquema de ligao para o circuito 3.11Figura 10 Esquema de ligao para o circuito 4.12Figura 11 Esquema de ligao para o circuito 5.13Figura 12 Esquema de ligao para o circuito 6.14Figura 13 Expresso lgica na sada de cada porta do circuito 6.17Figura 14 Mapa de Karnaugh para o circuito 6.17Figura 15 Ligao porta lgica-Questo 1.17Figura 16 Ligao de portas lgicas-Questo 2.18Figura 17 Circuito equivalente com portas NAND da questo 2.19

SUMRIO

1 Introduo42 Objetivos53 Relao de material54 Fundamentao terica65 Procedimentos experimentais75.1 Reconhecimento dos componentes75.2 Circuito 195.3 Circuito 2105.4 Circuito 3115.4 Circuito 4125.5 Circuito 5125.6 Circuito 6136 Resultados e discusso146.1 Circuito 1146.2 Circuito 2146.3 Circuito 3156.4 Circuito 4156.4 Circuito 5156.6 Circuito 6166.6.1 Tabela-Verdade166.6.2 Expresso lgica166.6.3 Expresso Lgica Simplificada167 Questes177.1 Questo 1177.2 Questo 2188 Concluses209 Referncias21

9

1 Introduo

As portas lgicas que representam as operaes fundamentais (E,OU, NO) so de suma importncia para a eletrnica digital. Contudo, apenas elas por si s no conseguem reproduzir todos os efeitos necessrios para os mais complexos circuitos existentes.Assim, ser capaz de combinar essas portas fundamental para a reproduo das mais complexas expresses lgicas nos circuitos, permitindo a criao de projetos complexos com portas simples.Alm da compreenso das portas lgicas, necessrio compreender como as expresses booleanas funcionam, para poder montar os circuitos, visto que cada etapa do circuito corresponde a uma operao da expresso. Combinando o domnio das expresses lgicas com o conhecimento dos CIs lgicos possvel associar os componentes e obter os resultados tericos pretendidos.

2 Objetivos

- Familiarizao com montagens de circuitos lgicos.- Interligar portas bsicas com a finalidade de verificar a equivalncia entre elas.- Identificar nveis lgicos, analisando-se as tenses presentes em pontos solicitados dos circuitos.- Construir e interpretar tabelas.- Implementar um circuito combinacional usando portas lgicas.- Vivenciar na prtica, a aplicao de conceitos tericos.

3 Relao de material

Os materiais utilizados para a realizao do experimento so listados na tabela 1.

Tabela 1 Relao de materiais utilizados. Fonte: Os autores.ItemUnidadeQteDescrio

1p1Protoboard Icel MSB-100

2p1Fonte de tenso CC varivel Politerm, modelo HY30030-3

3p1Multmetro digital Icel IK-1000

4p1CI 74LS00

5pc1CI 74LS02

6pc1CI 74LS04

7pc1CI 74LS08

8pc1CI 74LS32

9p4Cabo banana-jacar

10p--Fios rgidos para interligao (0,51mm )

4 Fundamentao terica

Para testar a sada de uma porta lgica pode-se utilizar um multmetro e analisar em qual faixa de tenso a que foi medida se encontra e determinar o nvel lgico. Entretanto, h a opo de ter uma resposta visual utilizando o chamado provador lgico. Ele consiste em utilizar um LED, em conjunto com um resistor limitador de corrente, conectado na sada da porta. Como o nvel lgico alto representado por um nvel de tenso maior do que a tenso mnima para que o LED acenda, fcil reconhecer se a sada da porta alta ou baixa. Caso o LED esteja aceso, a sada alta. Caso contrrio, baixa. Deve ser utilizado em conjunto com um buffer, para que a corrente que o LED consome no afete a sada da porta lgica. Um CI de buffer o 7407, que possui seis buffers, podendo ser utilizado para complementar o provador lgico.Um tipo de circuito lgico o circuito combinacional. Esse tipo de circuito realiza uma expresso booleana atravs da interligao de vrias portas lgicas existentes, sendo que a sada depende exclusivamente das entradas. A sada de uma porta conectada na entrada de outra, formando uma sequncia que vai da entrada do circuito at a sua sada.Quando se combinam vrias portas lgicas a sada dessa combinao pode ser uma operao j conhecida. Assim, por meio de portas lgicas fundamentais, possvel obter outra porta lgica fundamental. Com isso, possvel trocar circuitos digitais por equivalentes, utilizando outras portas lgicas.As sadas dos circuitos digitais dependem da expresso lgica que ele realiza. Essas expresses seguem as operaes de Boole. Geralmente, tem-se uma tabela verdade com os valores de entrada e sada desejados e ento monta-se a expresso lgica. Apenas as linhas onde a sada alta so consideradas. Para cada linha, gera-se uma multiplicao das variveis e por fim soma-se todas as parcelas. Em caso do nvel de entrada da varivel ser baixo, usa-se ela com uma barra em cima, indicando que ela est sendo negada. Para entradas altas, apenas a varivel suficiente.Essa expresso gerada geral e em alguns casos pode ser simplificada, utilizando as leis de Morgan e as propriedades da lgebra de Boole. Ou ainda pode ser utilizado o mtodo do mapa de Karnaugh.

5 Procedimentos experimentais

5.1 Reconhecimento dos componentes

O CI 7400 composto por quatro portas lgicas com funo lgica NAND (NE) e seus terminais so representados pelo diagrama da figura 1.

Figura 1 Diagrama de conexo do CI 7400. Fonte: http://pdf.datasheetcatalog.com/datasheets/70/232209_DS.pdf

O CI 7402 composto por quatro portas lgicas com funo lgica NOR (NOU) e seus terminais so representados pelo diagrama da figura 2.

Figura 2 Diagrama de conexo do CI 7402. Fonte: http://pdf.datasheetcatalog.com/datasheets/70/232221_DS.pdf

O CI 7404 composto por seis portas lgicas com funo lgica NOT (NO) e seus terminais so representados pelo diagrama da figura 3.

Figura 3 Diagrama de conexo do CI 7404. Fonte: http://pdf.datasheetcatalog.com/datasheets/70/375318_DS.pdf

O CI 7408 composto por quatro portas lgicas com funo lgica AND (E) e seus terminais so representados pelo diagrama da figura 4.

Figura 4 Diagrama de conexo do CI 7408. Fonte: http://pdf.datasheetcatalog.com/datasheets/70/375337_DS.pdf

O CI 7432 composto por quatro portas lgicas com funo lgica OR (OU) e seus terminais so representados pelo diagrama da figura 5.

Figura 5 Diagrama de conexo do CI 7432. Fonte: http://pdf.datasheetcatalog.com/datasheets/70/245534_DS.pdf

A matriz de contatos e os CIs utilizados no experimento so mostrados na figura 6.

Figura 6 Matriz de contatos e CIs utilizados no experimento. Fonte: Os autores.

5.2 Circuito 1

Com a fixao do CI 7404 e do CI 7408 na matriz de contatos e verificando o esquemtico das figuras 3 e 4, interligou-se conforme esquemtico da figura 7. Com a fonte ajustada em 5 V alimentou-se os CIs, ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a referncia (0V). Conforme esquemtico da figura 7, as entradas do circuito lgico correspondem aos terminais 1, 3 do CI 7404. Com o auxlio de um multmetro ligado na sada (terminal 6 do 7404) foi verificado o comportamento ao aplicar os nveis lgicos (0,0), (0,1), (1,0) e (1,1) em suas entradas. Para o nvel lgico 0 ligado o terminal correspondente em 0 V (negativo da fonte de alimentao) e para o nvel lgico 1 ligado o terminal correspondente em 5 V (positivo da fonte de alimentao).

Figura 7 Esquema de ligao para o circuito 1. Fonte: Os autores.

5.3 Circuito 2

Com a fixao do CI 7400 e do CI 7404 na matriz de contatos e verificando o esquemtico das figuras 1 e 3, interligou-se conforme esquemtico da figura 8. Com a fonte ajustada em 5 V alimentou-se os CIs, ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a referncia (0V). Conforme esquemtico da figura 8, as entradas do circuito lgico correspondem aos terminais 1, 3 do CI 7404. Com o auxlio de um multmetro ligado na sada (terminal 3 do 7400) verificou-se o comportamento ao aplicar os nveis lgicos (0,0), (0,1), (1,0) e (1,1) em suas entradas. Para o nvel lgico 0 ligado o terminal correspondente em 0 V (negativo da fonte de alimentao) e para o nvel lgico 1 ligado o terminal correspondente em 5 V (positivo da fonte de alimentao).

Figura 8 Esquema de ligao para o circuito 2. Fonte: Os autores.

5.4 Circuito 3

Com a fixao do CI 7402 e do CI 7404 na matriz de contatos e verificando o esquemtico das figuras 2 e 3, interligou-se conforme esquemtico da figura 9. Com a fonte ajustada em 5 V alimentou-se os CIs, ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a referncia (0V). Conforme esquemtico da figu