Embed Size (px)
Citation preview
LTC4269-2
142692fb
+
T2P VNEG
VPORTN
SHDNRCLASS
VPORTP
PGND
TOMICRO-
CONTROLLER
GND BLANK DELAY
82k
30.9Ω
332k 158k
133Ω10k
5.1Ω
158k
22.1k
33k
1.5k50mΩ
2k
1.2k
TLV431
VCC11.3k
3.65k
42692 TA01
22k
0.22µF
0.1µF
ROSC
VREF
FBCOMP
ISENSE
OC
SS_MAXDC
SD_VSEC VINPWRGD SOUT
LTC4269-2
0.1µF
10µF
VCC
33k237k2.2µF
+10µF
10µH
1mH
6.8µH
10.0k
OUT4.7nF
0.1µF
54V FROMDATA PAIR
54V FROMSPARE PAIR
+–
~~
+–
~~
4.7nF
•
•
•
10nF
+220µF
5V5A
補助サポート付きIEEE 802.3at 高電力PDおよび同期整流式
フォワード・コントローラ特長 25.5W IEEE 802.3at準拠（タイプ2）PD PoE＋2イベント分類 EEE 802.3atの“High Power Available（高電力可能）” インジケータ最先端の同期整流式フォワード・コントローラ内蔵 - 絶縁型電源の効率>94%柔軟な補助電源インタフェース優れたEMI性能堅牢な100V 0.7Ω（標準）Hot Swap™ MOSFET内蔵 内蔵のシグネチャ抵抗、プログラム可能な分類電流、 UVLO、OVLOおよび熱保護 自動リスタート付き短絡保護プログラム可能なスイッチング周波数：100kHz～500kHz 熱特性が改善された7mm×4mm DFNパッケージ
アプリケーション 大型カラー画面付きIP電話 デュアルラジオ802.11nアクセス・ポイント PTZ防犯カメラ
概要LTC®4269-2は集積化された受電機器（PD）インタフェースおよび電源コントローラで、2イベント分類信号、柔軟な補助電源オプション、同期整流されたフォワード電源に適した電源コントローラを特長とし、IEEE802.3at準拠のPDアプリケーションに最適です。
このPDコントローラは、検出および分類時に電源を絶縁する100V MOSFETを搭載し、100mAの突入電流制限を行います。パワーグッド出力、低電圧/過電圧ロックアウト、熱保護などの機能を搭載し、電流モード・フォワード・コントローラにより同期整流が可能なので、極めて高効率で、環境に配慮した製品を実現します。また、起動時の出力電圧の制御とフォールト・リカバリのためのソフトスタート機能も搭載しています。 周波数を100kHz～500kHzの範囲でプログラム可能なので、効率とサイズを柔軟に設定でき、低EMIを実現できます。
L、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴは、リニアテクノロジー社の登録商標です。Hot SwapおよびThinSOTはリニアテクノロジー社の商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。
標準的応用例PoEベースの自立型同期整流式フォワード電源
LTC4269-2
242692fb
TOP VIEW
33
DKD PACKAGE32-LEAD (7mm × 4mm) PLASTIC DFN
SHDN 1T2P 2
RCLASS 3NC 4
VPORTN 5VPORTN 6
NC 7NC 8
COMP 9FB 10
ROSC 11SYNC 12
SS_MAXDC 13VREF 14
SD_VSEC 15GND 16
32 VPORTP 31 NC 30 NC 29 PWRGD28 PWRGD 27 VNEG26 VNEG25 NC24 SOUT 23 VIN22 OUT21 PGND20 DELAY19 OC18 ISENSE17 BLANK
TJMAX = 125°C, θJA = 34°C/W, θJC = 2°C/W
EXPOSED PAD (PIN 33) MUST BE SOLDERED TO HEAT SINKING PLANE THAT IS CONNECTED TO GND
発注情報
鉛フリー仕様 テープアンドリール 製品マーキング* パッケージ 温度範囲LTC4269CDKD-2#PBF LTC4269CDKD-2#TRPBF 42692 32-Lead (7mm × 4mm) Plastic DFN 0°C to 70°C
LTC4269IDKD-2#PBF LTC4269IDKD-2#TRPBF 42692 32-Lead (7mm × 4mm) Plastic DFN –40°C to 85°C
鉛ベース仕様 テープアンドリール 製品マーキング* パッケージ 温度範囲LTC4269CDKD-2 LTC4269CDKD-2#TR 42692 32-Lead (7mm × 4mm) Plastic DFN 0°C to 70°C
LTC4269IDKD-2 LTC4269IDKD-2#TR 42692 32-Lead (7mm × 4mm) Plastic DFN –40°C to 85°Cさらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。 *温度グレードは出荷時のコンテナのラベルで識別されます。鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。
ピン配置絶対最大定格 （Note 1、2）VPORTN基準のピン VPORTP電圧 ......................................................... −0.3V～100VVNEG電圧 ...........................................................−0.3V～VPORTP
VNEGプルアップ電流 ..............................................................1ASHDN ................................................................... −0.3V～100VRCLASS電圧 ............................................................. −0.3V～7VRCLASSソース電流 .............................................................50mAPWRGD電圧（Note 3）
低インピーダンス・ソース ...............VNEG−0.3V～VNEG＋11Vシンク電流 ......................................................................5mA
PWRGD、T2P電圧 ................................................ −0.3V～100V PWRGD、T2Pシンク電流 ...................................................10mAGND基準のピン VIN （Note 4） .......................................................... −0.3V～25VSYNC、SS_MAXDC、SD_VSEC、ISENSE、OC ................ −0.3V～6VCOMP、BLANK、DELAY .......................................... −0.3V～3.5V FB ............................................................................. −0.3V～3VROSC電流 .........................................................................−50μAVREFソース電流 .................................................................10mA動作周囲温度範囲
LTC4269C-2 .......................................................... 0～70LTC4269I-2 ......................................................−40～85
LTC4269-2
342692fb
PARAMETER CONDITIONS MIN TYP MAX UNITS
Interface Controller (Note 5)
Operating Input Voltage Signature Range Classification Range On Voltage Undervoltage Lockout Overvoltage Lockout
At VPORTP (Note 6)
l
l
l
l
1.5
12.5
30.0
71.0
60 9.8
21.0 37.2
V V V V V V
ON/UVLO Hysteresis Window l 4.1 V
Signature/Class Hysteresis Window l 1.4 V
Reset Threshold State Machine Reset for 2-Event Classification l 2.57 5.40 V
Supply Current
Supply Current at 57V Measured at VPORTP Pin l 1.35 mA
Class O Current VPORTP = 17.5V, No RCLASS Resistor l 0.40 mA
Signature
Signature Resistance 1.5V ≤ VPORTP ≤ 9.8V (Note 7) l 23.25 26.00 kΩ
Invalid Signature Resistance, SHDN Invoked 1.5V ≤ VPORTP ≤ 9.8V, VSHDN = 3V (Note 7) l 11 kΩ
Invalid Signature Resistance During Mark Event (Notes 7, 8) l 11 kΩ
Classification
Class Accuracy 10mA < ICLASS < 40mA, 12.5V < VPORTP < 21V (Notes 9, 10)
l ±3.5 %
Classification Stability Time VPORTP Pin Step to 17.5V, RCLASS = 30.9Ω, ICLASS within 3.5% of Ideal Value (Notes 9, 10)
l 1 ms
Normal Operation
Inrush Current VPORTP = 54V, VNEG = 3V l 60 100 180 mA
Power FET On-Resistance Tested at 600mA into VNEG, VPORTP = 54V l 0.7 1.0 Ω
Power FET Leakage Current at VNEG VPORTP = SHDN = VNEG = 57V l 1 µA
Digital Interface
SHDN Input High Level Voltage l 3 V
SHDN Input Low Level Voltage l 0.45 V
SHDN Input Resistance VPORTP = 9.8V, SHDN = 9.65V l 100 kΩ
PWRGD, T2P Output Low Voltage Tested at 1mA, VPORTP = 57V, For T2P, Must Complete 2-Event Classification to See Active Low
l 0.15 V
PWRGD, T2P Leakage Current Pin Voltage Pulled 57V, VPORTP = VPORTN = 0V l 1 µA
PWRGDP Output Low Voltage Tested at 0.5mA, VPORTP = 52V, VNEG = 4V, Output Voltage is with Respect to VNEG
l 0.4 V
PWRGDP Clamp Voltage Tested at 2mA, VNEG = 0V, Voltage is with Respect to VNEG
l 12.0 16.5 V
PWRGDP Leakage Current VPWRGD = 11V, VNEG = 0V, Voltage is with Respect to VNEG
l 1 µA
PWM Controller (Note 11)
Operational Input Voltage IVREF = 0µA l VIN(OFF) 25 V
VIN Quiescent Current IVREF = 0µA, ISENSE = OC = Open 5.2 6.5 mA
VIN Start-Up Current FB = 0V, SS_MAXDC = 0V (Notes 12, 13) l 460 700 µA
VIN Shutdown Current SD_VSEC = 0V (Notes 12, 13) l 240 350 µA
SD_VSEC Threshold 10V < SD < 25V 1.261 1.32 1.379 V
電気的特性 lは全動作温度範囲での規格値を意味する。それ以外はTA = 25での値。
LTC4269-2
442692fb
PARAMETER CONDITIONS MIN TYP MAX UNITS
SD_VSEC(ON) Current SD_VSEC = SD_VSEC Threshold +100mV 0 µA
SD_VSEC(OFF) Current SD_VSEC = SD_VSEC Threshold – 100mV 8.3 10 11.7 µA
VIN(ON) l 14.25 15.75 V
VIN(OFF) l 8.75 9.25 V
VIN(HYST) l 3.75 5.5 7.0 V
VREF
Output Voltage IVREF = 0 l 2.425 2.5 2.575 V
Line Regulation IVREF = 0, 10V < VIN < 25V 1 10 mV
Load Regulation 0mA < IVREF < 2.5mA 1 10 mV
Oscillator
Frequency, fOSC ROSC = 178k, FB = 1V, SS_MAXDC = 1.84V l 165 200 240 kHz
fOSC(MIN) ROSC = 365k, FB = 1V 80 100 120 kHz
fOSC(MAX) ROSC = 64.9k, COMP = 2.5V, SD_VSEC = 2.64V 440 500 560 kHz
SYNC Input Resistance 18 kΩ
SYNC Switching Threshold FB = 1V 1.5 2.2 V
SYNC Frequency/fOSC FB = 1V (Note 14) 1.25 1.5
fOSC Line Regulation ROSC = 178k; 10V < VIN < 25V, SS_MAXDC = 1.84V 0.05 0.33 %/V
VROSC ROSC Pin Voltage 1 V
Error Amplifier
FB Reference Voltage 10V < VIN < 25V, VOL + 0.2V < COMP < VOH – 0.2 l 1.201 1.226 1.250 V
FB Input Bias Current FB = FB Reference Voltage -75 -200 nA
Open-Loop Voltage Gain VOL + 0.2V < COMP < VOH – 0.2 65 85 dB
Unity-Gain Bandwidth (Note 15) 3 MHz
COMP Source Current FB = 1V, COMP = 1.6V –4 –9 mA
COMP Sink Current COMP = 1.6V 4 10 mA
COMP Current (Disabled) FB = VREF , COMP = 1.6V 18 23 28 µA
COMP High Level VOH FB = 1V, ICOMP = –250µA 2.7 3.2 V
COMP Active Threshold FB = 1V, SOUT Duty Cycle > 0% 0.7 0.8 V
COMP Low Level VOL ICOMP = 250µA 0.15 0.4 V
Current Sense
ISENSE Maximum Threshold COMP = 2.5V, FB =1V 197 220 243 mV
ISENSE Input Current (Duty Cycle = 0%) COMP = 2.5V, FB = 1V (Note 12) –8 µA
ISENSE Input Current (Duty Cycle = 80%) COMP = 2.5V, FB = 1V (Note 12) –35 µA
OC Threshold COMP = 2.5V, FB = 1V 98 107 116 mV
OC Input Current (OC = 100mV) –50 –100 nA
Default Blanking Time COMP = 2.5V, FB = 1V, RBLANK = 40k (Note 16) 180 ns
Adjustable Blanking Time COMP = 2.5V, FB = 1V, RBLANK = 120k 540 ns
VBLANK 1 V
SOUT Driver
SOUT Clamp Voltage IGATE = 0µA, COMP = 2.5V, FB = 1V 10.54 12 13.5 V
SOUT Low Level IGATE = 25mA 0.5 0.75 V
電気的特性 lは全動作温度範囲での規格値を意味する。それ以外はTA = 25での値。
LTC4269-2
542692fb
PARAMETER CONDITIONS MIN TYP MAX UNITS
SOUT High Level IGATE = –25mA, VIN = 12V COMP = 2.5V, FB = 1V 10 V
SOUT Active Pull-Off in Shutdown VIN = 5V, SD_VSEC = 0V, SOUT = 1V 1 mA
SOUT to OUT (Rise) DELAY (tDELAY) COMP = 2.5V, FB = 1V (Note 16) RDELAY = 120k
40 120
ns ns
VDELAY 0.9 V
OUT Driver
OUT Rise Time FB = 1V, CL = 1nF (Notes 15, 16) 50 ns
OUT Fall Time FB = 1V, CL = 1nF (Notes 15, 16) 30 ns
OUT Clamp Voltage IGATE = 0µA, COMP = 2.5V, FB = 1V 11.5 13 14.5 V
OUT Low Level IGATE = 20mA IGATE = 200mA
0.45 1.25
0.75 1.8
V V
OUT High Level IGATE = –20mA, VIN = 12V COMP = 2.5V, FB = 1V IGATE = –200mA, VIN = 12V COMP = 2.5V, FB = 1V
9.9 9.75
V V
OUT Active Pull-Off in Shutdown VIN = 5V, SD_VSEC = 0V, OUT = 1V 20 mA
OUT Max Duty Cycle COMP = 2.5V, FB = 1V, RDELAY = 10k (fOSC = 200kHz), VIN = 10V, SD_VSEC = 1.4V, SS_MAXDC = VREF
83 90 %
OUT Max Duty Cycle Clamp COMP = 2.5V, FB = 1V, RDELAY = 10k (fOSC = 200kHz), VIN = 10V SD_VSEC = 1.32V, SS_MAXDC = 1.84V SD_VSEC = 2.64V, SS_MAXDC = 1.84V
63.5 25
72 33
80.5 41
% %
Soft-Start
SS_MAXDC Low Level: VOL ISS_MAXDC = 150µA, OC = 1V 0.2 V
SS_MAXDC Soft-Start Reset Threshold Measured on SS_MAXDC 0.45 V
SS_MAXDC Active Threshold FB + 1V, DC > 0% 0.8 V
SS_MAXDC Input Current (Soft-Start Pull-Down: IDIS)
SS_MAXDC = 1V, SD_VSEC = 1.4V, OC = 1V 800 µA
電気的特性 lは全動作温度範囲での規格値を意味する。それ以外はTA = 25での値。
Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、絶対最大定格状態が長時間続くと、デバイスの信頼性と寿命に悪影響を与える恐れがある。
Note 2: T≥0で絶対最大定格100Vが保証されているピン。他は90V。
Note 3: PWRGD電圧はVNEG を基準にして14Vでクランプされる。
Note 4: VINピンが外部RCネットワークを介してVIN > 25Vであるシステムから給電されるアプリケーションでは、クランプ電圧VIN ON(MAX) < VZ < 25Vの外部ツェナー・ダイオードをVINピンからグランドに接続する。
Note 5: 注記がない限り、すべての電圧値はVPORTN ピンを基準にしている。
Note 6: 入力電圧の仕様はLTC4269-2のピンを基準にして定義されており、入力ダイオード・ブリッジが含まれる場合にIEEE 802.3af/IEEE 802.3atの仕様に適合する。
Note 7: シグネチャ抵抗は最小∆Vが1Vの∆V/∆I手法で測定される。LTC4269-2のシグネチャ抵抗は入力ダイオード・ブリッジの追加直列抵抗を補償する。
Note 8: 1回目の分類イベント後の無効なシグネチャはIEEE 802.3at標準規格によって義務付けられている。「アプリケーション情報」を参照。
Note 9: 分類の正確さは1.237/RCLASSで定義される理想電流を基準にしており、RCLASS抵抗のばらつきは含まない。
Note 10: このパラメータは設計とウェハー・レベルでのテストによって確認されている。
Note 11: 注記がない限り、電圧はGND を基準にしている。テスト時は、注記がない限り、COMPはオープン、VFB = 1.4V、RROSC = 178k、VSYNC = 0V、VSS(MAXDC)はVREFに設定（ただし電気的に絶縁）、CVREF = 0.1μF、VSD_VSEC = 2V、RBLANK = 121k、RDELAY = 121k、VISENSE = 0V、VOC = 0V、COUT = 1nF、VIN = 15V、SOUTはオープン。
Note 12: 静的テストとの相関によって保証されている。
Note 13: VIN起動電流はVIN = VIN(ON) – 0.25Vで測定され、（VIN(ON)でのワーストケースVIN起動電流と相関をとるため）1.18倍する。
Note 14: 最大推奨SYNC周波数 = 500kHz。
Note 15: 保証されているがテストされない。
Note 16: R = 40kのタイミングはR = 240kでの測定値から得られる。
LTC4269-2
642692fb
標準的性能特性
VPORTP VOLTAGE (V)0
0
V POR
TP C
URRE
NT (m
A)
0.1
0.2
0.3
0.4
0.5
2 4 6 8
42692 G01
10
TA = 25°C
VPORTP VOLTAGE RISING (V)0
0
V POR
TP C
URRE
NT (m
A)
10
20
30
40
50
10 20 30 40
42692 G02
50 60
TA = 25°C
CLASS 4
CLASS 3
CLASS 2
CLASS 1
CLASS 0
VPORTP VOLTAGE (V)12
9.5
V POR
TP C
URRE
NT (m
A)
10.5
14 16
42692 G03
10.0
18 20 22
11.0
85°C
–40°C
CLASS 1 OPERATION
VPORTP VOLTAGE (V)
122
V1:V2:
SIGN
ATUR
E RE
SIST
ANCE
(kΩ
)
23
25
26
27
3 5
42692 G04
24
7 96 102 4 8
28RESISTANCE =
DIODES: HD01TA = 25°C
= ∆V∆I
V2 – V1I2 – I1
IEEE UPPER LIMIT
IEEE LOWER LIMIT
LTC4269-2 + 2 DIODES
LTC4269-2 ONLY
JUNCTION TEMPERATURE (°C)–50
0.2
RESI
STAN
CE (Ω
)
0.4
0.6
0.8
1.0
1.2
–25 0 25 50
42692 G06
75 100
CURRENT (mA)0
0
PWRG
D (V
)
0.4
1.0
0.5 1
42692 G08
0.2
0.8
0.6
1.5 2
TA = 25°CVPORTP – VNEG = 4V
TEMPERATURE (°C)–50
1.20
FB V
OLTA
GE (V
)
1.22
1.25
0 50 75
42692 G09
1.21
1.24
1.23
–25 25 100 125
VPORTPINPUT
VOLTAGE10V/DIV
CLASSCURRENT10mA/DIV
TIME (10µs/DIV) 42692 G05
TA = 25°C
!
CURRENT (mA)0
V PWRG
D –
V POR
TN (V
)V T
2P –
VPO
RTN
(V)
0.4
0.6
8
42692 G07
0.2
02 4 6 10
0.8TA = 25°C
!
入力電流と入力電圧、25k検出範囲 入力電流と入力電圧
シグネチャ抵抗と入力電圧 分類動作と時間 オン抵抗と温度
PWRGD、T2P出力の“L”電圧と電流 FB電圧と温度
入力電流と入力電圧
アクティブ“H”のPWRGD出力の“L”電圧と電流
LTC4269-2
742692fb
標準的性能特性
TEMPERATURE (°C)–50
155
SWIT
CHIN
G FR
EQUE
NCY
(kHz
)
185
245
0 50 75
42692 G10
170
230
215
200
–25 25 100 125TEMPERATURE (°C)
–50100
V IN
SHUT
DOW
N CU
RREN
T (µ
A)200
500
0 50 75
42692 G11
150
400
300
450
350
250
–25 25 100 125
VIN = 15VSD_VSEC = 0V
TEMPERATURE (°C)–50
3.5
I Q (m
A)
4.5
6.5
0 50 75
42692 G13
4.0
6.0
5.5
5.0
–25 25 100 125
OC = OPEN
TEMPERATURE (°C)–50
1.22
SD_V
SEC
TURN
ON
THRE
SHOL
D (V
)
1.27
1.42
0 50 75
42692 G14
1.37
1.32
–25 25 100 125TEMPERATURE (°C)
–500
SD_V
SEC
PIN
CURR
ENT
(µA)
15
0 50 75
42692 G15
10
5
–25 25 100 125
0mA PIN CURRENT AFTERPART TURN ON
PIN CURRENT BEFOREPART TURN ON
TEMPERATURE (°C)–50
0
COM
P (V
)
0.4
1.6
1.4
1.2
0 50 75
42692 G17
0.2
1.0
0.8
0.6
–25 25 100 125
RISENSE = 0k
TEMPERATURE (°C)–50
5.0
COM
P SO
URCE
CUR
RENT
(mA)
12.5
0 50 75
42692 G18
10.0
7.5
–25 25 100 125
CURRENT OUT OF PIN
FB = 1VCOMP = 1.6V
TEMPERATURE (°C)–50
V IN
STAR
TUP
CURR
ENT
(µA)
200
500
0 50 75
42692 G12
400
300
450
600
550
350
250
–25 25 100 125
SD_VSEC = 1.4V
TEMPERATURE (°C)–50
6
8
V IN
(V)
18
16
14
12
0 50 75
42692 G16
10
–25 25 100 125
VIN TURN OFF VOLTAGE
VIN TURN ON VOLTAGE
スイッチング周波数と温度 VINシャットダウン電流と温度 VIN起動電流と温度
消費電流（VIN）と温度SD_VSECのターンオン・ スレッショルドと温度 SD_VSECピン電流と温度
VINのターンオン/ ターンオフ電圧と温度
COMPのアクティブ・ スレッショルドと温度 COMPのソース電流と温度
LTC4269-2
842692fb
TEMPERATURE (°C)–50
5.0
COM
P SI
NK C
URRE
NT (m
A)
12.5
0 50 75
42692 G19
10.0
7.5
–25 25 100 125
FB = 1.4VCOMP = 1.6V
TEMPERATURE (°C)–50
0
COM
P PI
N CU
RREN
T (µ
A)
50
40
30
0 50 75
42692 G20
10
20
–25 25 100 125
FB = VREFCOMP = 1.6V
COMP (V)0
0
I SEN
SE M
AX T
HRES
HOLD
(mV)
240
160
200
120
1.0 2.0 2.5
42692 G21
40
80
0.5 1.5 3.0
TA = 25°CRISENSE = 0k
OC THRESHOLD
TEMPERATURE (°C)–50
200
I SEN
SE M
AX T
HRES
HOLD
(mV)
210
240
0 50 75
42692 G22
230
220
–25 25 100 125
COMP = 2.5VRISENSE = 0k
DUTY CYCLE (%)0
0
I SEN
SE P
IN C
URRE
NT (µ
A)
10
40
20 50 60
42692 G23
30
20
10 30 40 8070 90 100
TA = 25°C
DUTY CYCLE (%)0
175
185I SEN
SE M
AX T
HRES
HOLD
(mV)
195
225
20 50 60
42692 G24
215
205
10 30 40 8070 90 100
RSLOPE = 1k
RSLOPE = 470Ω
RSLOPE = 0Ω
TA = 25°CCOMP = 2.5V
TEMPERATURE (°C)–50
80
OC T
HRES
HOLD
(mV)
90
120
0 50 75
42692 G25
110
100
–25 25 100 125
PRECISION OVERCURRENT THRESHOLDINDEPENDENT OF DUTY CYCLE
TEMPERATURE (°C)–50
0
BLAN
K DU
RATI
ON (n
s)
200
800
0 50 75
42692 G26
600
400
–25 25 100 125
RBLANK = 40k
RBLANK = 120k
RBLANK (k)0
0
BLAN
K (n
s)
400
200
1000
40 80 100
42692 G27
800
600
20 60 140120 160
TA = 25°C
COMPのシンク電流と温度（ディスエーブルされた）
COMPピン電流と温度ISENSE の最大スレッショルドと COMP
ISENSE の最大スレッショルドと 温度
（ピンから流れ出す）ISENSEピン電流と デューティ・サイクル
ISENSEの最大スレッショルドと デューティ・サイクル （スロープ補償をプログラミング）
過電流(OC）スレッショルドと温度 ブランク継続時間と温度 ブランク継続時間と RBLANK
標準的性能特性
LTC4269-2
942692fb
TEMPERATURE (°C)–50
0
t DEL
AY (n
s)
50
200
0 50 75
42692 G28
150
100
–25 25 100 125
RDELAY = 40k
RDELAY = 120k
RDELAY (k)0
0
t DEL
AY (n
s)80
240
80 160 200
42692 G29
160
40 120 240
TA = 25°C
OUT LOAD CAPACITANCE (pF)0
0
OUT
RISE
/FAL
L TI
ME
(ns)
50
25
125
2000 3000
100
75
1000 4000 5000
tr
tf
42692 G30
TA = 25°C
fOSC (kHz)100
70
OUT
DUTY
CYC
LE (%
)
80
100
200 300
90
400 500
42692 G31
TA = 25°CSS_MAXDC = 2.5VSD_VSEC = 1.4V
SD_VSEC (V)1.32
0
70
OUT
MAX
DUT
Y CY
CLE
CLAM
P (%
) 80
90
1.65 1.98
60
50
40
30
20
10
2.31 2.64
42692 G32
TA = 25°CSS_MAXDC = 1.84VfOSC = 200kHzRDELAY = 10k
SS_MAXDC (V)1.60
20
70
OUT
MAX
DUT
Y CY
CLE
CLAM
P (%
) 80
90
1.84 2.08
60
50
40
30
42692 G33
TA = 25°CfOSC = 200kHzRDELAY = 10k
SD_VSEC = 1.32V
SD_VSEC = 1.98V
SD_VSEC = 2.64V
fOSC (kHz)100
1.60
2.08
SS_M
AXDC
(V)
2.20
2.32
500400300200
1.96
1.84
1.72
42692 G34
TA = 25°CSD_VSEC = 1.32VRDELAY = 10k
0
0.8
SS_M
AXDC
(mV)
1.0
1.2
0.6
0.4
0.2
42692 G35
TEMPERATURE (°C)–50 0 50 75–25 25 100 125
ACTIVE THRESHOLD
RESET THRESHOLD
標準的性能特性
tDELAY（SOUTの立ち上がりから OUTの立ち上がり）と温度
tDELAY（SOUTの立ち上がりから OUTの立ち上がり）とRDELAY
OUTの立ち上がり/立ち下がり 時間とOUTの負荷容量
OUT（最大デューティ・サイクル）と fOSC
OUT（最大デューティ・サイクルCLAMP）とSD_VSEC
OUT（最大デューティ・サイクルCLAMP）とSS_MAXDC
SS_MAXDC の設定と fOSC （OUT DC=72%）
SS_MAXDC のリセットおよび アクティブ・スレッショルドと温度
LTC4269-2
1042692fb
SHDN（ピン1）：シャットダウン入力。このピンは補助電源のアプリケーションに使用します。SHDNを“H”にドライブしてLTC4269-2の動作をディスエーブルし、シグネチャ抵抗を無効化します。使用しない場合、SHDNをVPORTNに接続します。
T2P（ピン2）：タイプ2のPSEインジケータで、オープンドレイン。低インピーダンスでタイプ2のPSEが接続されていることを示します。
RCLASS（ピン3）：分類選択入力。RCLASSとVPORTNの間に抵抗を接続して分類負荷電流を設定します。
VPORTN（ピン5、6）：電源入力。ダイオード・ブリッジを介してPDの入力に接続します。ピン5とピン6はパッケージのところで電気的に相互接続する必要があります。
NC（ピン4、7、8、25、30、31）：接続なし。
COMP（ピン9）：エラーアンプの出力ピン。エラーアンプはオペアンプなので、非絶縁型電源の最適な過渡応答を得るため、COMPピンとFBピンの間に多様な補償ネットワークを接続することができます。このピンの電圧は外付けFETのピーク電流に相当します。全動作電圧範囲は0.8V～2.5Vで、ISENSEピンの0mV～220mVに相当します。過電流検出に100mVのOCピンを使用するアプリケーションでは、COMPピンの標準動作範囲は0.8V～1.6Vになります。COMPがオプトカプラによって制御される絶縁型アプリケーションでは、COMPピンの出力ドライブはFB = VREFでディスエーブルすることができ、COMPピンの電流は(COMP-0.7)/40kに減少します。
FB（ピン10）：非絶縁型電源では、FBは外付け抵抗分割器を介して出力電圧をモニタし、エラーアンプにより1.23Vの内部リファレンスと比較されます。FBをVREFに接続するとエラーアンプの出力はディスエーブルされます。
ROSC（ピン11）：GNDに接続された1本の抵抗により、デバイスの動作周波数が100kHz～500kHzの範囲で設定されます。ROSCピンの公称電圧は1.0Vです。
SYNC（ピン12）：内部発振器を外部信号に同期させるために使用します。このピンには直接的なロジック互換性があり、10%～90%のデューティ・サイクルのどのような信号でもドライブできます。使用しない場合、このピンはGNDに接続します。
SS_MAXDC（ピン13）：VREFからの外付け抵抗分割器によって最大デューティ・サイクル・クランプが設定されます(SS_MAXDC = 1.84V、SD_VSEC = 1.32Vでは72%のデューティ・サイクルになります)。SS_MAXDCピンのコンデンサと外付け抵抗分割器を組み合わせることにより、ソフトスタートのタイミングが設定されます。
VREF（ピン14）：2.5Vの内部リファレンスの出力で、内部制御回路に供給されます。外部用に最大2.5mAのドライブをソースする能力があります。0.1μFのセラミック･コンデンサを使用してGNDにバイパスします。
SD_VSEC（ピン15）：SD_VSECピンは、1.32Vの高精度スレッショルドより低い電圧に引き下げられた場合、デバイスをオフしてVINからの電流流出を減らすために使用されます。SD_VSECピンは抵抗分割器を介してシステムの入力電圧に接続され、電源の低電圧ロックアウト(UVLO)を決定し、OUTピンのボルト秒クランプを生成します。11μAのピン電流のヒステリシスにより、UVLOヒステリシスを外部で設定することができます。
GND（ピン16）：アナログ・グランド。VNEGに接続します。
BLANK（ピン17）：GNDとの間に抵抗を接続することにより、FETのターンオン時の過電流検出アンプの出力および電流検出アンプの出力の延長ブランキング時間を調節し、電流制限が誤ってトリップするのを防止します。抵抗値を大きくすると、ブランキング時間が長くなります。
ISENSE（ピン18）：制御ループの電流検出入力です。このピンは外付けパワーMOSFETのソースのところの検出抵抗に接続します。ISENSEピンに直列に接続された抵抗によってスロープ補償が設定されます。
ピン機能
LTC4269-2
1142692fb
OC（ピン19）：OCは、デューティ・サイクルに依存しない、過電流検出とソフトスタートのトリガ用の107mVの高精度スレッショルドです。このピンは外付けパワーMOSFETのソースのところの検出抵抗に直接接続します。
DELAY（ピン20）：GNDとの間に抵抗を接続することにより、SOUTの立ち上がりエッジとOUTの立ち上がりエッジの間の遅延時間が調節されます。タイミングを調節することにより、フォワード・コンバータのアプリケーションの効率を最大化します。抵抗値を大きくすると、遅延時間が長くなります。
PGND（ピン21）：電源グランド。ゲート・ドライバのリターン電流が流れます。VNEGに接続します。
OUT（ピン22）：NチャネルMOSFETのゲートを0VとVINの間でドライブします。OUTピンの13Vの最大リミットは内部クランプによって設定されます。シャットダウン時はアクティブ・プルオフが有効です(電気的仕様を参照)。
VIN（ピン23）：電源コントローラの入力電源。GNDの近くにデカップリングする必要があります。VINには約14.25Vのオンおよび8.75Vのオフの低電圧ロックアウト・スレッショルドがあります。
SOUT（ピン24）：OUTピンと同位相でスイッチされる出力。高効率の同期整流が必要なフォワード・コンバータのアプリケーションの2次側FETの制御のための同期信号を供給します。SOUTは12Vにアクティブ・クランプされます。シャットダウン時にはアクティブ・プルオフが有効になります(電気的仕様を参照)。アクティブ・クランプ・フォワード電源のアクティブ・クランプFETのドライブに使用することもできます。
VNEG（ピン26、27）：電力出力。PoEのリターン・ラインを内部のHot SwapパワーMOSFETを介して電源に接続します。ピン26とピン27はパッケージのところで電気的に相互接続する必要があります。
PWRGD（ピン28）：アクティブ“H”のパワーグッド出力(オープンコレクタ)。内部のHot Swap MOSFETがオンしていることを知らせます。高インピーダンスでパワーグッド状態を示します。PWRGDはVNEGを基準にしており、突入電流発生時、および熱的過負荷状態では低インピーダンスになります。PWRGDはVNEGより14V高い電圧にクランプされます。
PWRGD（ピン29）：アクティブ“L”のパワーグッド出力(オープンドレイン)。内部のHot Swap MOSFETがオンしていることを知らせます。低インピーダンスでパワーグッド状態を示します。PWRGDはVPORTNを基準にしており、突入電流発生時、および熱的過負荷状態では高インピーダンスになります。PWRGDは内部クランプされません。
VPORTP（ピン32）：入力電圧の正電源レール。このピンはPDの正電源レールに接続されます。
露出パッド（ピン33）：GNDとPCBのヒートシンクに接続します。
ピン機能
LTC4269-2
1242692fb
ブロック図
VREF>90%
–
+
–
+
+–
– +– +
SOURCE2.5mA
2.5V
1.23V
(100 TO 500)kHz
OSC
(TYPICAL 200kHz)
IHYST10µA SD_VSEC = 1.32V0µA SD_VSEC > 1.32V
15
13
22
21
14
11
12
18
169 1710
SD_VSEC
ROSC
SYNC
33EXPOSED PAD
1.32V
1.23V
ADAPTIVEMAXIMUM
DUTY CYCLECLAMP
(LINEAR)SLOPE COMP8µA 0% DC
35µA 80% DC
RAMP
S Q
R
R
Q
S
BLANK
FB COMP GND BLANK20
DELAY
VREF
23
VIN SS_MAXDC
SOFT-START CONTROL
OVERCURRENT
SENSECURRENT
OUT
24 SOUT
PGND
ISENSE
19 OC
DRIVER±1A
±50mA
12V
13V
0.45V
42692 BD2
–
+
–
+
(VOLTAGE)ERROR AMPLIFIER
107mV0mV TO 220mV
ONDELAY
VINONVINOFF
START-UPINPUT CURRENT (ISTART)
– +
BOLD LINE INDICATES HIGH CURRENT PATH
32
T2P 2
RCLASS 3
SHDN
PWRGD
VPORTP1
29
PWRGD28
VNEG27
VNEG26
42692 BD1
CONTROLCIRCUITS
CLASSIFICATIONCURRENT LOAD
REF
–
+
25k 16k
VPORTN 6
VPORTN 5
EN
LTC4269-2
1342692fb
アプリケーション情報概要Power over Ethernet （PoE）は、1個のRJ45コネクタからDC電力と高速データを使用できる利点を活かした製品が増えるにつれ、ますます広く普及してきています。PoEが市場で成長を続けるにつれ、受電機器（PD）メーカーはIEEE 802.3af標準規格の定める12.95Wの電力制限に達してきています。
IEE802.3at標準規格はPower over Ethernetのより高電力の割り当てを確立するとともに、従来のIEEE802.3afシステムとの下位互換性を維持しています。給電機器（PSE）と受電機器は、IEEE 802.3afの電力レベルに準拠しているタイプ1またはIEEE802.3atの電力レベルに準拠しているタイプ2として区別されます。タイプ2のPDが使用可能な最大電力は25.5Wです。
IEEE802.3at標準規格は、PDから電力分類を取得し、タイプ2のPSEが接続されていることを知らせる新たな方法も確立しています。タイプ2のPSEは、2イベント分類を行うことにより（レイヤ1）、またはデータ・ラインを使用してPDと通信することにより（レイヤ2）、PDの電力分類を取得するオプションを備えています。他方、タイプ2のPDは両方のレイヤの通信を認識し、タイプ2のPSEを識別できる必要があります。
LTC4269-2はIEEE802.3at標準規格に従って動作する必要のあるPDのサポート専用に設計されています。特に、LTC4269-2は2イベント分類を認識するT2Pインジケータ・ビットを生成します。このインジケータ・ビットを使用して、タイプ2のPSEが接続されていることをLTC4269-2の出力負荷に知らせることができます。LTC4269-2は、内部シグネチャ抵抗、分類回路、突入電流制御およびサーマル・シャットダウン機能を備えた完全なPDインタフェース・ソリューションであり、次世代のPDアプリケーションをサポートすることができます。PDのフロントエンドのほか、LTC4269-2には出力電力を最大にしながら部品サイズを最小限に抑える高効率同期整流式フォワード・コントローラも備わっています。
動作モードLTC4269-2には、VPORTPピンとVPORTNピンの間に与えられる入力電圧に依存するいくつかの動作モードがあります。表1に要約されている様々な動作モードでLTC4269-2に生じる可能性のある電圧および電流の波形を図1に示します。
ONUVLO
UVLO UVLOON
τ = RLOAD C1
50
40
30
V POR
TP (V
)
20
10
50
40
30
20
10V POR
TP –
VNE
G (V
)
–10
–20
–30
V POR
TP –
PWRG
D (V
)PW
RGD
– V N
EG (V
)–40
–50
20
10
PD C
URRE
NT
dVdt
INRUSHC1
=
42692 F01
I1 = V1-ダイオードの電圧降下×225kΩ
ILOAD = VPORTPRLOAD
I2 = V2-ダイオードの電圧降下×225kΩ
VPORTPPSE
IIN RLOAD
RCLASS C1
RCLASS
PWRGD
PWRGD
LTC4269-2
VNEGVPORTN
V1 検出
分類
パワーバッド
PWRGDはVPORTPをトラッキング
時間
時間
時間
突入電流
パワーバッド
PWRGDはVPORTPをトラッキング
PWRGDはVPORTPをトラッキング
パワーバッド
パワーバッド
時間
パワーグッド
パワーグッド
I2 検出
分類ICLASS
I1 検出
負荷（ILOAD）
検出範囲内
V2 検出
ICLASSはRCLASSの選択に依存突入電流 = 100mA
図1. 出力電圧、PWRGD、PWRGD、 およびPD電流と入力電圧の関係
LTC4269-2
1442692fb
表1. LTC4269-2の動作モードと入力電圧の関係VPORTP-VPORTN（V） LTC4269-2の動作モード0V～1.4V 非アクティブ
（1回目の分類イベント後のリセット）1.5V～9.8V
（5.4V to 9.8V）
1回目の分類イベント前の25kの シグネチャ抵抗の検出
（マーク、1回目の分類イベント後の 11kのシグネチャの無効化）
12.5V～On/UVLO 分類負荷電流がアクティブOn/UVLO～60V 突入電流が流れ電源がPD負荷に接続される>71V 過電圧ロックアウト、分類とHot Swapは
ディスエーブルされる。ON/UVLOにはヒステリシスが含まれる。立ち上がり入力スレッショルドは最大37.2V。立ち下がり入力スレッショルドは最小30.0V。
これらのモードはIEEE 802.3af/IEEE 802.3atの仕様で規定されている要件を満たしています。
入力ダイオード・ブリッジIEEE 802.3af/IEEE 802.3at標準規格では、動作モードはPDのRJ45コネクタの入力電圧を基準にしています。データ・ペアまたは予備ペアのどちらからであっても、またどちらの極性であっても、PDは受け取った電力を処理する必要があるので、入力ダイオード・ブリッジのBR1とBR2がRJ45コネクタとLTC4269-2の間に接続されます（図2）。
入力ダイオード・ブリッジには、各動作モードの範囲に影響を与える電圧降下が生じます。LTC4269-2はこれらの電圧降下を補償して、LTC4269-2を使用して構築したPDがIEEE 802.3af/IEEE 802.3atによって規定されている電圧範囲の条
件を満たすようにします。電気的仕様はLTC4269-2のパッケージのピンを基準にしていることに注意してください。
検出検出時に、PSEはデバイスをPDとして識別させる25kΩのシグネチャ抵抗を探します。PSEは2.8V～10Vの範囲の2つの電圧を与えて、対応する電流を測定します。検出電圧V1およびV2とそれに対応するPD電流を図1に示します。PSEは∆V/∆I測定手法を使用してシグネチャ抵抗を算出します。
LTC4269-2は、VPORTPピンとVPORTNピンの間に温度補償された25kの高精度抵抗を備えており、PDが接続されていて電力供給を要求していることをPSEに知らせます。LTC4269-2のシグネチャ抵抗は入力ダイオード・ブリッジによって生じる追加直列抵抗も補償します。このようにして、LTC4269-2を使用して構築したPDはIEEE802.3af/IEEE 802.3atの検出仕様に適合します。
シグネチャ無効化オプション補助電源オプションを備えた設計の中には、PDがPSEによって検出されるのを防ぐ必要があるものもあります。LTC4269-2のシグネチャ抵抗はSHDNピンを使用して無効化することができます（図3）。SHDNピンを“H”にすると、シグネチャ抵抗が11kより小さい値に減少します。これはIEEE 802.3af/IEEE 802.3atの仕様では無効のシグネチャであり、電力を供給しないようにPSEに警告します。SHDNピンを作動させると分類動作も停止し、内部のHot Swap FETがオフします。この機能を使用しない場合、SHDNをVPORTNに接続します。
RX–6
RX+3
TX–2
TX+RJ45
T1
POWEREDDEVICE (PD)
INPUT
42692 F02
1
7
8
5
4
SPARE–
SPARE+
TO PHY
BR2
0.1µF100V
BR1
VPORTP
D3LTC4269-2
VPORTN
図2. 主入力と予備入力にダイオード・ブリッジを使用したPDのフロントエンド
アプリケーション情報
LTC4269-2
1542692fb
分類分類は、PSEがPDの電力分類を識別できるようにすることにより、効率の良い電力割り当て方法を提供します。分類をサポートしていないPDのために、IEEEの仕様にはクラス0が含まれています。クラス1～3はPDを3つの異なる電力範囲に分けます。クラス4は、IEEE802.3atによる新しい電力範囲です（表2を参照）。
分類調査の間、PSEは15.5V～20.5Vの固定電圧をPDに供給します（図1）。LTC4269-2はPDの電力分類を表す負荷電流を有効な状態にします。分類負荷電流は、表2から選択される抵抗RCLASSを使用して設定されます。
表2. 電力分類とLTC4269-2のRCLASS抵抗の選択
クラス 用法
PDの入力での 最大電力レベル （W）
公称分類 負荷電流 （mA）
LTC4269-2の RCLASS抵抗（Ω、1%）
0 タイプ１ 0.44～12.95 <0.4 オープン1 タイプ１ 0.44～3.84 10.5 124
2 タイプ１ 3.84～6.49 18.5 69.8
3 タイプ１ 6.49～12.95 28 45.3
4 タイプ２ 12.95～25.5 40 30.9
2イベント分類とT2Pピンタイプ2のPSEは、2イベント分類を行うことにより（レイヤ1）、または高速データ・ラインを介して通信することにより（レイヤ2）、高電力を使用可能なことを宣言することができます。タイプ2のPDは両方のレイヤの通信を認識する必要があります。レイヤ2の通信はPSEとPDの間で直接行われるので、LTC4269-2は2イベント分類の認識のみに関与します。
VPORTP
VPORTN
SHDN
LTC4269-2
SIGNATURE DISABLE
42692 F03
25k SIGNATURERESISTOR14kTO
PSE
図3. ディスエーブル機能が付いた25kのシグネチャ抵抗
2イベント分類では、タイプ2のPSEは電力分類の調査を2回行います。2イベント分類の例を図4に示します。1回目の分類イベントは、PSEが15.5V～20.5Vの入力電圧を与え、LTC4269-2がクラス4の負荷電流を供給するとき発生します。次いで、PSEは入力電圧を7V～10Vのマーク電圧範囲に下げて、1回目のマーク・イベントの信号を送ります。マーク電圧範囲内のPDは0.25mA～4mAの負荷電流を供給します。
ONUVLO
UVLO UVLOON
τ = RLOAD C1
PD C
URRE
NT
50
40
30
V POR
TP (V
)
20
10
40mA
50
40
30
20
10V POR
TP –
VNE
G (V
)
–10
–20
–30
V POR
TP –
T2P
(V)
–40
–50
dVdt
INRUSHC1
=
42692 F04
RCLASS = 30.9Ω
ILOAD = VPORTPRLOAD
VPORTPPSE
IIN RLOAD
RCLASS C1
RCLASS
T2P
LTC4269-2
VNEGVPORTN
V1 検出
VPORTNをトラッキング
V2 検出
時間
時間
時間
突入電流=100mA
1回目の分類
2回目のマーク
V1 検出V2 検出
2回目のマーク
2回目の分類
1回目の分類2回目の分類
負荷（ILOAD）突入電流
1回目のマーク
1回目のマーク
図4. 2イベント分類の結果としてのVNEG、 T2PおよびPD電流
アプリケーション情報
LTC4269-2
1642692fb
PSEはこのシーケンスを繰り返し、2回目の分類および2回目のマーク・イベント発生の信号を送ります。これにより、タイプ2のPSEが接続されていることをLTC4269-2に知らせます。次いで、タイプ2のPSEはPDに電力を供給し、LTC4269-2は制御された突入電流で蓄電コンデンサC1を充電します。C1が完全に充電され、LTC4269-2がパワーグッドを宣言すると、T2Pピンはアクティブ“L”になります。つまりT2P出力がVPORTNを基準にして低インピーダンスになります。T2P出力は、LTC4269-2の入力電圧がPoEの低電圧ロックアウト・スレッショルドより低くなると非アクティブになります。
マークの間のシグネチャの無効化リニアテクノロジーはIEEE802.3atのワーキング・グループのメンバーとして、タイプ2のPDは、初回の検出サイクルの前にPSEポートが検出電圧範囲より高い電圧に予め充電されていると、正しくない2イベント分類表示を受け取る可能性があることを指摘しました。IEEEのワーキング・グループはこの可能性を防止するように規格を修正しました。つまり、タイプ2のPDはマーク・イベントの間はシグネチャ抵抗を無効化して、電力を供給しないようにPSEに警告することを要求事項にしました。LTC4269-2は内部でシグネチャ抵抗を無効化することによって、この標準規格に適合しています。この場合、PSEが次の検出サイクルを開始する前にポートの放電も行います。
分類中のPDの安定性対応する分類負荷電流が広範なので、分類には難しい安定性の問題が伴います。分類負荷電流が流れ始めるとケーブル両端に電圧降下が生じ、入力ダイオード・ブリッジの順方向電圧が増加します。これにより、検出と分類の間に分類負荷電流の開始と停止に伴い、PDが発振することがあります。
LTC4269-2は検出範囲と分類範囲の間に電圧ヒステリシス・ウィンドウを設けてこの発振を防ぎます。ヒステリシス・ウィンドウは、分類負荷電流の開始時にPDに生じる電圧変化に適応するので、PDは検出モードと分類モードの間を問題なく移行します。
また、LTC4269-2はON電圧までの分類電圧範囲全体にわたり正のI-Vスロープを維持します。PSEに分類電圧範囲を超えたオーバーシュートが生じた場合、利用可能な負荷電流
がPDを分類電圧範囲に戻す役割を果たします。（さもないと、逆バイアスされたダイオード・ブリッジと0.1μFのコンデンサによって保持されている電圧により、PDの入力が「トラップ」されることがあります。）
突入電流PSEがPDを検出し、場合によってはさらに分類してから、PSEはPDに電力を供給します。LTC4269-2のポート電圧がON電圧スレッショルドより高くなると、LTC4269-2は内部パワーMOSFETを介してVNEGをVPORTNに接続します。
システムのパワーオン・サージ電流を抑制するため、LTC4269-2は一定の突入電流を供給して、C1が制御された状態でライン電圧までランプアップするようにします。
LTC4269-2は、PDの突入電流をPSEの電流制限より小さく保ち、PSEの動作に関係なく十分制御されたパワーアップ特性を実現します。これにより、LTC4269-2を使用したPDは、どんなPSEとも相互運用が可能になります。
POEの低電圧ロックアウトPDに関するIEEE 802.3af/IEEE 802.3atの仕様は、42Vの最大ターンオン電圧と30Vの最小ターンオフ電圧を定めています。この仕様は、PDの動作を開始する適切な電圧と、ポート電圧が低すぎるときにPDの動作を停止する電圧を規定しています。さらに、この仕様により、起動時の発振を防ぐオン/オフのヒステリシス・ウィンドウを組み込むPDの設計が可能になります。
LTC4269-2はIEEE 802.3af/IEEE 802.3atの仕様に適合したPoEの低電圧ロックアウト（UVLO）ヒステリシス・ウィンドウ（図5を参照）を備えており、突入電流開始時のケーブルや入力ダイオード・ブリッジの電圧降下に対応します。
C1が完全に充電されると、LTC4269-2は内部MOSFETをオンして電力をPDに渡します。LTC4269-2はポート電圧がUVLOスレッショルドより低くならない限り、PD負荷に電力を供給し続けます。LTC4269-2のポート電圧がUVLOスレッショルドより低くなると、PDは切り離され、分類モードが再開されます。C1はLTC4269-2の回路を通して放電します。
アプリケーション情報
LTC4269-2
1742692fb
相補パワーグッドLTC4269-2が負荷コンデンサ（C1）を完全に充電するとパワーグッドが宣言され、LTC4269-2の負荷は安全に動作を開始することができます。LTC4269-2は相補パワーグッド信号を与えます。これらの信号は正常動作の間はアクティブに保たれますが、ポート電圧がPoEのUVLOスレッショルドより低くなるか、ポート電圧が過電圧ロックアウト（OVLO）スレッショルドを超えるか、またはサーマル・シャットダウンが発生すると、アクティブ状態が解除されます。図6を参照してください。
PWRGDピンはVNEGを基準にしたオープンコレクタの出力を備えており、SD_VSECピンと直接インタフェースすることができます。パワーグッドが宣言されていてアクティブな場合、PWRGDピンはVNEGを基準にして高インピーダンスになります。14Vの内部クランプがPWRGDピンの電圧を制限します。PWRGDピンをSD_VSECピンに接続することにより、PDIインターフェースが蓄電コンデンサC1の充電を完了する前にDC/DCコンバータが動作開始するのを防ぎます。
アクティブ“L”のPWRGDピンはVPORTN基準の内部オープンドレインMOSFETに接続されており、DC/DCコンバータ製品のシャットダウン・ピンに直接インタフェースすることができま
す。パワーグッドが宣言されていてアクティブな場合、PWRGDピンはVPORTNを基準にして低インピーダンスになります。
SHDNが作動したときのPWRGDピン補助電源がSHDN機能を起動するPDアプリケーションでは、PWRGDピンは高インピーダンスになります。これにより、補助電源によって給電されているとき、DC/DCコンバータの「RUN」ピンに接続されたPWRGDピンがDC/DCコンバータの動作に干渉するのを防止します。
過電圧ロックアウトLTC4269-2には過電圧ロックアウト（OVLO）機能（図5）が備わっており、LTC4269-2とその負荷を過電圧の発生から保護します。入力電圧がOVLOスレッショルドを超えると、LTC4269-2はPDの動作を停止します。入力電圧がOVLOスレッショルドより低くなり、C1が完全に充電されると通常動作が再開されます。
VPORTPC1
5µFMIN
VPORTN VNEG
LTC4269-2
42692 F05
TOPSE
UNDERVOLTAGEOVERVOLTAGE
LOCKOUTCIRCUIT
PDLOAD
+
電流制限されたターンオン
LTC4269-2VPORTP – VPORTN パワーMOSFET
0V～ON* OFF>ON* ON<UVLO* OFF>OVLO OFF*ON-UVLOヒステリシスを含むONスレッショルド ≅ 36.1VUVLOスレッショルド ≅ 30.7VOVLOスレッショルド ≅ 71.0V
図5. LTC4269-2の低電圧ロックアウトと過電圧ロックアウト
42692 F06
PWRGD28
PWRGDLTC4269-2
29
VNEG27
VNEG26VPORTN 6
VPORTN
OVLOON
UVLOTSD
5
CONTROLCIRCUIT
太線は高電流経路を示す
パワーグッドではない
突入電流完了ON < VPORTP < OVLO
およびサーマル・シャットダウン状態ではない
VPORTP < UVLOVPORTP > OVLO
またはサーマル・シャットダウン
パワーグッド
図6. LTC4269-2のパワーグッド機能と状態図
アプリケーション情報
LTC4269-2
1842692fb
熱保護IEEE 802.3af/IEEE 802.3atの仕様は、PDが 0V～57Vの印加電圧に無期限に耐えることを要求しています。ただし、PDに過度の熱が生じるいくつかの可能性があります。
分類時に、PSEが75msの調査時間制限を超えると、過熱状態になる可能性があります。ターンオン時に負荷コンデンサが充電を開始するとき、ライン電圧に達する前にPDのインタフェースが消費する瞬時電力が大きくなることがあります。また、PDにその動作モードで高速の入力正電圧ステップが生じると（たとえば、37V～57V）、PDのインタフェースが消費する瞬時電力が大きくなることがあります。
LTC4269-2は自己を過度の熱から保護する熱保護機能を備えています。LTC4269-2の接合部温度が過温度スレッショルドを超えると、LTC4269-2はPDの動作を停止します。接合部温度が過温度スレッショルドより低くなり、C1が完全に充電されてパワーグッドが高インピーダンスになると通常動作が再開されます。
外部インタフェースと部品選択
トランスイーサネット・ネットワークのノードは通常、絶縁トランスを介して外部とインタフェースします。PDの場合、絶縁トランスにはRJ45コネクタ側にもセンタータップが必要です（図7を参照）。
タイプ2のPDはタイプ1に比べて電流レベルが増加するため、磁気部品の電流の不均衡が増し、データ転送に支障をきたすことがあります。さらに、インピーダンスを正しく整合させ、放射エミッションや伝導エミッションを防ぐため、トランスの周囲に適切な終端も必要です。適切な絶縁トランスの選択と正しい終端方法については、Bel Fuse、Coilcraft、Halo、Pulse、Tycoなどのトランスのメーカー（表4）からサポートを受けることができます。
表4. Power over Ethernet用トランスのメーカーVENDOR メーカー問い合わせ先Bel Fuse Inc. 206 Van Vorst Street
Jersey City, NJ 07302 Tel: 201-432-0463 www.belfuse.com
Coilcraft Inc. 1102 Silver Lake Road Gary, IL 60013 Tel: 847-639-6400 www.coilcraft.com
Halo Electronics 1861 Landings Drive Mountain View, CA 94043 Tel: 650-903-3800 www.haloelectronics.com
PCA Electronics 16799 Schoenborn Street North Hills, CA 91343 Tel: 818-892-0761 www.pca.com
Pulse Engineering 12220 World Trade Drive San Diego, CA 92128 Tel: 858-674-8100 www.pulseeng.com
Tyco Electronics 308 Constitution Drive Menlo Park, CA 94025-1164 Tel: 800-227-7040 www.circuitprotection.com
入力ダイオード・ブリッジPDアプリケーションで2つのダイオード・ブリッジが一般的にどのように接続されるかを図2に示します。一方のブリッジはデータ・ペア専用で、他方のブリッジは予備ペア専用です。LTC4269-2は、シリコンまたはショットキーのどちらの入力ダイオード・ブリッジの使用もサポートしています。ただし、ダイオード・ブリッジの選択にはトレードオフが必要です。
入力ダイオード・ブリッジには、PDが動作する温度でPDアプリケーションに生じる最大電流を超える定格が必要です。通常、ダイオード・ブリッジのメーカーは室温で動作電流を規定していますが、温度の上昇に従って最大電流をディレーティングします。動作電流のディレーティング曲線については、ダイオード・ブリッジのメーカーに問い合わせてください。
14
13
12
1
2
3
RX–6
RX+3
TX–2
TX+RJ45
T1
COILCRAFT ETH1-230LD
42692 F07
1
7
8
5
4
10
9
11
5
6
4
D3SMAJ58A
TVS
BR1HD01
BR2HD01
TO PHY
VPORTP
LTC4269-2 C1
VPORTN VNEGSPARE–
SPARE+
C140.1µF100V
図7. 絶縁トランス、ダイオード・ブリッジ、コンデンサおよび 過渡電圧サプレッサ(TVS)で構成したPDのフロントエンド
アプリケーション情報
LTC4269-2
1942692fb
PDアプリケーションによっては、シリコン・ダイオード・ブリッジが利用可能な電力の4%を超える電力を消費することがあります。ショットキー・ダイオードは順方向電圧が小さいので、これを使用することによって電力損失を低減できます。
ショットキー・ダイオード・ブリッジは高温のPDアプリケーションには適さないことがあります。リーク電流には温度と電圧に対する依存性があり、このために検出されるシグネチャ抵抗が減少することがあります。さらに、IEEE 802.3af/IEEE 802.3atの仕様では、PDが57Vで給電される場合、使用されないブリッジのリーク電流の逆流によって100k抵抗の両端に生じる電圧が2.8Vを超えてはならないことも規定されています。
入力ダイオード・ブリッジの共有高温では、入力ダイオード・ブリッジの最大動作電流が大幅にディレーティングされるので、PDの設計には大きなパッケージの大きなブリッジを検討せざるを得ない場合があります。スペースが制約された環境では、大きなパッケージを許容できないかもしれません。
検討すべきソリューションの1つは、各パッケージの4個のダイオードのうちの1個だけが電流を流すようにダイオード・ブリッジを接続し直すことです。この構成法ではパッケージの高さを低く保ちながら最大動作電流を増加できます。2個のダイオード・ブリッジを接続し直す方法を図7に示します。4個のダイオードのうちの1個だけが動作しているときのディレーティング曲線については、ダイオード・ブリッジのメーカーにお問い合わせください。
入力コンデンサIEEE 802.3af/IEEE 802.3at標準規格には、AC切断機能を実現するためのインピーダンスの要件も含まれています。0.1μFのコンデンサ（図7のC14）は、このACインピーダンスの要件を満たすために使用されています。このコンデンサはLTC4269-2にできるだけ近づけて配置します。
過渡電圧サプレッサLTC4269-2は100Vの絶対最大電圧を規定しており、短時間の過電圧に耐えるように設計されています。ただし、外部とインタフェースするピンには、常に過度のピーク電圧が加わる可能性があります。LTC4269-2を保護するため、図7に示すように、入力ダイオード・ブリッジとLTC4269-2の間に過渡電圧サプレッサ（D3）をできるだけLTC4269-2に近づけて設置します。
分類抵抗（RCLASS）RCLASS抵抗は、PDの電力分類に対応する分類負荷電流を設定します。表2からRCLASSの値を選択し、図4に示すように、RCLASSピンとVPORTNピンの間に抵抗を接続するか、または分類負荷電流が不要であれば、RCLASSピンをフロート状態にします。抵抗の許容誤差は、分類回路全体の精度を低下させないように、1%以下にする必要があります。
負荷コンデンサIEEE 802.3af/IEEE 802.3atの仕様は、PDが5μFの最小負荷容量を維持することを要求していますが、最大負荷容量は規定していません。ただし、負荷コンデンサが大きすぎると、PSEによる意図せぬ電源シャットダウンの問題が生じることがあります。
これは、PSEの電圧が急激に低下すると発生します。入力ダイオード・ブリッジがバイアスを反転させ、PD負荷が負荷コンデンサへの電力供給を短時間オフします。PSEの300msの切断遅延時間内にPDが電力を引き出さないと、PSEはPDから電源を取り去る可能性があります。このため、負荷電流と容量を評価して意図せぬシャットダウンが起きることがないようにする必要があります。
負荷コンデンサは完全に充電されると、非常に大きなエネルギーを蓄積します。このエネルギーがLTC4269-2で不用意に消費されないようにPDを設計しなければなりません。たとえば、コンデンサの充電中にVPORTPピンがVPORTNに短絡すると、電流が内部MOSFETの寄生ボディー・ダイオードを通って流れ、LTC4269-2に永続的損傷を与える恐れがあります。
T2Pインタフェース2イベント分類シーケンスが正常に終了すると、LTC4269-2はこのシーケンスを認識し、インジケータ・ビットを出力して、タイプ2のPSEの接続を宣言します。オープンドレイン出力には、この信号を使用してLTC4269-2の負荷と通信するか、またはピンを未接続のままにするかの選択肢があります。
T2Pピンとオプトアイソレータを使用した2つのインタフェース・オプションを図8に示します。T2Pピンはアクティブ“L”であり、オプトアイソレータに接続してDC/DCコンバータの絶縁バリヤを越えて通信します。プルアップ抵抗RPの大きさは、オプトアイソレータの動作電流、T2Pピンのプルダウン能力、およびV＋の選択の要件に従って決まります。たとえば、V＋は（LTC4269-2
アプリケーション情報
LTC4269-2
2042692fb
IEEE 802.3atシステムのパワーアップ要件IEEE 802.3at標準規格では、PDはタイプ2のPSEを認識するまではIEEE 802.3af標準規格に従って12.95Wより小さい電力で動作する必要があります。12.95WのモードでPDの動作を初期化すると、タイプ2のPDをタイプ1のPSEに接続する場合の相互運用性の問題が解消されます。IEEE 802.3at標準規格では、PDがタイプ2のPSEを認識した場合、PDが12.95Wの動作で80ms待ってから25.5Wの動作を開始することを要求しています。
電力維持シグネチャIEEE 802.3af/IEEE 802.3atのシステムでは、PSEは電力維持シグネチャ（MPS）を使用して、PDが引き続き電力を必要とするかを判断します。MPSは、PDが定期的に少なくとも10mAを流し、0.05μFと並列なACインピーダンスが26.25kより小さいことをPDに要求しています。これらの条件のうち1つが満たされないと、PSEがPDへの電力供給を停止することがあります。
絶縁802.3標準規格は、イーサーネット・ポートが、ユーザーがアクセス可能な他の全ての導体から電気的に絶縁されていることを要求しています。これには、メタル・シャーシ、他のコネクタ、全ての補助電源接続が含まれます。PDの場合、絶縁要件を満たす2つの一般的な方法があります。ユーザーがアクセス可能なPDへの接続がある場合、絶縁要件を満たすには絶縁型DC/DCコンバータが必要です。ユーザーによる接続を避けることができれば、絶縁された筐体でPDを完全に囲むことにより、安全性の要件を満たすことが可能です。
スイッチャ・コントローラの動作LTC4269-2には、フォワード・コンバータ・トポロジーの制御に最適化された電流モード同期整流式PWMコントローラが搭載されています。LTC4269-2は、小さなスペースに非常に高い効率と信頼性、複雑でなく低コスト、さらに省スペースが要求される電力システムに最適です。LTC4269-2の主要機能には、1個の適応型最大デューティ・サイクル・クランプが含まれています。同期整流器制御またはアクティブ・クランプ制御のために、出力信号が追加されています。107mVの高精度スレッショルドにより、過電流状態が検出され、低ストレスの短絡保護と制御のためのソフトスタートがトリガされます。LTC4269-2のPWMコントローラの主要機能を「ブロック図」に示します。
図8. T2Pインタフェースの例
42692 F08
–54V
TOPSE
RP
TO PD’sMICROPROCESSOR
TO PD’sMICROPROCESSOR
VPORTP
VPORTN T2P
V+
–54V
TOPSE
RP
VPORTP
LTC4269-2
LTC4269-2
VPORTN VNEG
T2P
V+
オプション1: アクティブ“L”/低インピーダンス出力の直列構成
オプション2: アクティブ“H”/オープンコレクタ出力の並列構成
のVPORTPが接続される）PoEの電源レールか、またはDC/DCコンバータに電力を供給する電源から得られます。オプション1には、T2Pがアクティブであると宣言されない限り電力を消費しないという利点があります。
シャットダウンのインタフェースシグネチャ抵抗を無効化するため、SHDNピンをVPORTNを基準にして“H”にドライブすることができます。使用しない場合は、SHDNをVPORTNに直接接続します。
露出パッドLTC4269-2は、露出パッドを備えた熱特性が改善されたDFN12パッケージを使用しています。露出パッドはGNDピンのPCB銅プレーンに電気的に接続する必要があります。このプレーンはLTC4269-2のヒートシンクとして機能するように十分広くします。
補助電源アプリケーションによっては、ACアダプタなどの補助電源からPDに電力を供給するのが望ましい場合があります。いくつかの場所で補助電力をPDに注入することが可能で、PoEと補助電源のどちらを優先するかを選択できます。これらの選択肢は様々なトレードオフや設計の検討事項を伴います。カスタム補助電源の実装に関する詳細なアプリケーション・サポートについては、弊社にお問い合わせください。
アプリケーション情報
LTC4269-2
2142692fb
デバイスの起動通常動作では、デバイスをオンさせるためには、SD_VSECピンが1.32Vを超え、VINピンが14.25Vを超える必要があります。このピン電圧の組合せにより、2.5VのVREFピンがアクティブになり、LTC4269-2の制御回路に電力を供給し、最大2.5mAの外部ドライブを供給することが可能になります。フォワード・コンバータへの入力電圧に対してSD_VSECスレッショルドを使用して、電源の低電圧ロックアウト（UVLO）スレッショルドを外部から設定することができます。SD_VSECピンに流れる電流はデバイスがオンする直前に11μAになり、オンした後は0μAになるので、UVLOスレッショルドのヒステリシスも設定することができます。
LTC4269-2がオンすると、デバイスがシャットダウンする前に、VINピンは8.75Vまで下がる可能性があります。このVINピンのヒステリシス（5.5V）と460μAの小さい起動入力電流を組み合わせることにより、VINピンに供給する電源入力電圧からの抵抗/コンデンサ・ネットワークを使用した低電力起動が可能になります（図10）。VINのコンデンサの値は、コンバータのバイアス巻線がVINピンへの電力供給を引き継ぐ前に、VINがそのターンオフ・スレッショルドより低くならないように選択します。
出力ドライバLTC4269-2にはSOUTとOUTの2つの出力が備わっています。OUTピンは13Vにクランプされた±1AのピークMOSFETゲート・ドライブを供給します。SOUTピンは12Vにクランプされた±50mAのピーク・ドライブを備えており、同期整流制御またはアクティブ・クランプ制御のための同期信号のタイミングを提供します。
SOUTとOUTをオンするため、それぞれのメイン発振サイクルの開始点でPWMラッチがセットされます。OUTのターンオンはtDELAYの時間だけSOUTのターンオンから遅れます（図14）。tDELAYはDELAYピンからGNDに接続された抵抗を使用して設定され、最適効率を得るため、2次側同期整流器のタイミング制御を設定するのに使用されます。
SOUTとOUTは以下の3つの方法の1つによってサイクルごとに同時にオフします。
（1） ISENSEピンでのMOSFETのピーク電流の検出
（2） 負荷/電源ラインの過渡の間に達した適応型最大デューティ・サイクル・クランプ
（3） 最大デューティ・サイクルによるPWMラッチのリセット
低VIN、低SD_VSEC、OCピンでの過電流の検出のいずれの状態でも、ソフトスタート・イベントがラッチされ、SOUTとOUTの両方が直ちにオフします（図11）。
リーディングエッジ・ブランキングMOSFETのスイッチング・ノイズによってSOUTまたはOUTが早まってオフしないように、プログラム可能なリーディングエッジ・ブランキングを備えています。これは、電流検出コンパレータの出力と過電流コンパレータの出力のどちらも、MOSFETがオンする間およびOUTのリーディングエッジの後の延長時間の間無視されることを意味します（図12）。延長ブランキング時間はBLANKピンからGNDに接続された抵抗を調節することによって設定可能です。
適応型最大デューティ・サイクル・クランプ （ボルト秒クランプ）フォワード・コンバータのアプリケーションでは、MOSFETの信頼性の高い制御を行うため、トランスの入力電圧に適応した最大スイッチ・デューティ・サイクル・クランプが必要になります。このボルト秒クランプによってトランスが安全にリセットされ、トランスの飽和が防止されます。瞬時の負荷変動により、コンバータのループが最大デューティ・サイクルを必要とすることがあります。スイッチの最大デューティ・サイクルが大きすぎると、トランスのリセット電圧が1次側MOSFETの電圧定格を超えて破壊的損傷を与える恐れがあります。多くのコンバータでは、MOSFETの動作デューティ・サイクルを50%以下に制限するか、または電圧定格が非常に大きなMOSFETで固定された（非適応型）最大デューティ・サイクル・クランプを使用することにより、この問題を解決しています。LTC4269-2はボルト秒クランプ機能を備えており、50%を大きく超えるMOSFETのデューティ・サイクルを許容します。これにより、MOSFET、整流器およびトランスの電力利用率が上がるので、所定の電力出力に対するスペースが小さくなります。さらに、ボルト秒クランプによってMOSFETの電圧定格を下げることができるので、RDS
（ON）が小さくなって効率が向上します。ボルト秒クランプにより、電源の入力電圧が上がると減少する最大デューティ・サイクルの「ガードレール」が設けられます。
アプリケーション情報
LTC4269-2
2242692fb
SD_VSECピンの電圧を上げると、最大デューティ・サイクル・クランプが減少します。電源入力電圧を抵抗によって分圧してSD_VSECに与えると、ボルト秒クランプが実装されます。初期最大デューティ・サイクル・クランプを調節するには、2.5VのVREFピンからGNDに接続された抵抗分割器によってSS_MAXDCピンの電圧を設定します。SS_MAXDCピンの設定電圧を上げると、スイッチの最大デューティ・サイクル・クランプが増加します。
ソフトスタートLTC4269-2は、SS_MAXDCピンを使用してソフトスタートのタイミングを制御することにより、真のPWMソフトスタートを行います。SS_MAXDC電圧とスイッチの最大デューティ・サイクル・クランプの間には比例関係があるので、スイッチの最大デューティ・サイクル・クランプを次第に増加させることにより、SS_MAXDCピンは（スイッチのデューティ・サイクル・クランプがコンバータの本来のデューティ・サイクルに継ぎ目なく一致するまで）出力電圧をゆっくり上昇させることができます。VIN
が低すぎるか、またはSD_VSECが低すぎる（電源のUVLO）か、またはOCピンの107mVの過電流スレッショルドを超えると、ソフトスタート・イベントがトリガされます。ソフトスタート・イベントがトリガされると、SOUTとOUTのスイッチングが直ちに停止します。
SS_MAXDCピンが放電し、その0.45Vのリセット・スレッショルドより低くなり、すべてのフォールトが解消されて初めて充電可能になります。SS_MAXDCピンの電圧が0.8Vより高くなると、スイッチの最大デューティ・サイクルが増加します。SS_MAXDCピンからGNDに接続されたコンデンサとVREFに接続された抵抗分割器を組み合わせることにより、ソフトスタートのタイミングが設定されます。
電流モード・トポロジー（ISENSEピン）LTC4269-2の電流モード・トポロジーでは、出力インダクタがレギュレータ・ループの位相遅延に影響しないので、周波数補償の要件が緩和されます。この電流モードの技法では、エラーアンプ（非絶縁型アプリケーション）またはオプトカプラ（絶縁型アプリケーション）が出力に供給される（電圧ではなく）電流を支配することになります。これにより、周波数補償が容易になり、出力負荷過渡に対するループ応答が速くなります。
アプリケーションの出力電圧に接続された抵抗分割器はLTC4269-2のエラーアンプの反転FB入力（または外付けオプトカプラの入力）に電圧を発生し、この電圧が高精度リファレンス（LTC4269-2では1.23V）と比較されます。エラーアンプの出力（COMP）によって電流検出コンパレータの入力スレッショルド（ISENSE）が決まります。0.8V （アクティブ・スレッショルド）～2.5VのCOMP電圧によって0mV～220mVの最大ISENSEスレッショルドが決まります。ISENSEを外付けパワーMOSFETのソースに直列接続された検出抵抗に接続することにより、MOSFETのピーク電流のトリップ・ポイント（ターンオフ）をCOMP電圧によって（したがって出力電圧によって）制御することができます。出力負荷電流が増加すると出力電圧が低下するので、COMP電圧が上昇し、ISENSEスレッショルドが増加し、出力に供給される電流が増加します。絶縁型アプリケーションでは、エラーアンプのCOMP出力をディスエーブルして、オプトカプラによって制御することができます。FB = VREF
に設定するとエラーアンプのCOMP出力がディスエーブルされ、ピン電流は（COMP-0.7）/40kに減少します。
スロープ補償電流モード・アーキテクチャでは、50%を超えるデューティ・サイクルで生じる可能性のある低調波発振を防止するために、電流検出ループにスロープ補償を追加する必要があります。内部で固定され、インダクタの値と動作周波数が制約されたスロープ補償ランプを備えているほとんどの電流モード・コンバータとは異なり、LTC4269-2は外部で調節可能なスロープ補償を備えています。スロープ補償は外付け抵抗（RSLOPE）をISENSEピンと直列に接続して設定することができます。LTC4269-2はリニアなスロープ補償ランプを備えており、0%のデューティ・サイクルの約8μAから80%のデューティ・サイクルの35μAまでの電流をISENSEピンからソースします。
過電流検出とソフトスタート（OCピン）LTC4269-2のその他の機能にはOCピンの107mVの高精度検出スレッショルドがあり、コンバータの過電流状態を検出してソフトスタート・ラッチをセットするのに使用されます。OCピンは1次側のMOSFETのソースに直接接続され、そのMOSFETのピーク電流をモニタします（図13）。107mVのスレッショルドはISENSEピンに追加されたスロープ補償の影響を受けないので、コンバータの全デューティ・サイクルの範囲で一定になります。
アプリケーション情報
LTC4269-2
2342692fb
同期SYNCピンにより、LTC4269-2の発振器を外部クロックに同期させることができます。SYNCピンはロジックレベルの出力からドライブすることができ、ロジックレベル“L”には0.8Vより低い電圧が、ロジックレベル“H”には2.2Vより高い電圧が必要になります。デューティ・サイクルは10%～90%にします。同期時にスロープ補償が無効にならないように、自走発振器周波数（fOSC）を外部クロック周波数（fSYNC）の80%に設定します。非同期動作用に選択したRSLOPEは1.25倍（= fSYNC/fOSC）だけ大きくします。
シャットダウンと電源の低電圧ロックアウトの設定LTC4269-2はSD_VSECピンに1.32Vの高精度シャットダウン・スレッショルドを備えています。このスレッショルドと抵抗分割器を組み合わせて使用することにより、電源入力電圧（VS）の低電圧ロックアウト・スレッショルド（UVLO）を決めることができます（図9）。ピン電流のヒステリシス（デバイスがオンする前は11μA、デバイスがオンした後は0μA）により、電源のUVLOヒステリシスを設定することができます。電源入力電圧のオンとオフのスレッショルドは以下のように算出することができます。
VS（OFF）スレッショルド = 1.32[1＋（R1/R2）]
VS（ON）スレッショルド = VS（OFF）＋（11µA • R1）
PWRGDピンをSD_VSECピンの抵抗分割器ネットワークに接続して、PDインターフェースが蓄電コンデンサC1の充電を完了する前に、DC/DCコンバータが動作開始するのを防ぎます（図9）。
デバイスの1.32Vのターンオン・スレッショルドを超えてSD_VSECピンを引き上げる外部ソース電流（>11μA）が必要なので、SD_VSECピンはオープンのままにしないでください。
マイクロパワー起動：VINの起動抵抗とコンデンサの選択LTC4269-2は、VINピンのターンオン電圧のヒステリシスと低起動電流を使用したマイクロパワー起動が可能です（図10）。LTC4269-2はVINピンの電圧をモニタして、デバイスを14.25Vでオンし、8.75Vでオフします。起動電流が小さい（460μA）ので、電源の入力電源とVINの間に大きな抵抗を接続することができます。デバイスがオンすると、入力電流が増加してデバイス（5.2mA）と出力ドライバ（IDRIVE）をドライブします。VINピンには十分大きな値のコンデンサを選択して、コンバータのバイ
図9. 電源の低電圧ロックアウト （UVLO）の設定
1.32V
POWER SUPPLYINPUT VOLTAGE (VS)
42692 F09
SD_VSEC
PWRGD
11µA
LTC4269-2R1
R2
+
–
図10. 低電力起動
1.32V
POWER SUPPLYINPUT VOLTAGE (VS)
FROM AUXILIARY WINDING
*FOR VS > 25V, ZENER D1 RECOMMENDED(VIN ON(MAX) < VZ < 25V)
42692 F10
VIN LTC4269-2
CSTART
D1*
RSTART
+
–
アス巻線がVINへの電力供給を引き継ぐ前に、VINがそのターンオフ・スレッショルドより低くならないようにします。この技法により、システムの電源からコンバータに低電力を供給する起動用の抵抗/コンデンサをシンプルにすることができます。
システムの入力電圧がLTC4269-2のVINピンの絶対最大定格を超える場合、ツェナー・ダイオードをVINピンからGNDに外付けします。これには、VINがVIN（ON）を超えて充電されたが、SD_VSEC < 1.32Vなのでデバイスがオンしない状態が含まれます。この状態では、VINはシステムのVINに向かって充電を続け、VINピンの定格を超える可能性があります。ツェナー電圧はVIN（ONMAX）<VZ<25Vになるようにします。
アプリケーション情報
LTC4269-2
2442692fb
発振器周波数の設定LTC4269-2の発振器周波数（fOSC）は、ROSCピンとGNDの間に外付けされた抵抗ROSCを使用して設定します。標準的なfOSCとROSC抵抗の値を図11に示します。LTC4269-2の自走発振器周波数は100kHz～500kHzの範囲で設定可能です。
ROSC抵抗をROSCピンにできるだけ近づけて配置し、ROSC
ノードの面積をできるだけ小さく保つことにより、ROSCピンの浮遊容量と電位ノイズの混入を最小限に抑えます。ROSC抵抗のグランド側は（アナログ・グランドの）GNDピンに直接戻します。ROSCは次のように算出することができます。
ROSC = 9.125k [（4100k/fOSC）−1]
リーディングエッジ・ブランキング時間の設定外付けMOSFETをドライブするPWMコントローラでは、ゲートの立ち上がり時とその後のしばらくの間MOSFETのソースにノイズが発生することがあります。このノイズは潜在的にLTC4269-2のOCピンとISENSEピンのスレッショルドを超えて、ソフトスタートを誤ってトリガするだけでなく、SOUTピンとOUTピンを早まってオフする可能性があります。LTC4269-2はOCとISENSEのコンパレータの出力のプログラム可能なリーディングエッジ・ブランキングを備えており、MOSFETのスイッチング時の誤った電流検出を防止します。
ブランキングは2つのフェーズで行われます（図12）。最初のフェーズでは、ゲートの立ち上がり時に自動的にブランキング
します。ゲートの立ち上がりはMOSFETの種類に応じて異なる可能性があります。このため、LTC4269-2は、OUTがVINの0.5V以内に上昇するか、またはその13Vのクランプ・レベルに達するまで、OCとISENSEのコンパレータの出力を自動的にブランキングすることにより、真の「リーディングエッジ・ブランキング」を行います。ブランキングの2番目のフェーズはOUTのリーディングエッジが完了した後に開始されます。このフェーズはBLANKピンからGNDに接続された抵抗を使用してユーザーが設定できます。ブランキング時間のこの部分の標準的な継続時間はRBLANK = 10kでの45nsから、RBLANK = 120kでの540nsまでです。ブランキングの継続時間は次のように概算できます。
ブランキング（延長）= [45（RBLANK/10k）]ns
（「標準的性能特性」のセクションのグラフを参照）
電流制限の設定（OCピン）LTC4269-2はOCピンの107mVの高精度検出スレッショルドを使用し、コンバータの過電流状態を検出してソフトスタート・ラッチをセットします。これはISENSEピンで設定されたスロープ補償による影響を受けないので、デューティ・サイクルとは関係ありません。OCピンは1次側MOSFETのソースに接続されたセンス抵抗（RS）の両端の電圧を検出することにより、1次側MOSFETのピーク電流をモニタします。コンバータの過電流制限は次式に従って設定することができます。
過電流制限値= （107mV/RS）（NP/NS） – （½）（IRIPPLE）
アプリケーション情報
図11. 発振器周波数(fOSC)とROSC
ROSC (kΩ)50
FREQ
UENC
Y (k
Hz)
40042692 F11
100 150 250200 300 350
500
450
400
350
300
250
200
150
100
図12. リーディングエッジ・ブランキングのタイミング
RBLANK(MIN)= 10k
10k < RBLANK ≤ 240k 100ns
OUT
42692 F12
0 Xns X + 45ns [X + 45(RBLANK/10k)]ns
（自動）リーディング・エッジ・
ブランキング
（プログラム可能）
延長ブランキング
電流検出遅延
ブランキング
LTC4269-2
2542692fb
アプリケーション情報ここで、
RS = 1次側MOSFETのソースに接続された検出抵抗
IRIPPLE = 出力インダクタL1のピーク・トゥ・ピーク・リップル電流
NS = トランスの2次側巻数
NP = トランスの1次側巻数
スロープ補償の設定LTC4269-2は電流モード・アーキテクチャを使用して高速の負荷過渡応答を行うので、周波数補償の要件が緩和されます。50%を超えるデューティ・サイクルで動作し、インダクタ電流が連続して流れる電流モードのスイッチング・レギュレータは、その電流検出ループにスロープ補償を追加して低調波発振を防止する必要があります（スロープ補償の詳細については、「アプリケーションノート19」を参照してください）。LTC4269-2はプログラム可能なスロープ補償を備えており、広範囲のインダクタ値を使用することができるので、PCBで生じるノイズの影響を受けにくくし、ループ帯域幅を最適化することができます。LTC4269-2は抵抗RSLOPEをISENSEピンと直列に接続することによってスロープ補償を設定します（図13）。LTC4269-2は、OUTピンの0%のデューティ・サイクルから最大デューティ・サイクルまでリニアな電流をISENSEピンに発生します。ISENSE • RSLOPEの簡単な計算により、プログラム可能なスロープ補償のための、ISENSEピンの電圧への追加ランプが求められます（「標準的性能特性」のセクションの「ISENSEピン電流とデューティ・サイクル」および「ISENSEの最大スレッショルドとデューティ・サイクル」の両方のグラフを参照してください）。
CURRENT SLOPE = 35µA • DC
V(ISENSE) = VSOURCE + (ISENSE • RSLOPE)ISENSE = 8µA + 35DC µADC = DUTY CYCLE
FOR SYNC OPERATIONISENSE(SYNC) = 8µA + (k • 35DC)µAk = fOSC/fSYNC
42692 F13
ISENSE
OUT
LTC4269-2
OC
RS
RSLOPE
VSOURCE
図13. スロープ補償の設定
42692 F14
DELAY
LTC4269-2
RDELAY
tDELAY
SOUT
OUT
図14. SOUTとOUTの間の遅延の設定：tDELAY
同期整流器のタイミングの設定： SOUTからOUTまでの遅延（tDELAY）LTC4269-2は12Vにクランプされた±50mAのピーク・ドライブを供給する補助の出力SOUTを備えています。高効率のための同期整流を必要とするアプリケーションでは、LTC4269-2のSOUTによって同期整流器MOSFETの2次側制御用の同期信号が供給されます（図14）。コンバータを通過するタイミング遅延により、同期整流器MOSFETの最適ではない制御タイミングが生じることがあります。LTC4269-2はSOUTの立ち上がりエッジとOUTの立ち上がりエッジの間にプログラム可能な遅延（tDELAY、図14）を与え、同期整流器MOSFETのタイミング制御を最適化し、効率を最大にします。DELAYピンからGNDに接続された抵抗RDELAYによってtDELAYの値が設定されます。tDELAYの標準値はRDELAY = 10kでの10nsからRDELAY = 160kでの160nsの範囲です（「標準的性能特性」のセクションのグラフを参照してください）。
最大デューティ・サイクル・クランプの設定フォワード・コンバータのアプリケーションでは、MOSFETの信頼性の高い制御を行うため、トランスの入力電圧に適応した最大スイッチ・デューティ・サイクル・クランプが必要になります。このボルト秒クランプによってトランスが安全にリセットされ、トランスの飽和が防止されます。LTC4269-2のSD_VSECピンとSS_MAXDCピンにより、簡単な抵抗比を使用したコンデンサなしのプログラム可能なボルト秒クランプのソリューションを実現します（図15）。
LTC4269-2
2642692fb
（3）（2）で算出された最大デューティ・サイクル・クランプを（1）で算出された最大動作デューティ・サイクルより10%大きくなるように設定します。SS_MAXDCを調節することにより、最大デューティ・サイクルを簡単に調節することができます。
（2）の計算例
RT = 35.7k、RB = 100k、VREF = 2.5V、 RDELAY = 40k、fOSC = 200kHzおよびSD_VSEC = 1.32Vの場合、 SS_MAXDC（DC） = 1.84V、tDELAY = 40nsおよびk = 1となる
最大デューティ・サイクル・クランプ = 1 • 0.522（1.84/1.32）−（40ns • 200kHz） = 0.728−0.008 = 0.72（Duty Cycle Clamp = 72%）
注記1：200kHzで算出されたのと同じ最大デューティ・サイクル・クランプを100kHzで実現するには、SS_MAXDCの電圧を次のように設定します。
SS_MAXDC（DC）（100kHz） = SS_MAXDC（DC）（200kHz） • k（200kHz）/k（100kHz） = 1.84 • 1.0/1.055 = 1.74V（100kHzではk = 1.055）
注記2：SYNCピンの外部クロックに同期させながら同じ最大デューティ・サイクル・クランプを実現するには、SS_MAXDCの電圧を次のように設定し直します。
SS_MAXDC（DC）（fsync） = SS_MAXDC （DC）（200kHz） • [（fosc/fsync）＋ 0.09（fosc/200kHz）0.6]
SS_MAXDC （DC）（200kHz） = 1.84V （72%デューティ・サイクル）の場合、
SS_MAXDC （DC）（fsync = 250kHz）（72%デューティ・サイクル） = 1.84 • [（200kHz/250kHz）＋0.09（1）0.6] = 1.638V
ソフトスタートのタイミングの設定LTC4269-2はソフトスタート機能を備えており、アプリケーションで生じる可能性のあるいくつかのフォールト状態から低ストレスの制御された起動を行います（図16と図17を参照）。LTC4269-2は、SS_MAXDCピンを使用してソフトスタートのタイミングを制御することにより、真のPWMソフトスタートを行います。SS_MAXDC電圧とスイッチの最大デューティ・サイクル・クランプの間には比例関係があるので、スイッチの最大デューティ・サイクル・クランプを次第に増加させることにより、SS_
SD_VSECピンの電圧を上げると、最大デューティ・サイクル・クランプが減少します。システムの入力電圧に接続された抵抗分割器からSD_VSECを得ると、ボルト秒クランプが生成されます。最大デューティ・サイクル・クランプは、VREFに接続された抵抗分割器を使用してSS_MAXDCピンの電圧を設定することによって調整することができます。SS_MAXDCピンの電圧を上げると、最大デューティ・サイクル・クランプが増加します。
ボルト秒クランプを設定するには、以下の手順に従います。
（1）与えられたアプリケーションのコンバータの最大動作デューティ・サイクルを算出します。
（2）最大デューティ・サイクル・クランプの初期値を、SS_MAXDCの最初の推測値を使用して下記の式によって算出します。
注記：最大動作デューティ・サイクルはシステムの最小入力電圧（UVLO）で生じるので、SD_VSECピンの電圧 = 1.32Vになります。
最大デューティ・サイクル・クランプ（OUTピン） = k • 0.522（SS_MAXDC（DC）/SD_VSEC）−（tDELAY • fOSC）
ここで、
SS_MAXDC（DC） = VREF（RB/（RT＋RB）
SD_VSEC = 最小システム入力電圧で1.32V
tDELAY = SOUTとOUTの間の設定された遅延
k = 1.11−5.5e−7 • （fOSC）
POWER SUPPLYINPUT VOLTAGE
ADAPTIVEDUTY CYCLE
CLAMP INPUT
MAX DUTY CYCLECLAMP ADJUST INPUT
42692 F15
SD_VSEC
SS_MAXDC
VREF
LTC4269-2R1
R2
RB
RT*
*ソフトスタート・プルオフを 保証するための最小許容RTは10k
図15. 最大デューティ・サイクル・クランプの設定
アプリケーション情報
LTC4269-2
2742692fb
42692 F16
SOUT
OUT
SS_MAXDC
tDELAY：プログラム可能な同期遅延
ソフトスタートをトリガするフォールトVIN<8.75VまたはSD_VSEC < 1.32V (UVLO)OROC > 107mV（過電流）
ソフトスタート・ラッチがリセットされるVIN > 14.25V （OCによってラッチがセットされた場合は> 8.75V）かつSD_VSEC > 1.32VかつOC < 107mVかつSS_MAXDC < 0.45V
ソフトスタート・ラッチがセットされている
0.8V （アクティブ・スレッショルド）0.45V （リセット・スレッショルド）0.2V
MAXDCピンは（スイッチのデューティ・サイクル・クランプがコンバータの本来のデューティ・サイクルに継ぎ目なく一致するまで）出力電圧をゆっくり上昇させることができます。SS_MAXDCピンのコンデンサCSSと、最大スイッチ・デューティ・サイクル・クランプを設定するのに使用されるVREFに接続された抵抗分割器により、ソフトスタートのタイミングが決まります（図18）。
ソフトスタート・イベントは以下のフォールトによってトリガされます。
（1）VIN < 8.75V、または
（2）SD_VSEC < 1.32V（UVLO）、または
（3）OC > 107mV（過電流状態）
ソフトスタート・イベントがトリガされると、SOUTとOUTのスイッチングが直ちに停止します。ソフトスタート・ラッチがセットされ、SS_MAXDCピンが放電します。SS_MAXDCピンはソフトスタート・ラッチがリセットされるまでは再充電することができません。
注記：また、上記の（1）または（2）によって生じたソフトスタート・イベントにより、VREFがディスエーブルされ、GNDまで低下します。
ソフトスタート・ラッチのリセットには以下のすべての条件が必要です。
（A）VIN > 14.25V*、および
（B）SD_VSEC > 1.32V、および
（C）OC < 107mV、および
（D）SS_MAXDC < 0.45V（SS_MAXDCのリセット・スレッショルド）
*ラッチが上記の（3）の過電流状態でセットされただけであれば、ラッチのリセットにはVIN>8.75Vで十分です。
SS_MAXDCの放電のタイミングSS_MAXDCピンでは2種類の放電が起きる可能性のあることが図17から分かります。タイミング（A）では、ソフトスタート・イベントを生じたフォールトはSS_MAXDCが0.45Vまで低下する前に解消されています。つまり、SS_MAXDCが0.45Vまで低下したとき、ソフトスタート・ラッチがリセットされ、SS_MAXDCは充電を開始します。タイミング（B）では、ソフトスタート・イベントを生じたフォールトはSS_MAXDCが0.45Vを過ぎて低下した後ある程度の時間が経過するまで解消されません。SS_MAXDCピンは0.2Vまで放電を続け、すべてのフォールトが解消されるまで低い電圧を維持します。
図16. タイミング図
図17. ソフトスタートのタイミング
図18. ソフトスタートのタイミングの設定
SS_MAXDC
42692 F17
SS_MAXDC
0.2V
ソフトスタート・イベントがトリガされる
タイミング（A）：SS_MAXDCが0.45Vに下がる前にソフトスタート・フォールトが解消
0.8V （アクティブ・スレッショルド）
0.45V （リセット・スレッショルド）
タイミング（B）：SS_MAXDCが0.45Vより下になった後にソフトスタート・フォールトが解消
0.8V（アクティブ・スレッショルド）
0.45V （リセット・スレッショルド）
SS_MAXDC CHARGING MODEL
SS_MAXDC(DC) = VREF [RB/(RT + RB)]
RCHARGE = [RT • RB/(RT + RB)]
SS_MAXDC(DC)
42692 F18
SS_MAXDCRCHARGE
SS_MAXDC
VREF
LTC4269-2 LTC4269-2
RBCSS
RT CSS
アプリケーション情報
LTC4269-2
2842692fb
SS_MAXDCが与えられた電圧まで低下する時間は次式で概算することができます。
SS_MAXDC（tFALL）= （CSS/IDIS） • [SS_MAXDC（DC）−VSS（MIN）]
ここで、
IDIS = CSSの正味放電電流
CSS = SS_MAXDCピンのコンデンサの値
SS_MAXDC（DC） = 設定されたDC電圧
VSS（MIN） = 再充電前のSS_MAXDCの最小電圧
IDIS ≅ 8e–4＋（VREF−VSS（MIN））[（1/2RB）−（1/RT）]
（1）と（2）から生じるフォールトの場合、VREF = 100mV.
（3）から生じるフォールトの場合、VREF = 2.5V. SS_MAXDC（DC） = VREF[RB/（RT＋RB）]
VSS（MIN） = SS_MAXDCのリセット・スレッショルド = 0.45V（tFALLが経過する前にフォールトが解消された場合）
例過電流フォールト（OC>100mV）、VREF = 2.5V、RT = 35.7k、RB = 100k、CSS = 0.1μF、さらにVSS（MIN） = 0.45Vと仮定すると、
IDIS ≅ 8e−4＋（2.5 − 0.45）[（½ • 100k）−（1/35.7k）] = 8e−4＋（2.05）（−0.23e−4） = 7.5e−4
SS_MAXDC（DC） = 1.84V
SS_MAXDC（tFALL） = （1e−7/7.5e−4） • （1.84 − 0.45）=1.85e−4 s
OCフォールトが185μs経過する前に解消されないと、SS_MAXDCは0.45Vを過ぎて新たなVSS（MIN）に向かって低下し続けます。150μAでのSS_MAXDCのVOLの標準値は0.2Vです。
SS_MAXDCの充電のタイミングすべてのフォールトが解消され、SS_MAXDCピンがその0.45Vのリセット・スレッショルド以下になると、SS_MAXDCピンは解放され、充電が可能になります。
SS_MAXDCはその設定されたDC電圧にセトリングするまで上昇し、最大スイッチ・デューティ・サイクル・クランプを設定します。任意の2つの電圧レベルの間のSS_MAXDCピンの充電
時間の計算は、図16に示すモデルを使用したRC充電波形として概算することができます。
任意の2つの電圧の間のSS_MAXDCの立ち上がり時間を予測できるので、いくつかの主要なタイミング時間を予測することができます。
（1）スイッチングしない時間（SS_MAXDC（DC）からVSS（MIN）までの時間＋VSS（MIN）からVSS（ACTIVE）までの時間）
（2）コンバータの出力の立ち上がり時間（VSS（ACTIVE）から VSS（REG）までの時間、ここでVSS（REG）は最大デューティ・サイクル・クランプがスイッチの本来のデューティ・サイクルに等しくなるSS_MAXDCのレベル）
（3）目標値のX%以内の最大デューティ・サイクル・クランプまでの時間
SS_MAXDCを与えられた電圧VSSまで充電する時間は、次のように整理し直すことによって求められます。
VSS（t） = SS_MAXDC（DC）（1−e（−t/RC））
したがって、
t = RC • （−1） • ln（1−VSS/SS_MAXDC（DC））
ここで、
VSS = 時間tでのSS_MAXDCの電圧
SS_MAXDC（DC） = 最大デューティ・サイクル・クランプを 設定するDC電圧 = VREF（RB/（RT＋RB）
R = RCHARGE （図16） = RT • RB/（RT＋RB）
C = CSS（図16）
例（1）スイッチングしない時間ソフトスタート・イベントが発生したときにコンバータがスイッチングしない時間は、再充電が行われる前にSS_MAXDCがどれだけ低下するか、またフォールト状態がどれだけ長く続くかによって決まります。SS_MAXDCがそのリセット・スレッショルド（0.45V）に達する前に、ソフトスタートをトリガするフォールトが解消されると仮定します。
スイッチングしない時間 = tDISCHARGE＋tCHARGE
tDISCHARGE = SS_MAXDC（DC）から0.45Vまでの放電時間
tCHARGE = 0.45VからVSS（ACTIVE）までの充電時間
tDISCHARGEは既に185μsとして算出されています。
アプリケーション情報
LTC4269-2
2942692fb
tCHARGEは以下のように仮定することによって算出します。
VREF = 2.5V、RT = 35.7k、RB = 100k、CSS = 0.1μFおよび VSS（MIN） = 0.45V.
tCHARGE = t（VSS = 0.8V）−t（VSS = 0.45V）
ステップ1:
SS_MAXDC（DC） = 2.5[100k/（35.7k＋100k）] = 1.84V
RCHARGE = （35.7k • 100k/135.7k） = 26.3k
ステップ2:
t（VSS = 0.45V）は以下から算出されます。
t = RCHARGE • CSS • （−1） • ln（1−VSS/SS−MAXDC（DC）） = 2.63e4 • 1e−7 • （−1） • ln（1−0.45/1.84） = 2.63e−3 • （−1） • ln（0.755） = 7.3e−4 s
ステップ3:
t（VSS = 0.8V）は以下から算出されます。
t = RCHARGE • CSS • （−1） • ln（1−VSS/SS−MAXDC（DC）） = 2.63e4 • 1e−7 • （−1） • ln（1−0.8/1.84） = 2.63e−3 • （−1） • ln（0.565） = 1.5e−3 s
ステップ1とステップ2から次のようになります。
tCHARGE = （1.5−0.73）e−3s = 7.7e−4 s
ソフトスタート・イベントによるコンバータのスイッチングしない時間の合計
= tDISCHARGE＋tCHARGE = 1.85e−4＋7.7e−4 = 9.55e−4 s
例（2）コンバータの出力の立ち上がり時間コンバータの出力がレギュレーション状態に達する立ち上がり時間は、スイッチングの開始（SS_MAXDC = VSS（ACTIVE））から、コンバータのデューティ・サイクルがレギュレーション状態（DC（REG））になり、SS_MAXDC によって制御されなくなる状態（SS_MAXDC = VSS（REG））までの時間として近似することができます。コンバータの出力の立ち上がり時間は次のように表すことができます。
出力の立ち上がり時間 = t（VSS（REG））−t（VSS（ACTIVE））ステップ1：出力がレギュレーション状態にあるコンバータのデューティ・サイクルDC（REG）を決定します。
コンバータの本来のデューティ・サイクルDC（REG）はいくつかの要因に依存します。この例では、電源のUVLOに近い電源入力電圧ではDC（REG） = 60%と仮定します。これにより、SD_VSEC = 1.32Vとなります。
また、SS_MAXDC（DC） = 1.84V、fOSC = 200kHzおよびRDELAY = 40kでは、この状態に設定された最大デューティ・サイクル・クランプを72%と仮定します。
ステップ2：VSS（REG）を算出します。
コンバータの本来のデューティ・サイクルのクランプをしなくなるSS_MAXDC （VSS（REG））のレベルを算出するには、最大デューティ・サイクル・クランプの式を使用する必要があります（前記の「最大デューティ・サイクル・クランプの設定」のセクションを参照）。
ソフトスタート時に最大デューティ・サイクル・クランプがDC（REG）に一致するポイントは次のように求められます。
DC（REG） = 最大デューティ・サイクル・クランプ
0.6 = k • 0.522（SS_MAXDC（DC）/SD_VSEC）−（tDELAY • fOSC）
SD_VSEC = 1.32Vでは、fOSC = 200kHzおよびRDELAY = 40k
これにより、k = 1およびtDELAY = 40nsになります。
上式を整理してSS_MAXDC = VSS（REG）について解くと
= [0.6＋（tDELAY • fOSC）（SD_VSEC）]/（k • 0.522） = [0.6＋（40ns • 200kHz）（1.32V）]/（1 • 0.522） = （0.608）（1.32）/0.522 = 1.537V
ステップ3：（VSS（REG））-t（VSS（ACTIVE））を算出します。
SS_MAXDCを与えられた電圧VSSまで充電する時間が次式で求められることを思い出してください。
t = RCHARGE • CSS • （−1） • ln（1−VSS/SS_MAXDC（DC））
（SS_MAXDCの充電モデルが図16に示されています）RT = 35.7kでは、RB = 100k、RCHARGE = 26.3k
CSS = 0.1μFでは、0.1µF, this gives t（VSS（ACTIVE）） = t（VSS（0.8V）） = 2.63e4 • 1e−7 • （−1） • ln（1 − 0.8/1.84） = 2.63e−3 • （−1） • ln（0.565） = 1.5e−3 s
t（VSS（REG）） = t（VSS（1.537V）） = 26.3k • 0.1µF • −1 • ln（1 − 1.66/1.84） = 2.63e−3 • （−1） • ln（0.146） = 5e−3 s
コンバータの出力の立ち上がり時間は次のようになります。
= t(VSS(REG))−t(VSS(ACTIVE)) = (5−1.5)e−3 s = 3.5e−3 s
アプリケーション情報
LTC4269-2
3042692fb
アプリケーション情報例（3）最大デューティ・サイクル・クランプが目標値のX%以内に達する時間
72%の最大デューティ・サイクル・クランプが「最大デューティ・サイクル・クランプの設定」のセクションで既に算出されています。SS_MAXDC（DC）に使用された設定値は1.84Vです。
SS_MAXDCをその最小値VSS（MIN）からSS_MAXDC（DC）のX%以内まで充電するのに要する時間は次式で求められます。
t（SS_MAXDCを目標値のX%以内まで充電する時間） = t[（1−（X/100） • SS_MAXDC（DC）]−t（VSS（MIN））
X = 2およびVSS（MIN） = 0.45Vでは、t（0.98 • 1.84）−t（0.45） = t（1.803）−t（0.45）
前記の計算から、t（0.45） = 7.3e-4s.
RT、RBおよびCSSに前記の値を使用すると次のようになります。
t（1.803） = 2.63e−4 • 1e−7 • （−1） • ln（1−1.803/1.84） = 2.63e−3 • （−1） • ln（0.02） = 1.03e−2 s
したがって、SS_MAXDCをその最小リセット・スレッショルドの0.45Vから目標値の2%以内まで充電するのに要する時間は次式で求められます。
t（1.803）−t（0.45） = 1.03e−2−7.3e−4 = 9.57e−3s
LTC4269-2
3142692fb
標準的応用例
+
T2P
V NEG
V POR
TN
SHDN
SMAJ
58A
R CLA
SS
V POR
TP
PGND
GND
BLAN
KDE
LAY
82k
30.9
Ω24
k
158k
332k
133Ω
BAS5
16BAS5
16PA
2431
NL
BAS5
16
10k
IRF6
217
FDS8
880
FDS8
880
5.1Ω
• •
•
158k
22.1
k
33k
1.5k
50m
Ω
2k
5.1Ω
1.2k
V POR
TP5V
TLV4
31A
PS28
01-1
-L
V CC
2.2n
F2k
V
51k
20k T2
PTO
MIC
ROCO
NTRO
LLER
11.3
k
3.65
k
2692
TA0
2
22k
0.22
µF10
0pF
0.1µ
F
R OSC
V REFFB
COM
P
I SEN
SEOC
SS_M
AXDC
FDS2
582
SD_V
SEC
V IN
PWRG
DS O
UT
LTC4
269-
2
0.1µ
F
18V
PDZ1
8B
10µF
16V
V CC
33k
237k
107k
10k
S1B
B110
0 ×
8 PL
CS2.
2µF
100V
+10
µF10
0V
10µH
DO16
08C-
103
1mH
DO16
08C-
105
6.8µ
HPG
0702
.682
10.0
k
OUT
4.7n
F
1nF
5.1Ω1n
F
0.1µ
F10
0V
4.7n
F25
0V
10nF
+22
0µF
6.3V
PSLV
0J22
7M(1
2)A
5V 5A
36V
PDZ3
6B
BSS6
3LT1
V POR
TP
48V
AUXI
LIAR
YPO
WER
54V
FROM
DATA
PAI
R
54V
FROM
SPAR
E PA
IRBC
857B
F
PS28
01-1
-L
BAS2
1
PoEベースの自立型同期整流式フォワード電源
LOAD
(A)
0.5
EFFICIENCY (%)
808590
5
4269
2 TA
02b
75 6570
1.5
21
32.
54
4.5
3.5
95
42V
50V
57V
効率と負荷電流
LTC4269-2
3242692fb
パッケージDKDパッケージ
32ピン・プラスチックDFN（7mm×4mm）（Reference LTC DWG # 05-08-1734 Rev A）
R = 0.115TYP
0.20 ± 0.05 116
17 32
6.00 REF
6.43 ±0.10
2.65 ±0.104.00 ±0.10
0.75 ±0.05
0.00 – 0.050.200 REF
7.00 ±0.10
(DKD32) QFN 0707 REV A
0.40 BSC
6.43 ±0.05
2.65 ±0.05
0.70 ± 0.05
0.40 BSC
6.00 REF
3.10 ± 0.05
4.50 ± 0.05
0.40 ± 0.10
0.20 ± 0.05
R = 0.05TYP
NOTE：1. 図はJEDECパッケージ外形MO-220のバリエーション（WXXX）に するよう提案されている2. 図は実寸とは異なる3. すべての寸法はミリメートル
ピン1のトップ・マーキング（NOTE 6）
底面図－露出パッド
推奨半田パッド・レイアウト半田付けされない領域には半田マスクを使用する
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない モールドのバリは（もしあれば）各サイドで0.20mmを超えないこと5. 露出パッドは半田メッキとする6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない
ピン1のノッチR = 0.30（標準）または
0.35×45°の面取り
パッケージの外形
LTC4269-2
3342692fb
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。
改訂履歴 （Rev.Bよりスタート）
REV 日付 修正内容 ページ番号B 04/10 標準的応用例でPWRGDピンをSD_VSECピンへ接続
アプリケーション情報「相補パワーグッド」の文章変更アプリケーション情報「シャットダウンと電源の低電圧ロックアウトの設定」に
「PWRGDピンのSD_VSECピンへの接続」を説明する文章を追加
1、23、311723
LTC4269-2
3442692fb
LINEAR TECHNOLOGY CORPORATION 2009
LT 0409 REV B • PRINTED IN JAPANリニアテクノロジー株式会社102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8FTEL 03-5226-7291l FAX 03-5226-0268 l www.linear-tech.co.jp
製品番号 説明 注釈LT®1952 シングル・スイッチ同期整流式フォワード・コントローラ 同期整流式コントローラ、プログラム可能なボルト秒クランプ、低電流起動LTC3803 ThinSOT™パッケージの電流モード・フライバック
DC/DCコントローラ固定周波数：200kHz、調整可能なスロープ補償、 高入力電圧アプリケーションに最適
LTC3805 周波数を調整可能な 電流モード・フライバック・コントローラ
スロープ補償、過電流保護、内部クロックおよび外部クロック
LTC3825 広い入力電源範囲、オプトアイソレータ不要の 絶縁型同期整流式フライバック・コントローラ
調整可能なスイッチング周波数、プログラム可能な低電圧ロックアウト、 調整なしの高精度レギュレーション、同期整流によって高効率を達成
LTC4257-1 IEEE 802.3af PD用インタフェース・コントローラ 100V、400mAの内部スイッチ、プログラム可能な分類、デュアル電流制限LTC4258 クワッドIEEE 802.3af Power over Ethernetコントローラ DC切断のみ、IEEE準拠のPD検出および分類、
自動制御動作またはI2Cによる制御LTC4259A-1 クワッドIEEE 802.3af Power over Ethernetコントローラ ACおよびDC切断、IEEE準拠のPD検出および分類、
自動制御動作またはI2Cによる制御LTC4263 シングルIEEE 802.3af Power over Ethernetコントローラ ACおよびDC切断、IEEE準拠のPD検出および分類、
自動制御動作またはI2Cによる制御LTC4263-1 高電力シングルPSEコントローラ 内部スイッチ、自動制御動作、PSE出力電力：30W
LTC4265 IEEE 802.3at PD用インタフェース・コントローラ 2イベント分類信号、設定可能な分類電流、補助サポートLTC4266 クワッドIEEE 802.3at PSEコントローラ タイプ1およびタイプ2に準拠、720mA で180mW/ポート、
先進的パワーマネージメント、4ポイントPD検出LTC4267-1/LTC4267-3
スイッチング・レギュレータ内蔵の IEEE 802.3af PD用インタフェース
100V、400mAの内部スイッチ、設定可能な分類電流、 200KHzまたは300kHzの固定周波数PWM、IEEEに準拠した PDシステム向けに最適化されたインタフェースとスイッチャ
LTC4268-1 スイッチング・レギュレータ内蔵の 35W高電力PD用インタフェース
750mA MOSFETスイッチ、設定可能な分類電流、オプトアイソレータ不要の 同期整流式フライバック・コントローラ、調整可能な周波数：50kHz～250kHz
LTC4269-1 スイッチング・レギュレータ内蔵の IEEE 802.3at PD用インタフェース
2イベント分類、設定可能な分類電流、オプトアイソレータ不要の 同期整流式フライバック・コントローラ、調整可能な周波数：50kHz～250kHz
関連製品
