Microeletrônica

Aula 14

Prof. Fernando Massa Fernandes

(Prof. Germano Maioli Penello)

http://www.lee.eng.uerj.br/~germano/Microeletronica_2016-2.html

Sala 5017 E

fernando.fernandes@uerj.br

https://www.fermassa.com/Microeletronica.php

Camada ativa e de polisilício

Já analisamos as seguintes camadas de fabricação: n-well, metal1, metal2, via1 e overglass.

Revisão

(Cap. 4)

Novas camadas

As camadas ativa, n-select, p-select, poly são usadas para criar o canal-n e o canal-p dos MOSFETs e também com elas poderemos definir um contato entre o metal1 com o substrato ou o poço.

→ A camada ativa especifica a área de abertura do FOX As camadas n-select e p-select definem onde implantar os átomos p e n.

As camadas ativa e as camadas select são sempre usadas em conjunto.

→ As camadas n-select e p-select definem a área de abertura para o tipo da implantação (n ou p)

Revisão

Camada ativa

A camada ativa define onde abrir o FOX (field oxide) definindo a área ativa. O FOX separa dispositivos uns dos outros. As áreas ativas são isoladas uma das outras pelo FOX (existe conexão entre os dispositivos pelo substrato ou pelo poço, mas o FOX tenta fazer com que essa comunicação seja mínima).

Revisão

p-select e n-select

As máscaras p-select ou n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?).

Revisão

p-select e n-select

As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?).

As máscaras n-select e p-select são sempre maiores que as regiões ativas para evitar problemas de desalinhamento. O FOX protege o substrato da implantação.

Revisão

Camada poly

O nome poly vem de polisilício (polysilicon), um material policristalino de silício.Desenhar um poly em cima de uma região ativa forma um MOSFET. O número de MOSFETs em um processamento é facilmente obtido contando-se quantas vezes o poly cruza a região ativa.

O poly forma a porta (gate) do MOSFET. O dreno e a fonte são formadas pela implantação n.

Revisão

Porta auto alinhada

A área abaixo do poly não é dopada.

A camada poly protege a região abaixo dela da implantação dos dopantesA fina camada de óxido entre o poly e a região ativa é chamada de óxido de porta - gate oxide (GOX)

GOX

O dreno e fonte ficam auto alinhados com a deposição do poly da porta.

Revisão

Fio de polyAs camadas de poly podem ser usadas como fios da mesma forma que a camada de metal. Note que a camada poly fica em cima da camada FOX.

A resistência de folha da camada poly é ~200 /quadrado. Compare com a camada metálica! A capacitância ao substrato também é maior (veja a tabela). Portanto, o atraso do fio poly é maior do que o do metal. Para reduzir a resistência de folha, uma camada de siliceto (silicide) é depositada sobre o MOSFET. O silicide e o poly formam o chamadado polycide (policeto). Silicide – mistura de silício com um elemento mais eletropositivo (por ex., tungstênio)

Revisão

Resistências típicasCom silicide as resistências são bem menores!

Note que o silicide é sempre colocado acima do poly! Se for colocado abaixo, cria um contato retificador (contato de barreira Schottky).

Revisão

Bloco de siliceto

Resistências da tabela do slide anterior (com e sem Silicide):

ns ps

Revisão

Fluxo de processo CMOSGenérico

* Fabricação do par MOSFET

Revisão

Fluxo de processo CMOS

O pad oxide serve apenas como uma camada para o crescimento do silicon nitride que evita o crescimento de óxido.

O fotorresiste é depositado e com fotolitografia protegemos a região de interesse e definimos a região aberta no FOX.

Genérico

* Fabricação do par MOSFET

Revisão

Fluxo de processo CMOS

A área não protegida é corroída e forma trincheiras rasas.

GenéricoRevisão

Fluxo de processo CMOS

As trincheiras são preenchidas com SiO2 formando a região de campo (regiões do FOX). Este tipo de isolamento entre os dispositivos é chamada de isolamento de trincheira rasa (STI – shallow trench isolation)

GenéricoRevisão

Fluxo de processo CMOS

Duas regiões de implante são feitas para ajustar a tensão de gatilho (canal). As implantações p e n são feitas em etapas distintas.

GenéricoRevisão

Fluxo de processo CMOS

Polisilício é depositado sobre óxido de porta.

GenéricoRevisão

Fluxo de processo CMOS

Implantação rasa para formar o lightly doped drain (LDD) do MOSFET.

Serve para prevenir que o campo elétrico perto da fonte e dreno fique muito intenso (veremos detalhes mais adiante no curso).

O poly serve como uma máscara para as implantações (O canal do MOSFET é auto-alinhado).

GenéricoRevisão

Fluxo de processo CMOS

É depositado o óxido espaçador nas laterais do poly e depois implantados n+ e p+ para criar as áreas de dreno e fonte. A implantação também dopa o poly e reduz sua resistividade.

GenéricoRevisão

Fluxo de processo CMOS

A última etapa é o silicide para reduzir a resistência de folha do poly e das regiões n+ e p+.

GenéricoRevisão

Etapas de processo damasceno

As sequências 1)Trincheira2)Cobrir a trincheira com óxido3)Polir o substrato para que o topo seja plano

O processo damasceno tem origem na técnica de incrustação de ouro em espadas e foi originalmente desenvolvida por artesão na cidade Síria de Damasco.

Revisão

Conectando camadas poly e ativa ao metal 1

Nunca se conecta o metal diretamente ao substrato ou ao poço!Esse conexão direta ao substrato ou poço só é feita se for desejada a construção de um Diodo Schottky (contato retificador)

Conectando a camada ativa (n+ e p+) à camada de metal

Revisão

Conectando camadas poly e ativa ao metal 1

Conectando as camadas poly à camada de metal

O metal1 se conecta à camada poly e ao metal2. O metal2 não se conecta diretamente à poly. Ele primeiro se conecta ao metal 1 e depois à poly

Revisão

Conectando camadas poly e ativa ao metal 1

Ao se abrir os contatos pelo isolante, usa-se uma stop layer. Ela serve para parar a remoção do isolante na altura correta. A stop layer é colocada diretamente sobre o FOX antes de depositar o isolante.

Revisão

Conectando o substrato-p ao terra

Não conectamos diretamente o metal1 no substrato! A conexão é feita na camada p+.

Lembre-se que o poly fica em cima do FOX e o metal1 fica em cima do isolante acima do FOX.

Revisão

Conectando o substrato-p ao terra

Não se conecta o substrato em apenas um ponto. Para garantir que todo o substrato está aterrado, as conexões ao substrato devem ser usadas sempre que possível.

O substrato é resistivo. Se conectarmos o terra em apenas um ponto, regiões distantes não vão ter o mesmo potencial.

.

Revisão

Conectando o poço-nResistor de poço-n → Lembrem-se do trabalho 1

O resistor de poço-n é conectado ao metal1 em dois pontos. A conexão é feita utilizando a camada ativa e a n-select.

Nesta seção de corte não estamos mostrando o siliceto

Revisão

Se o substrato está aterrado, não podemos aplicar potenciais menores que aprox. -0.5V para evitar a condução através do diodo parasítico.

Resistência é estimada entre as beiradas da região ativa L

Revisão

Conectando o poço-nResistor de poço-n → Lembrem-se do trabalho 1

Leiaute de um NMOS

Sempre que a camada poly cobre a camada ativa, temos um MOSFET!Dispositivo de 4 terminais.Corpo conectado ao terra.

Dreno e fonte são equivalentes.

Revisão

Leiaute de um PMOS

Sempre que a camada poly cobre a camada ativa, temos um MOSFET!Dispositivo de 4 terminais.Corpo conectado ao VDD.

Dreno e fonte são equivalentes.

Revisão

Simbolos de MOSFET

Canal-p

Canal-n

JFET MOSFET intensificação

MOSFET intensificação

Sem corpo

MOSFET depleção

MOSFET depleção

Sem corpo

Revisão

Célula padrãoStandard cell frame

Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço.

Metade superior é um poço-n.Poço-n é ligado ao VDD pela camada n+.Abaixo da conexão do poço-n, temos uma camada de p-select onde os dispositivos PMOS são desenhados.

Revisão

Célula padrãoStandard cell frame

Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço.

Metade inferior é o substrato p.Substrato é ligado ao terra pela camada p+.Na região da camada de n-select onde os dispositivos NMOS são desenhados.

Revisão

Regras de designConsulte o mosis.org para as regras em detalhes Revisão

Regras de designConsulte o mosis.org para as regras em detalhes Revisão

Regras de designConsulte o mosis.org para as regras em detalhes

Forma reduzida de construir um NMOS

Mesma região ativa para a construção do NMOS e a conexão com o substrato Agora a fonte e o dreno não são mais terminais intercambiáveis!

Revisão

Exercícios• Faça um esboço da seção reta ao longo da linha pontilhada.

Considere que este é um processamento que utiliza dois metais

Exercícios

Substrato-p

FOX FOX

IsolanteIsolante

Isolante

• O transistor abaixo é um NMOS ou um PMOS?• O leiaute tem um problema. Identifique-o.• Faça um esboço da seção reta ao longo da linha

pontilhada. Considere que este é um processamento que utiliza dois metais

Transistor PMOS, as camadas ativas são dopadas com átomos aceitadores através da camada p-select. Outra forma de identificar é que o PMOS é construído sobre o poço-n.

• O transistor abaixo é um NMOS ou um PMOS?• O leiaute tem um problema. Identifique-o.• Faça um esboço da seção reta ao longo da linha

pontilhada. Considere que este é um processamento que utiliza dois metais

Este transistor não tem a conexão de corpo (conexão com o poço-n). Neste caso, o corpo deve estar conectado a qual potencial?

Transistor PMOS, as camadas ativas são dopadas com átomos aceitadores através da camada p-select. Outra forma de identificar é que o PMOS é construído sobre o poço-n.

• O transistor abaixo é um NMOS ou um PMOS?• O leiaute tem um problema. Identifique-o.• Faça um esboço da seção reta ao longo da linha

pontilhada. Considere que este é um processamento que utiliza dois metais

Este transistor não tem a conexão de corpo (conexão com o poço-n). Neste caso, o corpo deve estar conectado a qual potencial? VDD.

Poço-nFOX FOX

IsolanteIsolante

Isolante

Substrato-p

p+ p+

• Faça um esboço da seção reta ao longo da linha pontilhada

• Por que a capacitância parasítica por quadrado do polisilício é maior do que a do metal1?

• Por que a capacitância parasítica por quadrado do polisilício é maior do que a do metal1?

• Faça um esboço da seção reta ao longo da linha pontilhada

Para uma mesma área e considerando o mesmo óxido, a capacitância do polisilício é maior do que a do metal1 porque o polisilício tem uma espessura menor de óxido entre os contatos elétricos.

e – permissividade do óxido

A – área das placas paralelas

d – distância entre as placas

• Por que a capacitância parasítica por quadrado do polisilício é maior do que a do metal1?

• Faça um esboço da seção reta ao longo da linha pontilhada

Para uma mesma área e considerando o mesmo óxido, a capacitância do polisilício é maior do que a do metal1 porque o polisilício tem uma espessura menor de óxido entre os contatos elétricos.

e – permissividade do óxido

A – área das placas paralelas

d – distância entre as placas

Poço-nFOX FOX

Isolante

IsolanteIsolante

Substrato-p

p+

Trabalho 2 – Par CMOSi) Desenhe no Electric o esquemático e o layout do par complementar (CMOS) conforme o circuito representado na figura, para ser fabricado na tecnologia C5 (de 300nm). O canal dos transistores deve ter 0.6 µm, a largura do NMOS deve ser de 3µm e a largura do PMOS deve ser de 6µm. O contato de corpo do NMOS deve ser conectado ao terra e o contato de corpo do PMOS deve ser conectado a VDD = 5V.

ii) Faça a simulação do circuito e obtenha no mesmo gráfico a corrente no dreno do NMOS e na fonte do PMOS quando a tensão de alimentação (Vf) varia entre 0V e 5V com passo de 5mV e a tensão no gate (Vg) varia entre 0V e 5V com passo de 1V.

Trabalho 2 – Par CMOSi) Desenhe no Electric o esquemático e o layout do par complementar (CMOS) conforme o circuito representado na figura, para ser fabricado na tecnologia C5 (de 300nm). O canal dos transistores deve ter 0.6 µm, a largura do NMOS deve ser de 3µm e a largura do PMOS deve ser de 6µm. O contato de corpo do NMOS deve ser conectado ao terra e o contato de corpo do PMOS deve ser conectado a VDD = 5V.

ii) Faça a simulação do circuito e obtenha no mesmo gráfico a corrente no dreno do NMOS e na fonte do PMOS quando a tensão de alimentação (Vf) varia entre 0V e 5V com passo de 5mV e a tensão no gate (Vg) varia entre 0V e 5V com passo de 1V.

Trabalho 2 – Par CMOS

Proteção de descarga eletrostática

Uma grande preocupação na tecnologia CMOS é a proteção dos finos óxidos de porta (GOX) de descargas eletrostáticas.

Descargas eletrostáticas não são um grande problema em regiões úmidas, mas são um enorme problema em regiões secas.

Se, ao segurar um circuito com as mãos, houver uma descarga eletrostática nos terminais, o GOX pode se danificar.

Proteção de descarga eletrostática

Circuito de proteção

Se o sinal aplicado está entre VDD e 0V, nenhum dos dois diodos conduzem. Esta adição de componentes não altera o funcionamento normal do circuito.

Se o sinal for maior que VDD + 0.5V ou menor que Terra - 0.5V, os diodos conduzem e fornecem um curto para que a tensão no GOX não seja excessiva.

Leiaute dos diodos de proteção

Diodo D1 é construído com a junção pn feita entre o substrato-p (anodo) e o n+ (catodo)D1

O substrato é conectado ao terra e a camada n+ é conectada ao bonding pad.

Conexão do substrato e o n+ devem estar o mais próximo possível para minimizar a resitência em série com o diodo

Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção.

Leiaute dos diodos de proteção

Diodo D1 é construído com a junção pn feita entre o substrato-p (anodo) e o n+ (catodo)D1

O substrato é conectado ao terra e a camada n+ é conectada ao bonding pad.

Conexão do substrato e o n+ devem estar o mais próximo possível para minimizar a resitência em série com o diodo

Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção.

Leiaute dos diodos de proteção

Diodo D2 é construído com a junção pn feita entre o poço-n (catodo) e o p+ (anodo)

D2

A região p+ é conectada ao bonding pad e o poço-n é conectada ao VDD.

Conexão do poço-n e o p+ devem estar o mais próximo possível para minimizar a resitência em série.

Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção.

Diodos de proteçãoMais realista

Conexões próximas para minimizar a resitência em série parasítica

Áreas dos diodos é grande

Erro na figura! O pad sempre é feito do último metal! A figura desenhou o pad com metal1

É uma boa prática pegar os pads diretamente com o fabricante CMOS.Download no site da MOSIS

Diodos de proteção

Conexões próximas para minimizar a resitência em série parasítica

Áreas dos diodos é grande

Erro na figura! O pad sempre é feito do último metal! A figura desenhou o pad com metal1

É uma boa prática pegar os pads diretamente com o fabricante CMOS.

Packaging - Encapsulamento

O encapsulamento é a etapa final que vai conectar o bonding pad e, consequentemente o circuito CMOS, ao mundo exterior.

UNLVUniversity of Nevada, Las Vegas.

http://cmosedu.com/cmos1/electric/electric.htm

Logo UERJ

Chip UERJ – 2015/02