105
Universidade Federal de Goiás Escola de Engenharia Elétrica, Mecânica e de Computação 1 Prof. José Wilson Lima Nerys 1 Microprocessadores MICROPROCESSADORES E MICROCONTROLADORES José Wilson Lima Nerys Página: www.emc.ufg.br/~jwilson Emails: [email protected] e [email protected] Parte 1

MICROPROCESSADORES E MICROCONTROLADORESjwilson/pdf/1_Micro_Parte_1_(Conceitos_Gerais).pdf · 7 Nerys 7 Microprocessadores Evolução dos Processadores. Universidade Federal de Goiás

Embed Size (px)

Citation preview

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

1Prof. José Wilson Lima Nerys 1 Microprocessadores

MICROPROCESSADORES E

MICROCONTROLADORES

José Wilson Lima Nerys

Página: www.emc.ufg.br/~jwilson

Emails: [email protected] e [email protected]

Parte 1

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

2Prof. José Wilson Lima Nerys 2 Microprocessadores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

3Prof. José Wilson Lima Nerys 3 Microprocessadores

There are 10 types of people in the world: Those who know binary and those

who don’t.

Three logicians walk into a bar. The bartender asks “Do all of you want a drink?”

The first logician says “I don’t know.” The second logician says “I don’t know.”

The third logician says “Yes!”

Why do engineers confuse Halloween and Christmas? Because Oct 31 = Dec 25

The programmer’s wife tells him: “Run to the store and pick up a loaf of bread. If

they have eggs, get a dozen.”

The programmer comes home with 12 loaves of bread.

A logician’s wife is having a baby. The doctor immediately hands the newborn to

the dad. His wife asks impatiently: “So, is it a boy or a girl” ?

The logician replies: “yes”.

A programmer’s wife sends him to the store and says “get some bread, and

while you’re there pick up some eggs” The programmer never returns.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

4Prof. José Wilson Lima Nerys 4 Microprocessadores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

5Prof. José Wilson Lima Nerys 5 Microprocessadores

Linha do Tempo

Ábaco

(4000 ac)

Octograma

chinês

(4000 ac)

Logaritmo

John Napier

Tabela de

Logaritmo

(1614)

Calculadora

de 4 funções

de Leibniz

(1671)

Computadores

Z1, Z2 e Z3

(1936)

Máquina de

diferenças e

Analítica

(Babbage)

(1822)

Pascaline

Calculadora de

Blaise Pascal

(1642)

Tear automático

com cartão

perfurado

(1801)

Computador

Colosso

Válvulas

(Alan Turing)

(1943)

Máquina de

Von Newman

Programa

armazenado

(1946)

IBM 7090

Transistores

Fortran

Cobol

Pascal

(1960)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

6Prof. José Wilson Lima Nerys 6 Microprocessadores

Linha do Tempo

4004

4 bits

(1971)

8008

8 bits

(1972)

8080

8 bits

(1974)

8086

16 bits

(1978)

8051

8 bits

(1980)

Atmel

AVR

8 bits

(1996)

Pentium 200MMX

64 bits

(1997)

Raspberry pi

(ARM)

32 bits

(2011)

8085

8 bits

(1976)

8088

16 bits

(1979)

PIC

8 bits

(1985)

Arduíno

(Atmel AVR)

8 bits

(2005)

ARM

32 bits

(1983)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

7Prof. José Wilson Lima Nerys 7 Microprocessadores

Evolução dos Processadores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

8Prof. José Wilson Lima Nerys 8 Microprocessadores

Evolução dos Processadores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

9Prof. José Wilson Lima Nerys 9 Microprocessadores

Evolução do

microprocessadores

Microprocessador 8085

8 bits, 5 MHz,

3600 transistores

1976

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

10Prof. José Wilson Lima Nerys 10 Microprocessadores

Quantidade de Transistores

8085 (1976) 3.600 transistores (5 MHz)

370.000 instruções/segundo

8 bits.

Dual Core (2007): 820 milhões de transistores

53.000 milhões de instruções/segundo

64 bits. Tecnologia: 45 nm. 3,33 GHz

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

11Prof. José Wilson Lima Nerys 11 Microprocessadores

Quantidade de Transistores e Memória

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

12Prof. José Wilson Lima Nerys 12 Microprocessadores

Bit 3 Bit 2 Bit 1 Bit 01 nibble

Menor valor positivo 0 0 0 0 0

0 0 0 1 1

0 0 1 0 2

0 0 1 1 3

… … … …

Maior valor positivo 1 1 1 1 15

Capacidade: 24 = 16 nibbles

Decimal

0

1

2

3

F

Hexa

Número de bits dos Registradores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

13Prof. José Wilson Lima Nerys 13 Microprocessadores

+

-

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

14Prof. José Wilson Lima Nerys 14 Microprocessadores

Bit 3 Bit 2 Bit 1 Bit 0Bit 7 Bit 6 Bit 5 Bit 41 byte

Menor valor positivo 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 1

0 0 0 0 0 0 1 0

0 0 0 0 0 0 1 1

… … … … … … … …

Maior valor positivo 1 1 1 1 1 1 1 1

0

1

2

3

255

Decimal

Capacidade: 28 = 256 bytes

00

01

02

03

FF

Hexa1 byte = 8 bits

Intervalo dos valores positivos e negativos (notação com sinal):

0 a 127 = 00h a 7Fh

-1 a -128 = FFh a 80h

Número de bits dos Registradores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

15Prof. José Wilson Lima Nerys 15 Microprocessadores

Bit 3 Bit 2 Bit 1 Bit 0Bit 7 Bit 6 Bit 5 Bit 4Bit 11 Bit 10 Bit 9 Bit 8Bit 15 Bit 14 Bit 13 Bit 12

1 word = 16 bits

Intervalo dos valores positivos

0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 1

0 0 0 0 0 0 1 0

0 0 0 0 0 0 1 1

… … … … … … … …

1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0

… … … … … … … …

1 1 1 1 1 1 1 1

Capacidade: 216 = 65.536 words

Intervalo dos valores positivos: 0 a 65.535 = 0000h a FFFFh

Intervalo dos valores positivos e negativos (notação com sinal):

0 a 32.767 = 0000h a 7FFFh

-1 a -32.768 = FFFFh a 8000h

Número de bits dos Registradores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

16Prof. José Wilson Lima Nerys 16 Microprocessadores

Número de bits dos Registradores

double word = 32 bits

Intervalo dos valores positivos: 0 a 4.294.967.295 = 0000 0000h a FFFF FFFFh

Capacidade: 232 = 4.294.967.296 double-words

Intervalos considerando números com sinal:

Intervalo positivo: 0 a 2.147.483.647 = 0000 0000 a 7FFF FFFFh

Intervalo negativo: -1 a -2.147.483.648 = FFFF FFFF a 8000 0000h

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8

Bit 23 Bit22 Bit 21 Bit20 Bit 19 Bit18 Bit17 Bit 16Bit 31 Bit 30 Bit 29 Bit 28 Bit 27 Bit 26 Bit 25 Bit 24

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

17Prof. José Wilson Lima Nerys 17 Microprocessadores

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

Quantidade de Transistores

2 transistores por bit

Quanto maior o número

de transistores, maior a

quantidade possível de

registradores

Aumento no desempenho

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

18Prof. José Wilson Lima Nerys 18 Microprocessadores

Frequência de Clock

Ano Processador Frequência de ClockTecnologia

(tamanho transistor)

1971 4004 108 kHz 10 µm

1972 8008 200 kHz

1976 8085 5 MHz

1978 8086 5 a 10 MHz

1979 8088 5 a 10 MHz

1989 80486 25 a 50 MHz

1997 Pentium II 450 MHz 0,25 µm

1999 Pentium III 500 MHz até 1,2 GHz 0,25 µm

2004Pentium 4 (Prescott)

4 GHz 90 nm

2007 Core 2 3,33 GHz 45 nm

2010 Core i5 3,33 GHz 32 nmA

um

ento

do d

esem

penho

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

19Prof. José Wilson Lima Nerys 19 Microprocessadores

Índice de Desempenho de um Microprocessador(velocidade de processamento)

1. Aumento da frequência de clock

2. Aumento do número interno de bits

3. Aumento do número externo de bits

4. Aumento da capacidade e velocidade da memória cache

5. Redução do número de ciclos para execução de cada instrução

6. Execução de instruções em paralelo

𝑇𝑒𝑚𝑝𝑜 𝑑𝑒 𝑝𝑟𝑜𝑐𝑒𝑠𝑠𝑎𝑚𝑒𝑛𝑡𝑜 =𝑡𝑒𝑚𝑝𝑜

𝑐𝑖𝑐𝑙𝑜×𝑛ú𝑚𝑒𝑟𝑜 𝑑𝑒 𝑐𝑖𝑐𝑙𝑜𝑠

𝑖𝑛𝑠𝑡𝑟𝑢çã𝑜×𝑖𝑛𝑠𝑡𝑟𝑢çõ𝑒𝑠

𝑝𝑟𝑜𝑔𝑟𝑎𝑚𝑎

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

20Prof. José Wilson Lima Nerys 20 Microprocessadores

Aumento de Clock

O sinal de clock é responsável pelo sincronismo entre as unidades de

processamento internas ao microprocessador e pelas unidades

externas. Quanto maior a frequência de clock mais rápido o

processamento. No entanto, não se pode aumentar de forma

indefinida essa frequência. Isso pode causar falhas de

processamento e sobreaquecimento. O aumento depende de

pesquisas com o objetivo de reduzir o tamanho dos componentes

básicos do microprocessador e aumento da quantidade de

componentes, sem perda de estabilidade no funcionamento.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

21Prof. José Wilson Lima Nerys 21 Microprocessadores

Aumento do número interno de bits

Uma maior quantidade de bits dos registradores e dos barramentos

internos permite a movimentação de uma maior quantidade de dados

por unidade de tempo, aumentando o desempenho do

microprocessador.

Aumento do número externo de bits

Um número maior de bits externos permite a movimentação de uma

maior quantidade de dados por unidade de tempo com os periféricos,

tais como memória, unidade de entrada e saída, controlador de acesso

direto à memória (DMA).

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

22Prof. José Wilson Lima Nerys 22 Microprocessadores

Redução do número de ciclos para executar cada instrução

A execução de uma instrução normalmente é feita em duas etapas:

busca (onde a instrução é transferida da memória para a unidade de

decodificação) e execução (onde os sinais de controle ativam, em uma

sequência lógica, todas as unidades envolvidas na execução).

No microprocessador 8085 as instruções mais rápidas são executadas

em quatro ciclos de clock; as mais lentas, em até 16 ciclos de clock. A

redução do número de ciclos de clock na execução de uma instrução

torna o processamento mais rápido.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

23Prof. José Wilson Lima Nerys 23 Microprocessadores

Aumento da capacidade e velocidade da memória cache

Como já foi dito anteriormente, ao longo dos anos, o aumento de velocidade de

processamento dos microprocessadores tem sido muito maior do que o

aumento da velocidade de acesso à memória principal. Assim, a velocidade de

acesso à memória principal torna-se um limitador de desempenho dos

processadores. Em razão desse problema foi criada a memória cache. A

memória cache (constituída de memória RAM estática) é usada para acelerar a

transferência de dados entre a CPU e a memória principal (constituída de RAM

dinâmica, de menor volume, porém mais lenta). O aumento da capacidade e da

velocidade da memória cache resulta no aumento da velocidade de

transferência de dados entre a CPU e a memória principal e,

consequentemente, resulta no aumento do desempenho global do sistema.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

24Prof. José Wilson Lima Nerys 24 Microprocessadores

Execução de instruções em paralelo

O microprocessador 8085 compartilha um barramento comum entre

suas unidades internas e seus periféricos, o que significa dizer que não

permite a execução simultânea de duas operações que utilizem o

barramento. Assim, apenas uma instrução é executa por vez. Uma

arquitetura que permita que duas ou mais operações sejam executadas

simultaneamente torna o processamento mais rápido.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

25Prof. José Wilson Lima Nerys 25 Microprocessadores

Microprocessador × Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

26Prof. José Wilson Lima Nerys 26 Microprocessadores

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Registradores - São usados para o

armazenamentos internos da CPU. Existem

diversos registradores na CPU e o principal

deles é chamado de Acumulador.

Os registradores são construídos com flip-flops,

que podem reter (armazenar) dados. O

acumulador contém um dos dados usados na

operação que se deseja e ainda o resultado da

operação, que substitui o dado original.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

27Prof. José Wilson Lima Nerys 27 Microprocessadores

Unidade Lógica e Aritmética (ULA ou ALU) - realiza funções básicas

de processamento de dados (adição, subtração, funções lógicas, etc.).

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

28Prof. José Wilson Lima Nerys 28 Microprocessadores

Unidade de Decodificação:

Registrador de Instruções e Decodificador de

Instruções

Responsável pela identificação da instrução a ser

executada, a partir do código de operação

(opcode).

Unidade de Temporização e Controle:

Responsável pela geração dos sinais de controle

para todas as unidades, a partir da informação

da Unidade de Decodificação. Os sinais de

controle são sincronizados, de acordo com o

sinal de clock.

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

29Prof. José Wilson Lima Nerys 29 Microprocessadores

Memória de Programa:

ROM (Read-Only Memory) – Memória que permite

apenas a leitura, ou seja, as suas informações são

gravadas pelo fabricante uma única vez e após isso

não podem ser alteradas ou apagadas, somente

acessadas.

EPROM (Erasable Programmable Read-Only Memory) – Podem ser apagadas

pelo uso de radiação ultravioleta permitindo sua reutilização.

Exemplo para o caso do 8051: Microcontrolador 8751

EEPROM – Permite apagar eletricamente e gravar várias vezes.

FLASH – Equivalente à memória EEPROM. Porém, ocupa menos espaço; menor

consumo de energia; alta durabilidade.

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

PROM (Programmable Read-Only Memory) – Podem ser escritas com dispositivos

especiais mas não podem mais ser apagadas.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

30Prof. José Wilson Lima Nerys 30 Microprocessadores

Memória de Dados:

Memória RAM – Permite a leitura e a gravação de dados.

Memória Dinâmica (DRAM) – Baixa densidade, mas lenta. Capacitores com circuitos

com “atualização de dados - refresh”.

Memória estática (SRAM) – Alta densidade. Rápida. Baseada em Flip-flops.

Memória CACHE - Pequena quantidade de memória RAM estática (SRAM) usada

para acelerar o acesso à memória principal (RAM dinâmica).

Quando há necessidade de transferir dados da (para) memória dinâmica, estes são

antes transferidos para a memória cache

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

31Prof. José Wilson Lima Nerys 31 Microprocessadores

Unidade de Entrada e Saída (I/O)

A entrada de dados de um microprocessador (via teclado, mouse ou outros

dispositivos) e a saída de dados (via vídeo, impressora ou outros) exige

circuito integrado adicional como interface.

O microcontrolador já possui essa unidade internamente.

Exemplos de periféricos usados como unidade de entrada e saída:

• CI 8156 – RAM e porta de entrada e saída

• CI 8355 – ROM e portas de entrada e saída)

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Unidade Lógica e Aritmética

(ULA)

Unidade de Temporização e

Controle

Registro de Instruções e

Decodificador de Instruções

Registradores

MicroprocessadorMemória de Programa

Memória de Dados

Unidade de Entrada e Saída

Microcontrolador

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

32Prof. José Wilson Lima Nerys 32 Microprocessadores

Ferramentas do Curso:

1. Simulador do Microprocessador 8085: ABACUS

2. Programas aplicados ao microcontrolador 8051:

Edição e Compilação: MCU 8051 IDE

Simulação: MCU 8051 IDE e Proteus

3. Simulador do PIC – MPLAB X IDE

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

33Prof. José Wilson Lima Nerys 33 Microprocessadores

Arquitetura RISC x

Arquitetura CISC

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

34Prof. José Wilson Lima Nerys 34 Microprocessadores

Arquitetura RISC

Unidade de Controle Memória de DadosMemória de

Programa

Arquitetura CISC

Unidade de Controle

Memória de Dados

Memória de

Programa

Registradores

Unidade de

Entrada e Saída

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

35Prof. José Wilson Lima Nerys 35 Microprocessadores

Arquiteturas em uso nos computadores atuais:

• CISC – Complex Instruction Set Computing (Computador com Conjunto Complexo de

Instruções) Exemplos: Intel e AMD

• RISC – Reduced Instruction Set Computing (Computador com Conjunto Reduzido de

Instruções) Exemplos: PowerPC (da Apple, Motorola e IBM), SPARC (SUN) e MIPS R2000

• Híbrida – Combinação de ambas arquiteturas. Exemplo: Pentium Pro. O núcleo mais

interno usa filosofia RISC.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

36Prof. José Wilson Lima Nerys 36 Microprocessadores

RISC CISC

Instruções básicas executadas em apenas 1ciclo – uso intenso de superposição na execução de instruções (através de pipeline)

No mínimo 4 ciclos de clock (8085) para executar uma instrução. Tem pouca ou nenhuma superposição na execução de instruções

Uso reduzido da memória – basicamente 2 instruções de acesso à memória (load/store).

Muitas instruções com acesso à memória. Uso intenso da memória (load, store, mov... )

Instruções de tamanho fixo. Exemplo: as instruções do PIC 16F628 têm tamanho fixo de 14 bits.

Instruções de tamanho variável. Exemplo: 8085 tem instruções de 1, 2 e 3 bytes.

Muitos registradores.Exemplo: PIC típico possui de 32 a 128 registradores.

Poucos registradores.Exemplo: 8085 possui 7 registradores de propósito geral (A, B, C, D, E, H e L)

Não há necessidade de decodificação das instruções antes de executá-las.As instruções são semelhantes às micro-instruções da arquitetura CISC. As instruções são executadas diretamente no hardware

Ciclo de busca inclui busca na memória e identificação em decodificadores.Uso de micro-instruções gravadas no processador. Necessidade de interpretação das instruções

Algumas Características RISC X CISC:

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

37Prof. José Wilson Lima Nerys 37 Microprocessadores

RISC CISC

Número pequeno (ou médio de instruções).Exemplo: PIC 12 e PIC 16 possuem 32 instruções.

Número elevado de instruções.Exemplo: 8085 possui cerca de 74 instruções, que resultam em cerca 255 códigos de operação (opcodes)

Instruções simples – 1 ciclo para execução Instruções complexas – múltiplos ciclos para execução.

Programa compilado tem maior número de instruções em assembly, comparado com mesmo programa implementado em arquitetura CISC.Uso maior de memória

Menor número de instruções assembly, comparado com mesmo programa implementado em arquitetura RISC. No entanto, é mais lento na execução.Uso de uma quantidade menor de memória.

Algumas Características RISC X CISC:

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

38Prof. José Wilson Lima Nerys 38 Microprocessadores

Algumas Características RISC X CISC:

𝑇𝑒𝑚𝑝𝑜 𝑑𝑒 𝑝𝑟𝑜𝑐𝑒𝑠𝑠𝑎𝑚𝑒𝑛𝑡𝑜 =𝑡𝑒𝑚𝑝𝑜

𝑐𝑖𝑐𝑙𝑜×𝑛ú𝑚𝑒𝑟𝑜 𝑑𝑒 𝑐𝑖𝑐𝑙𝑜𝑠

𝑖𝑛𝑠𝑡𝑟𝑢çã𝑜×𝑖𝑛𝑠𝑡𝑟𝑢çõ𝑒𝑠

𝑝𝑟𝑜𝑔𝑟𝑎𝑚𝑎

Na arquitetura RISC, esse é

um item fundamental para

aumento do desempenho – a

execução em paralelo de

instruções (com pipeline)

reduz o número de ciclos na

execução de cada instrução.

Na arquitetura CISC, esse é

um item fundamental para

aumento do desempenho – o

número de instruções por

programa pode ser reduzido,

uma vez que cada instrução

executa várias tarefas.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

39Prof. José Wilson Lima Nerys 39 Microprocessadores

Etapas de execução de uma instrução:

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

40Prof. José Wilson Lima Nerys 40 Microprocessadores

CONJUNTO DE INSTRUÇÕES:

Grupos de instruções mais comuns em processadores de qualquer arquitetura:

Instruções de desvio (No CISC o valor de retorno é guardado na pilha; no

RISC é guardado em um registrador.

Instruções de transferência entre registradores e memória

(No RISC: load/store; no CISC: load, store, mov etc)

Instruções de transferência entre registradores

Instruções de transferência entre posições de memória

Operações aritméticas (soma, subtração ...)

Operações lógicas (and, or, not, rotação ...)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

41Prof. José Wilson Lima Nerys 41 Microprocessadores

CICLO DE EXECUÇÃO:

RISC As instruções são executadas em um único ciclo de via de dados.

São instruções muito parecidas com as micro-instruções da arquitetura CISC.

Não precisam de decodificação.

Não é possível ter instruções de multiplicação e divisão, por exemplo, por

exigir muitos ciclos para execução. Multiplicações são resolvidas com adições

e deslocamentos.

CISC Antes de executar uma instrução, há necessidade de busca da

instrução na memória e de decodificação. Utiliza-se micro-códigos gravados

no processador, para a execução das instruções.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

42Prof. José Wilson Lima Nerys 42 Microprocessadores

MEMÓRIA E REGISTRADORES:

RISC Possui uma quantidade muito grande de registradores (em média 512 –

com 32 visíveis por vez: 8 para variáveis globais e ponteiros, 8 para parâmetros

de entrada, 8 para variáveis locais e 8 para parâmetros de saída).

Número reduzido de acesso à memória

(o acesso à memória torna o processamento mais lento).

Alocação de variáveis em registradores.

Um ou dois modos de endereçamento para acesso à memória

CISC Possui um número reduzido de registradores, comparado com o RISC.

Alocação de variáveis em posições de memória, ao invés de registradores.

Vários modos de endereçamento para acesso à memória.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

43Prof. José Wilson Lima Nerys 43 Microprocessadores

MICRO-CÓDIGOS:

RISC As instruções geradas por um compilador para uma máquina RISC

são executadas diretamente no hardware, sem o uso de micro-códigos.

A ausência de interpretação contribui para o aumento da velocidade de

execução.

CISC As instruções básicas são gravadas na forma de micro-códigos, que

atuam no hardware estabelecendo os passos de cada instrução.

Há necessidade de busca e decodificação das instruções.

O programa compilado tem uma quantidade menor de instruções assembly do

que um programa RISC, mas é mais lento na execução.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

44Prof. José Wilson Lima Nerys 44 Microprocessadores

PIPELINE:

Técnica usada para acelerar a execução de instruções. A cada ciclo de clock,

enquanto uma instrução está na etapa de execução, a instrução seguinte está

sendo buscada.

O resultado global é que, a cada ciclo, uma nova instrução é iniciada e uma

instrução é encerrada.

No caso mostrado a instrução B faz referência à memória.

Ciclos 1 2 3 4 5

Busca da instrução A B C D E

Execução da instrução A B C D

Referência à memória B

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

45Prof. José Wilson Lima Nerys 45 Microprocessadores

PIPELINE:

Enquanto a instrução A precisa de apenas um ciclo para busca e um para

execução, a instrução B precisa de dois ciclos para execução.

Caso a instrução B interfira na etapa de execução da instrução C (por

exemplo, usando o mesmo registrador ou quando a instrução C precisa do

resultado da instrução B) é necessário aguardar o término da instrução B

antes de executar a instrução C.

Ciclos 1 2 3 4 5 6

Busca da instrução A B C NOP D E

Execução da instrução A B NOP C D

Referência à memória B

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

46Prof. José Wilson Lima Nerys 46 Microprocessadores

VANTAGENS RISC:

• Velocidade de execução

• O uso de pipeline torna os processadores RISC duas a quatro vezes

mais rápidos que um CISC de mesmo clock

• Simplicidade de Hardware

• Ocupa menos espaço no chip, devido ao fato de trabalhar com

instruções simples.

• Instruções de máquina simples e pequenas, o que aumenta sua

performance.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

47Prof. José Wilson Lima Nerys 47 Microprocessadores

DESVANTAGENS RISC:

• O desempenho de um processador RISC depende diretamente do

código gerado pelo programador. Um código mal desenvolvido pode

resultar em tempo de execução muito grande.

• Um programa originalmente compilado para uma máquina CISC tem

um equivalente compilado para máquina RISC com uma quantidade

muito maior de códigos assembly, ocupando um espaço maior na

memória.

• A arquitetura RISC requer sistema de memória rápida para alimentar

suas instruções. Normalmente possuem grande quantidade de

memória cache interna, o que encarece o projeto.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

48Prof. José Wilson Lima Nerys 48 Microprocessadores

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

49Prof. José Wilson Lima Nerys 49 Microprocessadores

Característica Microprocessador

8085

Microprocessador 8088 Microprocessador 8086

Barramento de endereço 16 bits 20 bits 20 bits

Capacidade de

endereçamento de memória

65.536

( 64 kB )

1.048.576

( 1 MB )

1.048.576

( 1 MB )

Barramento de dados 8 bits Interno: 16 bits

Externo: 8 bits

Interno: 16 bits

Externo: 16 bits

Manipulação de STRINGS NÃO SIM SIM

Registradores Internos 8 bits e 16 bits 16 bits 16 bits

Uso de segmentação para

endereçamento

NÃO SIM SIM

Aritmética Decimal completa NÃO SIM SIM

Etapas de Busca e Execução Em sequência:

Busca Executa

Unidades Independentes:

Unidade de Interfaceamento

com Barramento (BIU) –

responsável pela Busca e

Unidade de Execução (EU)

Unidades Independentes:

Unidade de

Interfaceamento com

Barramento (BIU) –

responsável pela Busca e

Unidade de Execução (EU)

8085 8086 / 8088

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

50Prof. José Wilson Lima Nerys 50 Microprocessadores

Registradores do 8085 Registradores do 8088 / 8086

A Acumulador AH AL (A) AX – Acumulador Primário

H L Apontador de dados BH BL BX – Acumulador e Registrador Base

B C CH CL CX – Acumulador e Contador

D E DH DL DX – Acumulador e Endereçador de I/O

SP Apontador de pilha SP Apontador de pilha

BP Apontador base – usado na pilha

SI Índice da Fonte – usado para indexação

DI Índice de Destino – usado para indexação

PC Contador de Programa IP Ponteiro de Instrução

CS Segmento de Código Registradores de

segmento. São

usados para a

formação do

endereço absoluto.

DS Segmento de Dados

SS Segmento de Pilha

ES Segmento Extra

FLAGS Registrador de Flags FLAGS Registrador de Flags

8085 8086 / 8088

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

51Prof. José Wilson Lima Nerys 51 Microprocessadores

Arquitetura do 8085

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

52Prof. José Wilson Lima Nerys 52 Microprocessadores

Arquitetura do 8085 (detalhe)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

53Prof. José Wilson Lima Nerys 53 Microprocessadores

Arquitetura do 8086/88

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

54Prof. José Wilson Lima Nerys 54 Microprocessadores

Arq

uit

etu

rad

o 8

051

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

55Prof. José Wilson Lima Nerys 55 Microprocessadores

Arq

uit

etu

rad

o P

IC 1

6F

Barramento

de instrução

Barramento

de dados

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

56Prof. José Wilson Lima Nerys 56 Microprocessadores

Princípio de Funcionamento 8085

B

A

C

D

LOAD

LOAD

LOAD

LOAD

ENABLE

ENABLE

ENABLE

ENABLE

CLOCK

CLOCK

CLOCK

CLOCK

Chave de 3 estados

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

57Prof. José Wilson Lima Nerys 57 Microprocessadores

Linha do barramento

CARREGA

(LOAD)

HABILITA

SAÍDA

(OE)

Entrada X Saída Y

D

CLK

Q

Flip-

flop

CARREGA

REGISTRADOR

(LOAD)

HABILITA SAÍDA

(OUTPUT ENABLE) (OE)COMENTÁRIO

0 0 Registradores isolados do barramento. Barramento flutuando

0 1 Transfere dados do registrador para o barramento

1 0 Carrega o registrador com os dados do barramento

Chave 3

estados

Célula básica de um registrador:

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

58Prof. José Wilson Lima Nerys 58 Microprocessadores

A = 15 H

Princípio de Funcionamento 8085

B

C

D

LOAD

LOAD

LOAD

LOAD

ENABLE

ENABLE

ENABLE

ENABLE

CLOCK

CLOCK

CLOCK

CLOCK

MOV D,A

D = 15 H

15 H

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

59Prof. José Wilson Lima Nerys 59 Microprocessadores

Frequência de Clock

CLK

Ciclo de Clock

2

cristalclock

ff

8085A: fcristal = 500 kHz a 3,125 MHz

8085A-2: fcristal = 500 kHz a 5 MHz

Exemplo: Se fcristal = 2 MHz fclock = 1 MHz

Tclock = 1 s

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

60Prof. José Wilson Lima Nerys 60 Microprocessadores

Ciclos de Clock, de Máquina e de Instrução

CLK

Estados T1 T2 T3 T4 T1 T2 T3

Ciclo de Máquina 1: M1 Ciclo de Máquina 2 : M2

Ciclo de Instrução

Ciclo de Instrução

Ciclo de Busca

Ciclo de Execução

Ciclo de

Execução

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

61Prof. José Wilson Lima Nerys 61 Microprocessadores

Diagrama de Temporização

Estados T1 T2 T3 T4 T1 T2 T3

PC FORA PC+1PC INST IR PC FORA PC+1PC INST IR

ALE

A15-A8 PC H PC H

AD7-AD0 PC L INST PC L INST

M1 M2

CLK

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

62Prof. José Wilson Lima Nerys 62 Microprocessadores

T1 T2 T3 T4 T1 T2 T3

PC FORA PC+1PC INST IR SBE

PC FORA PC+1PC INST IR

A15-A8 PC H PC H

AD7-AD0 PC L INST PC L INST

ALE

RD\

WR\

IO-M\

M1 M2

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

63Prof. José Wilson Lima Nerys 63 Microprocessadores

Princípio de Funcionamento 8088/8086:

• A BIU coloca o conteúdo do IP (que é somado ao registrador CS) no barramento para

efetuar a busca de instrução;

• O registrador IP é incrementado (aponta para a próxima instrução);

• A instrução lida é passada para a fila;

• A EU pega a primeira instrução da fila;

• Enquanto a EU executa esta instrução a BIU faz uma nova busca de instrução para

preencher a fila.

• Se a instrução a ser executada pela EU for muito demorada a BIU preenche toda a

fila.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

64Prof. José Wilson Lima Nerys 64 Microprocessadores

Princípio de Funcionamento 8088/8086:

Há 2 situações em que não são aproveitadas as instruções

contidas na fila. São elas:

Na execução de instruções de desvio. Neste caso a fila é

descartada (ou seja, é sobrescrita);

Quando a instrução faz referência à memória.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

65Prof. José Wilson Lima Nerys 65 Microprocessadores

Registrador de Segmento

Registrador de Offset

+

Endereço Físico = (Conteúdo do Registrador de Segmento) 16 +

(Conteúdo do Registrador de Offset)

Segmentação

Consiste em combinar 2 registradores de 16 bits para gerar um endereço de memória de 20 bits (220 = 1.048.576 = 1 Mb)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

66Prof. José Wilson Lima Nerys 66 Microprocessadores

XXXX0 0YYYY

Endereço Físico (ou absoluto)

Registrador de Offset

(16 bits)

Registrador de Segmento

(16 bits)15 0

Extra Segment - ES

Code Segment - CS

Stack Segment - SS

Data Segment - DS

15 0

Stack Pointer - SP

Base Pointer - BP

Source Index - SI

Destination Index - DI

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

67Prof. José Wilson Lima Nerys 67 Microprocessadores

Vantagens da Utilização de Memória Segmentada

Por haver uma área específica para armazenamento de código e outras

áreas para armazenamento de dados, pode-se trabalhar com tipos

diferentes de conjuntos de dados.

(por exemplo, em um ambiente multitarefa onde um programa atende

várias entradas de dados).

Programas que referenciam endereços lógicos (0000 a FFFF no caso do

8088) podem ser carregados em qualquer espaço (físico) da memória

(00000 a FFFFF): possibilita a realocação de programas.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

68Prof. José Wilson Lima Nerys 68 Microprocessadores

Segmento 16

Offset +

Memória

Byte Endereçado

Início do Segmento

Exemplo 1: Segmento = 2000H; Offset = 2000HRepresentação: 2000H:2000HEndereço Físico = 20000H + 02000H = 22000H

Exemplo 2: Segmento = 4000H; Offset = 2000HRepresentação: 4000H:2000H Endereço Físico = 40000h + 02000h = 42000h

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

69Prof. José Wilson Lima Nerys 69 Microprocessadores

DS 16

Offset +

64 kB

64 kB

ES 16

Offset +

CS 16

Offset +

SS 16

Offset +

64 kB

64 kB

F F F F F H

0 0 0 0 0 H

Alocação de diferentes regiões para diferentes conjuntos de dados

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

70Prof. José Wilson Lima Nerys 70 Microprocessadores

Princípio de Funcionamento 8051

Se f = 12 MHz

clock

clockf

T1

clock

clockmáquinaf

TT12

12

Se f = 11.0592 MHz

sMHz

Tmáquina 112

12

sMHz

Tmáquina 085,10592,11

12

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

71Prof. José Wilson Lima Nerys 71 Microprocessadores

Princípio de Funcionamento 8051

Estado S1: a próxima instrução é buscada na ROM, colocada no

barramento principal e encaminhada para o registrador IR.

Estado S2: a instrução é decodificada e o PC é incrementado.

Estado S3: os operandos da instrução são preparados

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

72Prof. José Wilson Lima Nerys 72 Microprocessadores

Princípio de Funcionamento 8051

Estado S4: os operandos são enviados para os registradores

temporários TMP1 e TMP2, na entrada da ULA

Estado S5: a ULA executa a instrução

Estado S6: o resultado da ULA é colocado no barramento principal e

encaminhado para o registrador final.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

73Prof. José Wilson Lima Nerys 73 Microprocessadores

Formato das Instruções do 8085

Tipo de instrução

Características Exemplos

1 byteO byte da instrução é o próprio Opcode(código de operação)

MOV A,CADD BRLCDCR C

2 bytesO primeiro byte é o Opcode e o segundo byte é o Dado de 8 bits necessário para a instrução

MVI A,35H ADI 05H ORI 01H

3 bytesO primeiro byte é o Opcode; o segundo e o terceiro bytes correspondem a um dado de 16 bits.

LDA 2030HSTA 2040HLXI H,2080H

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

74Prof. José Wilson Lima Nerys 74 Microprocessadores

Formato das Instruções do 8051

OPCODE

OPCODE REG

OPCODE OPERANDO

OPCODE ENDEREÇO DE 11 BITS

OPCODE ENDEREÇO DE 16 BITS

OPCODE OPERANDO 1 OPERANDO 2

1 Byte

2 Bytes

3 Bytes

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

75Prof. José Wilson Lima Nerys 75 Microprocessadores

Formato das Instruções do PIC 16F628

13 8 7 6 5 4 3 2 1 0

OPCODE d f (Endereço do registrador)

Todas as instruções tem 14 bits

Tipo 1: Operações com registradores orientadas por byte

OPCODE Código da operação

d = 0 o destino do resultado é o registrador W

d = 1 o destino do resultado é o registrador f

f Registrador de endereços de 7 bits (operando)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

76Prof. José Wilson Lima Nerys 76 Microprocessadores

Formato das Instruções do PIC 16F628

13 10 8 7 6 5 4 3 2 1 0

OPCODE b f (Endereço do registrador)

Tipo 2: Operações com registradores orientadas por bit

OPCODE Código da operação

b Endereço de 3 bits

f Registrador de endereços de 7 bits (operando)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

77Prof. José Wilson Lima Nerys 77 Microprocessadores

Formato das Instruções do PIC 16F628

13 12 11 10 9 8 7 6 5 4 3 2 1 0

OPCODE k (literal)

Tipo 3: Operações de controle e literal

OPCODE Código da operação

k Indicam um valor constante ou literal

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

78Prof. José Wilson Lima Nerys 78 Microprocessadores

Formato das Instruções do PIC 16F628

13 12 11 10 9 8 7 6 5 4 3 2 1 0

OPCODE k (literal)

Tipo 4: Operações de desvio

OPCODE Código da operação

k Indicam um valor constante ou literal de 11 bits

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

79Prof. José Wilson Lima Nerys 79 Microprocessadores

Modos de Endereçamento

8085 8086/8088

Imediato MVI A,15H Imediato MOV AX, 1000H

Por registrador MOV A,B Por registrador MOV AX,BX

Direto JMP 2005H Absoluto ou direto MOV AX,[1000H]

Indireto por registrador

MOV M,A Indireto porregistrador

MOV AX,[BX]

Indexado MOV AX,0100H[BX]

Baseado MOV [BX + 0100H], AX

Baseado e indexado MOV AX, [BX+SI]

Baseado e indexado com deslocamento

MOV AX, [BX+SI+5]

Strings MOVSB

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

80Prof. José Wilson Lima Nerys 80 Microprocessadores

Grupos de Instruções

8085 8086/8088

Transferência de dados

MOV A,BMVI A,15H

Transferência de dados

MOV AX,BXMOV DL,23H

AritméticoADD BSUB B

AritméticoADD SI,DXSUB AX,DX

LógicoANA BORI 0FH

LógicoNOT BXAND CX,DX

DesvioJMP 2005HJNZ 2010H

Desvio JMP BX

Controle, Pilha, E/S PUSH PSW ControleCLCSTC

StringsMOVSBSTOSW

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

81Prof. José Wilson Lima Nerys 81 Microprocessadores

Tab

ela

de O

pco

des

do

8085

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

82Prof. José Wilson Lima Nerys 82 Microprocessadores

Exemplo 1 de Programa para o 8085

Endereço Código Mnemônico Comentário

2000H 3E 30 MVI A,30H Acumulador A recebe o valor 30 H

2002H 06 80 MVI B,80H Registrador B recebe o valor 80H

2004H 4F MOV C,A Copia em C o conteúdo de A

2005H 80 ADD B Faz A A + B. A recebe o resultado da soma A+B

2006H 76 HLT Encerra programa

82

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

83Prof. José Wilson Lima Nerys 83 Microprocessadores

Exemplo 2 de Programa para o 8085Endereço Código Mnemônico Comentário

2000H 3E 30 MVI A,02H Acumulador recebe valor 02H

2002H 06 80 OUT 20H Configura Porta 21H como entrada e 22H como saída

2004H DB 21 IN 21H Carrega no acumulador o conteúdo das chaves

2006H D3 22 OUT 22H Transfere para os Leds da porta 22H o conteúdo de A

2008H C3 02 20 JMP 2004 Volta para o endereço 2004H

200AH 76 HLT Encerra programa

83

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

84Prof. José Wilson Lima Nerys 84 Microprocessadores

Exemplo 3 de Programa para o 8085

84

Endereço Código Mnemônico Comentário

2000H 3E 30 MVI A,02H Acumulador recebe valor 02H

2002H 06 80 OUT 20H Configura Porta 21H como entrada e 22H como saída

2004H 16 08 MVI D,08H Registrado D recebe o valor 08H

2006H DB 21 IN 21H Carrega no acumulador o conteúdo das chaves

2008H D3 22 OUT 22H Transfere para os Leds da porta 22H o conteúdo de A

200AH 07 RLC Rotaciona conteúdo de A para a esquerda

200BH 15 DCR D Decrementa conteúdo do registrador D

200CH C2 08 20 JNZ 2008H Se D =/= 0, volta para o endereço 2008H

200FH C3 04 20 JMP 2004H Pula para o endereço 2004H

2012H 76 HLT Encerra programa

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

85Prof. José Wilson Lima Nerys 85 Microprocessadores

Flags no 8085

Registrador F: Registra o estado da última operação realizada na ULA

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

S Z AC P CY

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

86Prof. José Wilson Lima Nerys 86 Microprocessadores

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

S Z AC P CY

Flag de Sinal: Assume valor 0 para número positivo (bit 7 = 0)

e 1 para negativo (bit 7 = 1)

Flag de Zero: Assume valor 0 para número diferente de zero e

1 para número igual a zero.

Flag Auxiliar de Carry: Assume valor 1 quando há transporte

do Bit 3 para o Bit 4

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

87Prof. José Wilson Lima Nerys 87 Microprocessadores

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

S Z AC P CY

Flag de Paridade: Assume valor 1 quando há uma quantidade par de

dígitos 1 no acumulador. Assume valor 0 quando há uma quantidade ímpar.

Flag de Carry: Assume valor 1 quando há transporte do Bit 7

para o bit 8 (O Bit 8 é fora do acumulador)

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

88Prof. José Wilson Lima Nerys 88 Microprocessadores

Exemplo de Operação com Flag do 8085

88

Vai 1 1 1 1 1

A = 85H 1 0 0 0 0 1 0 1

B = 9CH 1 0 0 1 1 1 0 0

A A + B 0 0 1 0 0 0 0 1

S = 0 O último bit (bit 7) do resultado, no acumulador, é zero

Z = 0 O resultado da operação é diferente de zero

AC = 1 Houve um “vai 1” do bit 3 para o bit 4

P = 1 Há uma quantidade “par” de dígitos “1” no resultado

CY = 1 Houve um “vai 1” do bit 7 para “fora” do acumulador (bit 8)

Bit 7 Bit 6 Bit5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

89Prof. José Wilson Lima Nerys 89 Microprocessadores

Registrador de Flags – 8051

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

CY AC F0 RS1 RS0 OV P

ParidadeOverflowUso Geral

Auxiliar

de Carry

Carry

RS1 RS0 Banco Selecionado

0 0 0

0 1 1

1 0 2

1 1 3

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

90Prof. José Wilson Lima Nerys 90 Microprocessadores

Registrador de Flags – 8051

OV overflow A flag de overflow é setada quando há um carry do bit 7,

mas não do bit 6 ou um carry do bit 6, mas não bit 7.

A flag de overflow é útil em operações com número sinalizado representados

na forma de complemento de 2. Há duas situações que resultam em OV

setado:

• Se a soma de dois números positivos for maior que 7F H e menor que FFH

a flag de overflow indica que o número não deve ser interpretado como

número negativo.

• Se a soma de dois números negativos (bit 7 = 1) resultar em um número no

intervalo de 00 H a 7F H (ou 100 H a 17F H, considerando a flag de carry,

que sempre estará presente nessa situação), a flag de overflow indicará que

o número não é pra ser interpretado como número positivo.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

91Prof. José Wilson Lima Nerys 91 Microprocessadores

Registrador de Flags – 8051

Exemplos para a flag de overflow:

1. MOV A,#100 64H = 0 1 1 0:0 1 0 0

ADD A,#44 2CH = 0 0 1 0:1 1 0 0

Resultado: 144 = 90 H = 1 0 0 1:0 0 0 0 (OV = 1)

Decimal Hexadecimal 1 1 1 1

100 64H 0 1 1 0 0 1 0 0

44 2CH 0 0 1 0 1 1 0 0

144 90H 1 0 0 1 0 0 0 0

Há transporte do bit 6 para o 7, mas não há do bit 7 para o bit 8.

Os dois números (64H e 2CH) são positivos na operação com sinal. Assim, o

resultado deve ser interpretado como número positivo, mesmo tendo bit 7 igual a 1.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

92Prof. José Wilson Lima Nerys 92 Microprocessadores

Registrador de Flags – 8051

Exemplos para a flag de overflow:

2. ADD,#01H (Ao resultado da operação anterior: 90H)

Resultado: 145 = 91 H = 1 0 0 1:0 0 0 1 (OV = 0)

144 90H 1 0 0 1 0 0 0 0

01 01H 0 0 0 0 0 0 0 1

145 91H 1 0 0 1 0 0 0 1

Não há transporte do bit 6 para o 7, nem do bit 7 para o bit 8.

O número 90H é negativo nas operações com sinal e o número 01H é positivo.

Nesse caso não há flag de overflow.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

93Prof. José Wilson Lima Nerys 93 Microprocessadores

Pilha no

8085 e 8051

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

94Prof. José Wilson Lima Nerys 94 Microprocessadores

Região de memória usada para guardar endereço de retorno e

valores temporários

SP

Endereço Mnemônico Código

2000 H LXI SP,20FFH 31 FF 20

2003 H

2004 H

xxxxx xxxxx

xxxxx xxxxx

20FF H

Instruções que usam a

pilha:

CALL

RET

PUSH

POP

Interrupções

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

95Prof. José Wilson Lima Nerys 95 Microprocessadores

Transferência de dados envolve sempre um par de bytes 16 bits

O byte mais significativo é sempre guardado primeiro na pilha

O byte menos significativo é retirado primeiro da pilha

O Ponteiro de Pilha SP aponta sempre para o topo da pilha (último

valor armazenado)

Registradores utilizados PSW A + Flags

B B + C

D D + E

H H + L

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

96Prof. José Wilson Lima Nerys 96 Microprocessadores

PUSH reg16 guarda conteúdo do registrador de 16 bits na pilha

1. O valor de SP é decrementado em 1

2. O byte mais significativo é armazenado na posição SP – 1

3. O valor de SP é decrementado em 1

4. O byte menos significativo é armazenado na posição SP – 2

POP reg16 carrega registrador de 16 bits com conteúdo da pilha

1. O conteúdo apontado por SP é copiado para o byte menos

significativo

2. O valor de SP é incrementado em 1

3. O conteúdo apontado por SP + 1 é copiado para o byte mais

significativo

4. O valor de SP é incrementado em 1

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

97Prof. José Wilson Lima Nerys 97 Microprocessadores

Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H

A

F

A

F

B

C

Flags

Endereço

da RAM

Conteúdo

2089

208A

208B

208C

208D

208E 23

208F 01

2090

SP após a instrução:

208Eh

Endereço

da RAM

Conteúdo

2089

208A

208B

208C 67

208D 45

208E 23

208F 01

2090

SP após a instrução:

208Ch

PUSH PSW PUSH B

SP inicial:

2090h

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

98Prof. José Wilson Lima Nerys 98 Microprocessadores

Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H

A

F

A

F

B

C

Endereço

da RAM

Conteúdo

2089

208A

208B

208C 67

208D 45

208E 23

208F 01

2090

SP após a instrução:

208Eh

Endereço

da RAM

Conteúdo

2089

208A

208B

208C 67

208D 45

208E 23

208F 01

2090

SP após a instrução:

2090h

POP B POP PSW

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

99Prof. José Wilson Lima Nerys 99 Microprocessadores

Pilha

Exemplo de aplicação

Endereço Mnemônico Código

2000 H LXI SP,2040H 31 40 20

2003 H MVI A,20H 3E 20

2005 H PUSH PSW F5

2006 H CALL MOSTRAA CD 6E 03

2009 H POP PSW F1

200A H ADI 01H C6 01

200C H JNZ 2005 H DA 05 20

200F H JMP 2003 C3 03 20

2022 H

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

100Prof. José Wilson Lima Nerys 100 Microprocessadores

Pilha no 8051

Transferência de dados envolve dados de 8 bits e 16 bits.

Registradores de 16 bits, como DPTR, são guardados em duas

operações PUSH e retiradas em duas operações POP

Exemplos:

PUSH ACC Guarda conteúdo do acumulador

PUSH DPH Guarda 8 bits mais significativos do DPTR

PUSH DPL Guarda 8 bits menos significativos do DPTR

POP ACC Recupera conteúdo do acumulador

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

101Prof. José Wilson Lima Nerys 101 Microprocessadores

Ao contrário do 8085, o apontador de pilha SP é incrementado no 8051,

nas operações PUSH.

PUSH reg8 guarda conteúdo do registrador de 8bits na pilha

1. O valor de SP é incrementado em 1

2. O byte é armazenado na posição SP + 1

POP reg8 carrega registrador de 8bits com conteúdo da pilha

1. O conteúdo apontado por SP é copiado para o registrador indicado

2. O valor de SP é decrementado em 1

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

102Prof. José Wilson Lima Nerys 102 Microprocessadores

Diferenças básicas entre o uso da Pilha no 8051 e no 8085

Característica 8085 8051

Variação do apontador de pilha SP

SP é decrementado nas operações para guardar valores na pilha (PUSH, CALL, chamada de interrupção)

SP é incrementado nas operações para guardar valores na pilha (PUSH, CALL, chamada de interrupção)

Região da memória A região da pilha é a mesma do programa do usuário, podendo haver sobreposição

A pilha é reservada na memória RAM e o programa na memória ROM, não havendo risco de sobreposição

Tamanho do dado guardado

São movimentados 16 bits em cada operação de pilha

São movimentados 8 bits nas operações PUSH e POP e 16 bits nas operações LCALL, RET e chamadas de interrupção.

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

103Prof. José Wilson Lima Nerys 103 Microprocessadores

Exemplo de Programa com uso da Pilha 8085

103

Endereço Mnemônico Comentário

2000H LXI SP,2070 Apontador de Pilha recebe valor 2070H

2003H LXI H,2050 Registradores H e L recebem valores H=20H e L=50H

2006H MVI D,10H Registrador D como Contador. D = 10H = 16 decimal

2008H MOV A,M Acumulador recebe valor da posição apontada pelo par HL

2009H CPI 50H Compara conteúdo de A com 50H. Altera as Flags Z e CY

200BH JC 2016H Se a Flag CY = 1, desvia para mostrar conteúdo de A

200EH CPI 95H Compara conteúdo de A com 95H. Altera as Flags Z e CY

2010H JC 201DH Se a Flag CY = 1, pula, para NÃO mostrar conteúdo de A

2013H JZ 201DH Se a Flag Z = 1, pula, para NÃO mostrar conteúdo de A

2016H PUSH H Guarda na Pilha o Conteúdo dos registradores H e L

2017H PUSH D Guarda na Pilha o Conteúdo dos registradores D e E

2018H CALL MOSTRAA Mostra o conteúdo do resgistrador A (acumulador)

201BH POD D Recupera da pilha o conteúdo de D e E

201CH POP H Recupera da pilha H e L

201DH INX H Incrementa HL HL + 1

201EH DCR D Decrementa D

201FH JNZ 2008H Volta para

2021H HLT Encerra programa

CPI dado8bits CY Z

A > dado8bits 0 0

A = dado8bits 0 1

A < dado8bits 1 0

Endereço Dados

2050H 70H

2051H 35H

2052H 00H

2053H F7H

2054H 55H

2055H 70H

2056H 65H

2057H A1H

2058H C5H

2059H 95H

205AH 50H

205BH 40H

205CH 85H

205DH 99H

205EH 10H

205FH 90H

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

104Prof. José Wilson Lima Nerys 104 Microprocessadores

CPI dado8bits CY Z

A > dado8bits 0 0

A = dado8bits 0 1

A < dado8bits

Universidade Federal de GoiásEscola de Engenharia Elétrica, Mecânica e de Computação

105Prof. José Wilson Lima Nerys 105 Microprocessadores

Bibliografia

[1] ZILLER, Roberto M., “Microprocessadores – Conceitos Importantes,” Edição

do autor, Florianópolis, 2000. ISBN 85-901037-2-2

[2] MALVINO, Albert Paul, “Microcomputadores e microprocessadores;

tradução Anatólio Laschuk, revisão técnica Rodrigo Araês Farias. São

Paulo: McGraw-Hill do Brasil, 1985.

[3] NERYS, José Wilson Lima, “Notas de Aula de Microprocessadores e

Microcontroladores. Página: http://www.emc.ufg.br/~jwilson/teoria.htm