Upload
braith
View
50
Download
2
Embed Size (px)
DESCRIPTION
MIPS32 34K O MIPS na era do Multithreading. Daniel Barcelos [email protected]. CMP237 - Arquitetura e Organização de Processadores. Sumário. Um pouco de História Onde está o MIPS Motivação Arquitetura MIPS MT ASE Implementação da MIPS MT ASE A Família 34K Considerações Finais - PowerPoint PPT Presentation
Citation preview
MIPS32 34K O MIPS na era do Multithreading
Daniel Barcelos
CMP237 - Arquitetura e Organização de Processadores
SumárioSumário
• Um pouco de História• Onde está o MIPS• Motivação• Arquitetura MIPS MT ASE• Implementação da MIPS MT ASE• A Família 34K• Considerações Finais• Referências
1981 - J. Hennessy e sua equipe de Stanford propõem a arquitetura MIPS
_
1984 - Hennessy funda a MIPS Computer Systems_
1991 - A Silicon Graphics compra a MIPS_
1996 - Prof. Flávio R. Wagner passa a utilizar o MIPS como estudo de caso em suas aulas
_
1999 - Um em cada três processadores embarcados possui arquitetura MIPS
_
2006 - É lançado o primeiro MIPS Multithread
Um pouco de HistóriaUm pouco de História
Onde está o MIPSOnde está o MIPS
• Linksys Wireless Access Point
• Samsung Digimax 430
• Nintendo 64
• Sony PlayStation
• Sony PlayStation 2
• Sony PSP
• etc.
MotivaçãoMotivação
• Processadores cada vez mais rápidos• Memórias não acompanham• Cores duplos - Caros em área e potência• Solução: Multithreading
Arquitetura MIPS MT ASEArquitetura MIPS MT ASE
• Até 2 Até 2 processadores processadores virtuaisvirtuais
• Até 5 threads de Até 5 threads de baixo nívelbaixo nível
• Até 2 sistemas Até 2 sistemas operacionaisoperacionais
• Apenas um Core Apenas um Core (Hyper-Threading)(Hyper-Threading)
• Recursos Recursos CompartilhadosCompartilhados
• Maior utilização do Maior utilização do Pipeline (IPC Pipeline (IPC próximo à 1)próximo à 1)
Implementação da MIPS MTImplementação da MIPS MT
MIPS32 34K Pipeline
• 9 estágios• 3 estágios de busca• Número das Threads endereça registradores
Implementação da MIPS MTImplementação da MIPS MT
• Uma MMU por VPE
• Bloco de controle específico para MT
• Registradores de Thread
• Registradores de VPE
• Unidade de Comunicação Inter-Thread
A Família 34KA Família 34K
• Processador de 32 bits
• MIPS DSP ASE
• Unidade de Ponto flutuante (opcional)
• Caches configuráveis
• Unidade de Multiplicação Inteira
• CorExtend
• Interface para Coprocessadores
• Sintetizável
Considerações FinaisConsiderações Finais
• Multithreading - Tendência
• Compatibilidade
• Menor consumo do que Cores duplos
• Fácil adaptação de Software
• Boa relação custo-benefício
• Vai pegar?
Referências BibliográficasReferências Bibliográficas
[1]MIPS Technologies, Inc. MIPS MT Principles of Operation. Revisão 1.00. 2005.
[2]MIPS Technologies, Inc. MIPS32 34Kf Processor Core Datasheet. Revisão 1.00. 2005.
[3]MIPS Technologies, Inc. Programming the MIPS32 34K Core Family. Revisão 1.05. 2005.
[4]MIPS Technologies, Inc. Accelerating DSP Filter Loops with CorExtend™ in MIPS32™ Pro Series Cores. Revisão 1.00. 2003.
[5]MIPS Technologies, Inc Website. Junho de 2006. http://www.mips.com.
[6]Hennessy, J. Patterson, D. Arquitetura de computadores: uma abordagem quantitativa. Rio de Janeiro: Campus, c2003. 827 p.
MIPS32 34K O MIPS na era do Multithreading
Daniel Barcelos
CMP237 - Arquitetura e Organização de Processadores