Revisãƒæ_o de Ao 2_2015 02 02

Embed Size (px)

Citation preview

REVISO DE E-722

AMPLIFICADORES OPERACIONAIS

Material didtico desenvolvido para parte da disciplina

ELT039 Aquisio e Converso de SinaisProfs. Carlos Augusto Ayres e Kazuo NakashimaUNIFEI 2014Introduo

O Amplificador Operacional, AO, foi criado no final dos anos 50 e incio dos anos 60 e foi considerado, aps o desenvolvimento do transistor em 1947, o passo seguinte no avano na eletrnica. Mesmo tendo mais de 50 anos, o AO ainda continua sendo um componente eletrnico fundamental e muito utilizado, pois a maioria das grandezas fsicas so analgicas e ele o grande responsvel pelo condicionamento desses sinais. Isto faz com que o AO seja fundamental na rea de instrumentao. O nome operacional dado em funo do AO poder realizar diversas operaes matemticas tais como: + , - , x , ( , ( , dx/dt , xn , x1/n ; e tambm muitas outras funes: comparadores, conversor V/I, conversor V/F, reguladores PID, filtros ativos, geradores de forma de onda, etc. O AO um amplificador diferencial de altssimo ganho, alta resistncia de entrada (Rin) e baixa resistncia de sada (Ro). Responde desde sinais CC (0Hz) at a faixa de MHz, dependendo de seu ganho e do AO utilizado.Na Fig. 1, temos o diagrama esquemtico do AO LM741, que um AO de uso geral, onde podemos identificar:

- o estagio diferencial de entrada;

- os estgios intermedirios;

- o estgio push-pull de sada;

- os terminais 1 e 5 para fazer o ajuste de offset (OFFSET NULL);

- os dois terminais das fontes de alimentao;

- internamente o capacitor de 30pF que faz a compensao de resposta em frequncia e garante a estabilidade do AO.Terminais e Parmetros Bsicos do AO

A Fig. 2 mostra o smbolo do AO e seus terminais bsicos:

- 2 terminais de alimentao;

- 2 terminais de entrada;

- 1 terminal de sada;- 2 terminais para ajuste de offset.

A seguir, ser feita uma anlise dos seus terminais bsicos ao mesmo tempo em que sero apresentados parmetros do AO a eles relacionados.

Terminais das Fontes de Alimentao, +VCC e VCCO AO possui dois terminais para a alimentao de seu circuito. Ele pode ser alimentado com tenses simtricas (+VCC e VCC) ou ento de forma unipolar (+VCC e 0V ou 0V e VCC). A escolha dos valores das fontes de alimentao vai depender dos valores que desejamos ter para a tenso de sada. Os limites mximos da tenso de alimentao do AO esto em 18V (ou +36V e 0V ou 0V e -36V) para os CIs na verso comercial e chega a 22V (ou +44V e 0V ou 0V e -44V) para a verso militar. Lembrar que na verso militar temos CIs com a mesma funo da verso comercial, mas com desempenho e parmetros melhorados. O consumo de energia do AO normalmente menor que 500mW.

Fig. 1 Diagrama esquemtico e pinagem do AO LM741

Fig. 2 Smbolo do AO com seus terminais bsicosTerminais das Entradas No-Inversora, (+) ou e+=, e Inversora, (-) ou e-Em relao aos terminais de entrada, os limites de tenso aplicados so os seguintes:

- a mxima tenso diferencial entre os terminais das entradas inversora e no inversora est tipicamente em 30V. No entanto existem alguns AOs como o LM318 em que esse valor deve ser menor que 1V.

- a mxima tenso instantnea nos terminais das entradas inversora e no inversora est, tipicamente entre 15V. Os parmetros relacionados com as entradas so:

Resistncia de entrada diferencial, Ri ou RiAO a resistncia existente entre as entradas inversora e no-inversora, tambm chamada de resistncia de entrada diferencial. Seu valor bem valor elevado: cerca de 1M( para AOs projetados com tecnologia bipolar e na faixa de 1012, com tecnologia FET. Isto faz com que as correntes de polarizao, que entram (ou saem) nos terminais (+) e (-), sejam muito pequenas: nA para tecnologia bipolar e pA para tecnologia FET. Como as correntes que circulam pelas resistncias externas e na resistncia de carga esto na faixa de A ou mA, na grande maioria das vezes, essas correntes podem ser desprezadas na anlise dos circuitos com AO. Veja a Fig. 3.

Fig. 3 Resistncia de entrada diferencial do AOResistncia de modo comum, RiCM: a resistncia vista dos terminais (+) e () ligados em comum em relao ao terra. Como seu valor muito elevado (200M( para AOs com tecnologia bipolar e >1012M( para os AOs com entrada FET), normalmente essa impedncia pode ser desprezada sem maiores prejuzos. Muitas vezes esse dado nem fornecido nas folhas de dados dos AOs por seu elevadssimo valor e sua pouca influncia. Como os lados inversor e no-inversor do AO devem apresentar caractersticas praticamente iguais, a RiCM o resultado da associao paralela de duas resistncias iguais. Assim, de cada terminal de entrada para o terra, teremos uma resistncia de 2 RiCM como mostrado na Fig. 4. Fig. 4 Resistncia de entrada de modo comum

Terminal da Tenso de Sada, VO:

Em relao a esse terminal importante observar os seguintes parmetros: equao da tenso de sada, CMRR, relao de rejeio de modo comum, impedncia de sada, corrente de sada e tenso de saturao.Equao da tenso de sada

Embora o AO devesse ser essencialmente um amplificador diferencial puro, aparece na sua sada tambm um pequeno erro devido existncia de um ganho de modo comum que amplifica o valor mdio das tenses aplicadas s suas entradas. Assim a equao completa da tenso de sada do AO dada por:Equao Completa do AO (

(1)Essa segunda parcela da equao representa um pequeno erro existente no AO, mas, como o ganho diferencial muito maior que o de modo comum, na grande maioria das vezes, ela pode ser desprezada. Dessa forma, podemos utilizar a equao ideal ou simplificada, na maior parte das situaes sem maiores prejuzos.

Equao Ideal ou simplificada do AO (

(2)OBS: Daqui em diante, para maior facilidade, ao invs da nomenclatura Adif para o ganho diferencial do AO, vamos empregar somente o A para expressar essa grandeza.

Relao de rejeio de modo comum, CMRR (Common Mode Rejection Ratio)O CMRR a relao entre o ganho diferencial e o de modo comum e, nas folhas de dados, normalmente fornecido em decibis, dB.

(3)

[dB](4)Os valores tpicos do CMRR esto entre 60 a 120dB. Quanto maior for o seu valor, melhor ser a qualidade do AO. Para o LM741, os valores tpicos do A e do ACM so 100.000 e 17, respectivamente. Assim, o CMRR do LM741 tem um valor em torno de 75 dB. J o LM725, que um amplificador de performance superior, tem um A de 3.000.000 e um CMRR tpico de 120dB.Resistncia de sada, RoAOEsta a resistncia na sada do AO em malha aberta (sem realimentao) e seu valor tpico se situa entre 50 a 100(.

Corrente de sada, IoO AO um amplificador de tenso e no um amplificador de potncia e, na grande maioria dos integrados, a corrente de sada no deve ultrapassar os 10 mA. Isto quer dizer que a corrente no terminal de sada do AO que formada pela corrente da carga somada corrente dos componentes externos do AO, no deve ser superior a 10mA em um bom projeto. A Fig. 5 ilustra um exemplo onde a corrente total que entra no pino de sada do AO de 6mA.

Fig. 5 - Exemplo ilustrativo do valor da corrente de sada no AONa sada do AO, temos uma proteo contra curto circuito. No caso do LM741, esse valor limitado em cerca de 25mA. Pelo diagrama esquemtico do LM741 mostrado na Fig. 1, podemos entender como funciona essa proteo contra curto-circuito: quando a corrente de sada do AO passa pelo resistor R9 de 25 e a queda de tenso nesse resistor atinge um valor suficiente para ligar o Q15, este ativado e rouba a corrente da base do Q14, consequentemente limitando a sua corrente de coletor que a prpria corrente de sada. Vemos que a queda da corrente de 25mA no resistor de 25 resulta em 0,625V que a tenso de conduo do transistor Q15.Tenso de saturao, VSAT A tenso de saturao do AO o mximo valor que a tenso de sada pode atingir sem que ocorra ceifamento na forma de onda. O seu valor depende basicamente das tenses de alimentao e das perdas internas no AO. No LM741, essas perdas internas so as quedas de tenso ocorridas no transistor Q14 e R9 para as tenses superiores e Q20 e R10 para as tenses inferiores. Observa-se que essas perdas so diretamente proporcionais ao valor da corrente de sada (>Io ( >perda). As perdas internas do AO normalmente se situam tipicamente entre 1 a 3V. A faixa possvel da excurso de tenso pico a pico na sada sem ceifamento chamada de output swing. +Vsat = +Vcc perdas internas(5)-Vsat = -Vcc + perdas internas(6)Exemplo:

- Se (Vcc = (15V e as perdas forem de 2V ( +Vsat = +13V, -Vsat = -13V e

-13V < V0semdistoro < +13V.

- Se +Vcc = 24V e -Vcc = 0V e as perdas forem de 1V ( +Vsat = +23V, -Vsat = +1V e

+1V < V0semdistoro < +23V.

Como existem muitas aplicaes com alimentao unipolar foi desenvolvido um AO onde as perdas inferiores, prximas a Vcc, so muito baixas. Isto evita a necessidade de uma tenso de alimentao negativa quando necessitamos de tenses de sada prximas de zero. Como exemplo temos o LM324 em que essas perdas internas so menores que 0,1V. Isto permite que padres de tenso utilizados em instrumentao como 1 a 5VDC sejam utilizados sem problemas para o LM324 com alimentao unipolar.Na Fig. 6, temos os modelos do AO, incluindo a fonte de sada e as suas resistncias de entrada e de sada. No modelo ideal, as resistncias de entrada so consideradas infinitas e a de sada, zero como est ilustrado.Outros parmetros importantes do AO

Resposta em freqncia do AO, BWAO (Bandwidth) A largura da banda de frequncia do AO a dada pela mxima freqncia em que o AO pode operar com ganho unitrio. Como exemplo temos o LM741 que tem uma banda passante de 1 MHz. Para maiores valores de ganho, a freqncia de operao ou corte ser menor. Ver a Fig. 7. Com a realimentao negativa, a freqncia de corte dada por:

(7)Onde B: o fator de realimentao

Por definio, a frequncia de corte medida no ponto de meia potncia, ou seja, quando a tenso na sada cai a 0,707 do seu valor em baixa freqncia. Aps a freqncia de corte, a tenso atenua a uma taxa de 20 dB/dec, ou seja, 10 vezes a cada dcada.

(8)

(a) (b)

(c)Fig. 6 Modelo do AO com RiCM (a), sem RiCM (b) e ideal (c)

Fig. 7 Resposta em freqncia do LM741

Fator de realimentao, B

O fator de realimentao indica o quanto da tenso de sada foi realimentada ou enviada de volta, para a entrada inversora. Para calcular o fator de realimentao nos interessa apenas o efeito da tenso de sada no terminal inversor. Dessa forma, zeramos a(s) tenso(es) de entrada do circuito e fazemos o divisor resistivo de Vo na entrada inversora.

Slew rate, SRO slew rate indica a mxima variao da tenso de sada do AO por unidade de tempo e dada em V/(s. Como exemplo, temos: SRLM741 = 0,5 V/(s e SRLM318 = 70 V/(s. A Fig. 8 ilustra o conceito apresentado aplicado a uma forma de onda quadrada.

Fig. 8 Slew rate

Dessa forma, o AO deve ter um SR maior que a mxima derivada da tenso na sada para que no haja nenhuma distoro no sinal de sada. Se submetermos a tenso de sada do AO a uma derivada maior do que seu slew rate teremos uma distoro na tenso de sada, pois o AO no conseguir responder.

(9)Para um sinal senoidal Vo = Apo sen(2ft), basta derivar e igualar a zero para obter a sua mxima derivada:

(10)Como o mximo valor do cosseno 1, resulta:

(11)Onde fmax: a mxima freqncia em que se deseja operar;

Apo: mxima amplitude de pico da senide na sada do AO.

Fig. 9 Efeito do slew rate para forma de onda quadradaPara formas de onda quadradas, algum tipo de distoro sempre vai ter, pois como temos um degrau de variao na tenso, nenhum operacional consegue ter uma resposta to rpida. Assim, para termos uma tenso de sada com um nvel de distoro aceitvel, escolhe-se um AO onde o tempo de subida somado ao de descida seja pequeno em relao ao perodo do sinal. Um valor que no ultrapasse 5 a 10% do perodo do sinal para a variao de tenso pico a pico conduz a um resultado satisfatrio. Veja a Fig. 9 onde mostra a sada de um buffer considerando menos de 5% para o tempo de subida e tambm menos de 5% para o tempo de descida.

Correntes de polarizao, IB+, IB- e IioAs correntes de polarizao podem entrar, como mostrado na Fig. 10, ou sair dos terminais (+) e (-), dependendo do tipo de transistor de entrada do amplificador diferencial (NPN ou PNP; Fet canal N ou Fet canal P). Para transistores bipolares seu valor tpico de nA, para Fets da ordem de pA. O valor da corente de polarizao do LM741 est na faixa de cerca de 80 a 100nA. Na anlise simplificada essas correntes podem ser desprezadas por serem muito menores que as correntes que circulam pelos componentes externos do AO que so da ordem de A ou mA. Elas so importantes quando se realiza o clculo do erro de offset ou DC. Teoricamente as correntes IB+ e IB- deveriam ter o mesmo valor, mas, devido dificuldade de se conseguir construir o lado inversor exatamente idntico ao lado no-inversor, temos pequenas diferenas entre essas correntes. Os fabricantes fornecem no catlogo o valor mdio da corrente de polarizao, IB (bias current), e tambm o mximo desvio entre seus valores, Iio (input offset current), que normalmente no ultrapassa a 25% do valor mdio.

(12)

(13)

Fig. 10 Correntes de polarizao IB+ e IB-

Tenso de offset das entradas, Vio (Input Offset Voltage)Essa uma tenso de desbalaceamento ou desvio existente entre as entradas do AO que surge por diferenas construtivas e de polarizao entre o lado inversor e no-inversor. No LM741 a tenso de offset das entradas apresenta um valor mximo de 6mV. Isto significa que ela pode ter qualquer valor entre -6mV e +6mV. O circuito equivalente que representa a tenso Vio mostrado na Fig. 11, ou seja, basta colocar essa tenso no terminal (+) de um AO ideal. Isto significa que, para qualquer circuito com AO, o efeito da tenso Vio pode ser facilmente obtido colocando-se essa tenso no terminal (+) e calculando-se a tenso resultante na sada. Quanto maior for o ganho (no-inversor), maior ser seu efeito como ser mostrado no estudo de erro DC ou de offset do AO.

Fig. 11 Tenso Vio e seu circuito equivalenteJuntamente com as correntes de polarizao e o drift responsvel pelo erro DC ou de offset que aparece na tenso de sada dos AOs.

Drift ou variao dos parmetros Vio e Iio com a temperaturaEste parmetro reflete o efeito da temperatura na polarizao do AO e dado nos manuais do fabricante como Vio / T e Iio / T. Significa que, mesmo aps feito o ajuste do erro DC, se houver variao da temperatura, haver o aparecimento de um pequeno erro DC novamente. Os amplificadores de instrumentao, que so de melhor qualidade, apresentam menor drift que os AOs de uso geral. Ex: Vio / T do LM741 de 15 V/C, do LM725 de 0,6 V/C e do LH0038 de 0,1V/C.Iio / T do LM741 de 0,5nA/C, do LM725 de 35pA/C.Erro de offset ou erro DC, Voffset uma tenso DC que aparece indevidamente somada tenso de sada do AO devido tenso de offset das entradas, s correntes de polarizao e ao drift. O clculo do erro DC ser apresentado posteriormente.Terminais de Ajuste do erro de offsetMuitos AOs possuem pinos especficos para fazer o ajuste de offset no AO. Neste caso, basta seguir as recomendaes do fabricante. Para o LM741, a recomendao a colocao de um potencimetro de 10k, ligando suas extremidades aos pinos 1 e 5 do AO e o terminal do meio na fonte Vcc. Veja a Fig. 12 a seguir. Caso o AO no possua esses pinos de ajuste, possvel fazer o ajuste externo de offset onde o objetivo a soma de uma tenso DC na sada que tenha a mesma amplitude do erro mas com polaridade contrria ao erro de modo a zerar seu efeito.

Terminais para compensao externa em frequncia

A compensao em frequncia, seja interna ou externa, garante uma operao estvel do AO, evitando que haja oscilaes indevidas no mesmo. Alguns AOs possuem um capacitor j integrado na sua pastilha de silcio para realizar essa funo. Estes AOs so chamados de AOs compensados internamente como o caso do LM741 e do LF351. Na Fig. 1 que lustra o circuito interno do LM741 pode-se identificar o capacitor de 30pF que realiza essa funo. No entanto, outros AOs dispem de pinos onde devem colocados externamente capacitores ou uma malha de resistores e capacitores para fazer essa compensao em frequncia. o caso do LM301 e do LM725. Os valores desses componentes externos so recomendados pelo fabricante e podem variar de acordo com a freqncia de operao e o ganho desejados. A Fig. 12 mostra essa informao para o LM725.

A seguir temos uma tabela ilustrativa contendo os valores ideais e tpicos dos principais parmetros dos AOs.

Fig. 12 Ajuste interno de offset para o 741

Fig. 12 Compensao em frequncia para o LM 725

PRINCIPAIS PARAMETROS DO AO.

PARMETROVALOR IDEALVALOR TPICO

Equao da tenso de sadaVo = Adif (e+ - e- ) Vo = Adif (e+ - e- ) + Acm (e+ + e- ) / 2

Ganho diferencialAdif = A = (Adif = A = 100.000 (LM741) = 3.106 (LM725)

Ganho de modo comumAcm = 0Acm = 17 (LM741)

Relao de Rejeio de Modo ComumCMRR = Adif / ACM = (CMRR = 60 a 120 dB (103 a 106)

Impedncia de entrada (entre e+ e e-)Ri = (Rin = 1~2 M( (BIP) ou 1012 ( (FET)

Impedncia de entrada de modo comumRicm = (Ricm = 200 M( (BIP) ou >1012 ( (FET)

Impedncia de sadaRo = 0Ro = 50 a 100 (

Corrente de SadaIo = (Io < 10mA

Resposta em freqnciaBWAO = GBPAO = (BWLM741 = 1 MHz , BWLF351 = 4 MHz

Slew rateSR = (SR = 0,5 V/(s (LM741)

Corrente de polarizaoIB = 0IB = nA (BIP) ou pA (FET)

Desvio das correntes de polarizaoIio = 0Iio = 20nA (LM741)

Tenso de offset das entradasVio = 0 mVVio = 6 mV (max) (LM741)

Desvio na tenso de offset das entradasVio/T = 0 V/CVio/T = 15 V/C (LM741)

Desvio na corrente de offset das entradasIio/T = 0 V/CIio/T = 0,5 nA/C

Tabela 1 Valores ideais e tpicos dos principais parmetros do AO

Aps a apresentao dos principais parmetros do AO, podemos implementar um modelo mais completo do AO como mostrado na Fig. 13, onde foram adicionados IB-, IB+, Vio.

Fig. 13 Modelo completo do AOMODOS DE OPERAO DO AO

Podemos agrupar os circuitos com AO em 4 grupos bsicos de operao de acordo com o tipo de realimentao do circuito:

1. MALHA ABERTA (ou sem realimentao): a sada fica sempre saturada (operao instvel ( Vo = ( Vsat). Ex: Comparadores.

2. REALIMENTAO NEGATIVA: a sada no-saturada (indica operao estvel ( Vo < (Vsat, desde que projetado adequadamente). Neste grupo esto mais de 90% das aplicaes com AO. Ex: amplificadores, conversores (V/I, I/V, V/F, F/V), reguladores PID e outros.

3. REALIMENTAO POSITIVA: a sada fica sempre saturada (operao instvel ( Vo = ( Vsat). Ex: Comparadores com histerese.

4. REALIMENTAES POSITIVA E NEGATIVA: a sada pode ser estvel ou instvel, dependendo de qual tipo de realimentao prevalecer: Ex: Filtros ativos, osciladores, etc

MODO DE OPERAO 1: MALHA ABERTA SEM NENHUMA REALIMENTAO

Em malha aberta, o AO apresenta uma sada sempre saturada, ou seja, +Vsat ou -Vsat. Isto acontece pois como o ganho do AO muito alto, uma mnima diferena entre as entradas (+) e (-) j suficiente para que ocorra a saturao do AO. Considerando Vsat = 13V e A = 105, temos que:

(14)

(15)

(16)

(17)

Dessa forma, qualquer diferena de tenso entre as entradas maior ou igual a 130V ser suficiente para saturar o AO. Como 130V um nvel de tenso muito pequeno, muito prximo de 0V, pode-se desprezar esse valor, resultando na seguinte considerao:

Se (e+ - e- ) > 0 ou e+ > e- Vo = +Vsat

(18)Se (e+ - e- ) < 0 ou e+ < e- Vo = -Vsat (19)Assim, em malha aberta, basta saber a polaridade da diferena de tenso entre entradas do AO para saber se a saturao ser em +Vsat ou -Vsat. Veja os exemplos mostrados na tabela a seguir:

e+e-(e+ - e- )Vo = A (e+ - e-)

+1V+0,9V+0,1V+Vsat

-0,3V-0,1V-0,2V-Vsat

+1V-0,5V1,5V+Vsat

0V0,001-0,001V-Vsat

Tabela 2: Anlise numrica do AO em malha abertaA operao em malha aberta resulta nos comparadores inversor e no-inversor. Comparador no-inversor

Esse comparador chamado de no-inversor, pois a tenso de entrada est aplicada na entrada no inversora. Na entrada inversora colocada a tenso de referncia com a qual queremos comparar a tenso de entrada, Vin.

Assim:

Se (Vin - Vref ) > 0 ou Vin > Vref Vo = +Vsat

(20)Se (Vin - Vref) < 0 ou Vin < Vref Vo = -Vsat

(21)Na Fig. 14, temos o circuito do comparador no inversor, com um exemplo de resposta no tempo e tambm a sua Figura de Lissajous. Neste caso, a tenso de entrada comparada com uma tenso de referncia de +5V. Uma outra forma interessante de interpretar a resposta do comparador no inversor atravs da figura de Lissajous, ou seja, VO em funo de Vin, onde pode-se ver claramente que se:

- a tenso de entrada for maior que a referncia, a saturao positiva.

- a tenso de entrada for menor que a referncia, a saturao negativa.

Sempre que se aplica a tenso de entrada no lado no inversor do AO, a polaridade da tenso de sada ser a mesma da entrada. Caso a tenso de entrada seja aplicada no lado inversor do AO, a polaridade da tenso de sada ser a contrria da entrada como o caso do comparador inversor mostrado a seguir.

Comparador inversor

Esse comparador chamado de inversor, pois a tenso a qual queremos comparar est aplicada na entrada inversora. Na entrada no-inversora colocada a tenso de referncia a qual a tenso de entrada ser comparada.

Assim:

Se (Vref - Vin) > 0 ou Vin < Vref Vo = +Vsat

(22)Se (Vref - Vin) < 0 ou Vin > Vref Vo = -Vsat

(23)Na Fig. 15, temos o circuito, a resposta no tempo e a figura de Lissajous desse comparador

Fig. 14 - Comparador no-inversor

Fig. 15 - Comparador inversorMODO DE OPERAO 2: REALIMENTAO NEGATIVA

O AO operando com realimentao negativa, RN, o modo de operao mais relevante por englobar mais de 90% dos circuitos existentes com AO. Dessa forma muito importante que os conceitos envolvidos na RN sejam bem entendidos. A RN tambm se caracteriza por apresentar uma relao estvel entre a entrada e a sada, ou seja, possui uma sada no saturada, isto se o circuito foi projetado adequadamente. A RN resulta em uma melhoria no desempenho do circuito, melhorando vrios de seus parmetros, que ficam praticamente ideais.

Anlise de estabilidade dos circuitos com RNA seguir apresentada a anlise dos circuitos operando em RN para comprovar que a sada estvel e que no est saturada. Para o circuito da Fig. 16, temos as seguintes equaes:

(24)

(25)

(26)

Fig 16 Anlise de estabilidade da RNPartindo-se de uma determinada tenso de sada estvel e considerando-se Vin constante, vamos provocar uma pequena queda na tenso de sada e verificar como a RN atua.

Se Vo => Vf => V => Vo Ou seja, se Vo tende a diminuir, a realimentao negativa reduz o valor da tenso realimentada, o que leva a um aumento da tenso de erro, de maneira a aumentar Vo, levando-a novamente para o valor estvel anterior.Caso a tendncia fosse de um pequeno aumento em Vo, teramos um raciocnio semelhante:

Se Vo => Vf => V => Vo

Pode-se observar que a elevao do valor da tenso de sada provoca um aumento na tenso de realimentao, que leva a uma reduo na tenso de erro, reduzindo Vo e a conduzindo novamente para o valor estvel anterior. Dessa forma vemos que foi possvel perceber a ao da RN para a estabilizao da tenso de sada do circuito no seu valor original. Conceito de potencial ou curto-circuito virtual

O conceito de potencial virtual ou curto-circuito virtual fundamental para a anlise dos circuitos operando em RN. De uma forma bastante intuitiva, podemos raciocinar que, se para o AO saturar, preciso ter uma diferena de pelo menos 130V entre as suas entradas, como foi visto anteriormente para a operao em malha aberta, podemos concluir que se o AO no satura, que o caso para a RN, tem-se uma diferena de tenso entre suas entradas menor que 130V. Como 130V uma tenso muito pequena, praticamente zero, pode-se afirmar que, na RN, a tenso da entrada no-inversora praticamente a mesma tenso da entrada inversora, ou seja, e+ e-. Na anlise ideal, assume-se e+ = e-. Surge ento o conceito de potencial virtual ou curto-circuito virtual, no qual as tenses das entradas inversora e no-inversora so as mesmas porm o termo virtual se justifica pois existe entre elas uma alta impedncia, descaracterizando o curto-circuito fsico ou real. Anlise de circuitos com RNNa anlise ideal de circuitos com RN, devemos seguir o seguinte raciocnio: Se existe a RN, basta considerar que e+ = e-, mas lembrando de que existe uma alta impedncia entre esses terminais (o chamado potencial virtual). Como a resistncia de entrada do AO muito alta podemos desprezar as correntes de polarizao dos terminais inversor e no-inversor (iB+ = iB- = 0) na anlise do circuito. Como essas correntes esto na ordem de nA ou pA e as correntes pelos componentes externos do AO so da ordem de A ou mA, o erro cometido muito reduzido. Aps essas duas consideraes bsicas basta utilizar as regras clssicas de anlise de circuitos que todos parmetros desejados podem ser facilmente equacionados.

Assim podemos assumir o seguinte se o AO opera em RN:

- e+ = e-;

- RiAO = ;

- iB+ = iB- = 0

- todos os outros parmetros listados na Tab. 1 sero considerados ideais (Vio = 0, A = , drift = 0, etc)A seguir, sero apresentados alguns dos circuitos mais relevantes de AO em RN

AMPLIFICADOR NO INVERSOR

A Fig. 17 ilustra o circuito do amplificador no inversor e a sua resposta Vo x Vin. Como o prprio nome sugere o sinal de entrada est aplicado na entrada no inversora e, consequentemente a tenso na sada ter a mesma fase da entrada.A deduo da tenso de sada do amplificador no inversor pode ser feita basicamente de duas formas: uma mais matemtica e uma outra analisando-se o que realmente ocorre no circuito em termos das correntes e tenses no circuito.

Anlise usando mtodo algbrico.

Considerando o conceito do potencial virtual (e+ = e-) e que a impedncia de entrada muito grande (IB- = 0), temos:

- no terminal no-inversor est aplicada a tenso de entrada Vin;

- no terminal inversor, basta fazer o divisor resistivo da tenso Vo entre os resistores Ri e Rf para obtermos a tenso nesse ponto.

(27)

(28)Igualando-se as Eqs. 27 e 28, O ganho de tenso no amplificador no inversor resulta em:

(29)

Fig. 17 Amplificador no-inversor e sua resposta Vo x Vi

Anlise usando o mtodo circuital

Considerando-se a existncia da RN, se e+ = Vin, implica que e- = Vin. Desprezando-se a corrente de polarizao IB-, a corrente I mostrada na Fig. 18 pode ser expressa em funo de Vo e Vin como mostrado nas equaes a seguir:

(30)

(31)

Igualando-se essas duas equaes chegamos ao mesmo resultado indicado na Eq. 29, j mostrada para o amplificador no-inversor

Fig. 18 Ilustrao para a deduo do ganho do amplificador no inversorUma outra forma de equacionamento pode ser feita utilizando-se a Fig. 16. Atravs da manipulao das equaes bsicas do AO, temos:

(32)

(33)

(34)

(35)

(36)Fator de sacrifcio, SNa parte inicial da Eq. 36 temos:

(37)Atravs da Eq. 37 observamos que o ganho de malha aberta do AO foi dividido pelo fator (1 +AB), ou seja, sofreu uma reduo ou foi sacrificado. Surge ento a definio do fator de sacrifcio, S, dado pela equao a seguir:

(38)Fator de realimentao do amplificador no inversorO fator de realimentao para o amplificador no inversor pode ser facilmente conseguido atravs do divisor resistivo entre Ri e Rf. A Fig. 19 ilustra o circuito equivalente para tal. Assim temos:

(39)

(40)

(41)

Fig. 19 Circuito equivalente para o clculo do fator de realimentao

do amplificador no inversor

Resistncia de entrada do amplificador no inversor, RinNINVComo no amplificador no inversor a tenso de entrada est aplicada diretamente no terminal no inversor do AO, esperamos que a resistncia de entrada tenha um alto valor. No entanto veremos que a RN aumenta bastante a resistncia de entrada desse circuito. Atravs da Fig. 20, pela definio de resistncia de entrada temos:

Fig. 20 Circuito equivalente para o clculo da resistncia de entrada

do amplificador no inversor

(42)Atravs da malha de tenso na entrada, pode-se escrever:

(43)

(44)

Substituindo-se a equao da sada do AO na Eq. 44, vem:

(45)

(46)Com a equao obtida para Vin, basta dividirmos por Iin para conseguirmos achar RinNINV:

(47)

(48)

O fator colocado na Eq. 48 a prpria resistncia de entrada do AO. Assim, resulta:

(49)Pela equao acima vemos que a RN causa um aumento de S vezes na impedncia do amplificador. Isto um fato muito positivo em se tratrando de um amplificador de tenso. No entanto devemos lembrar que existe tambm a resistncia 2RiCM do terminal (+) para o terra. Se a levarmos em conta, ela entra em paralelo com o efeito da RN, resultando a equao a seguir:

(50)

Por outro lado, na maioria das vezes, podemos desprezar essa resistncia 2RiCM pois se a incluirmos ou no, o resultado obtido estar na casa de centenas de M.

(51)EX: Sendo A = 100000, ANINV= = 100, RiAO = 1M e RiCM = 200 M , calcule a RinNINV.

Este valor muito alto e o fato de utilizarmos a equao exata (resultado de 286M) ou a simplificada (resultado de 1000 M) para calcular RinAO pouco influencia uma vez que as resistncias externas ao AO esto na ordem de k e a diferena prtica no resultado ser mnima.Resistncia de sada do amplificador no-inversor, RoNINVA RN tambm ter um efeito positivo na resistncia de sada, fazendo que obtenhamos valores extremamente baixos da ordem de m. Para equacionar a impedncia de sada do amplificador no-inversor, temos que seguir os seguintes passos:

- primeiramente zeramos a tenso de entrada;

- em seguida, aplicamos uma tenso Vout na sada (no lugar da carga RL);

- calcular Iout no circuito equivalente resultante que est mostrado a seguir.

Fig. 21 Circuito equivalente para o clculo da resistncia de sada

do amplificador no inversorPara a resistncia de sada temos:

(52)A corrente Iout dada pelas correntes I1 e I2:

(53)Como RiAO >> Ri, podemos desprezar a parcela de corrente que passaria por RiAO. Desse modo, consideramos que a corrente I1 circular somente por Ri e dada por:

(54)

A corrente I2 dada por:

(54)

Substituindo-se os valores de I1 e I2 , equacionamos Iout:

(55)

(56)

(57)

(58)Isto mostra que a impedncia de sada do amplificador no inversor a impedncia de sada do AO dividida pelo fator de sacrifcio, tendo um valor muito baixo, da ordem de m.

Ex: Sendo A = 100000, ANINV= = 100 e RoAO = 75, calcule a RoNINV.

BufferO amplificador no inversor com Rf = 0 e Ri = resulta em um ganho unitrio com uma resistncia de entrada muito alta e uma resistncia de sada muito baixa e chamado de buffer ou reforador de tenso. Embora o ganho de tenso seja unitrio, o buffer tem a capacidade de transformar uma fonte de tenso V com uma resistncia R em uma fonte de tenso com o mesmo valor V, mas com uma resistncia praticamente igual a zero, ou seja, a transforma em uma fonte de tenso muito prxima do ideal. A Fig. 22 ilustra essa aplicao do buffer. Como o buffer tem um fator de sacrifcio igual ao ganho de malha aberta do AO pois seu ganho de malha fechada 1. Desse modo a sua resistncia de entrada ser altssima e a sua resistncia de sada tende a . Veja os valores numricos obtidos para o buffer.

Na anlise do circuito da Fig. 22, podemos escrever:

(59)

(60)

Fig. 22 - Circuito bufferRESUMO DO AMPLIFICADOR NO INVERSOR

(

(

, para sinais senoidais , para sinais quadrados

CONVERSOR I/V

O circuito do conversor I/V est mostrado na Fig.23:Relao entrada e sada do conversor I/VO circuito a seguir tem a funo de converter a corrente de entrada em uma tenso na sada. A fonte de corrente de entrada, Iin, devido alta impedncia de entrada do AO, no entra na entrada (-), seguindo para a sada atravs da resistncia Rf. Dessa forma, a tenso de sada dada pela queda de tenso em Rf, pois a tenso no terminal (-) do AO zero devido ao terra virtual criado pela RN:

(61)

ou seja:

(62)

Fig. 23 Conversor I / V e circuito equivalente para obteno do BResistncia de entrada do conversor I/V, RinConI/VA resistncia de entrada do conversor I/V dada pelo efeito Miller de Rf na entrada inversora, mas como seu valor muito baixo devido ao alto valor do ganho do AO, podemos consider-la igual a zero sem maiores problemas.

(62)Resistncia de sada do conversor I/V, RoConI/VA resistncia de sada do conversor I/V obtida da mesma maneira que foi feita para o amplificador no-inversor, levando-se em conta as seguintes consideraes: - a resistncia da fonte de corrente, Rp, muito alta, resultando em um fator de realimentao unitrio como mostrado na Eq. 63;

(63)- esse fato resulta no seguinte fator de sacrifcio:

(64)Dessa forma, temos:

(65)RESUMO DO CONVERSOR I/V

(

(

, para sinais senoidais , para sinais quadrados

AMPLIFICADOR INVERSOR O amplificador inversor mostrado a seguir obtido atravs do artificio de substituir a fonte de corrente ideal do conversor I/V mostrado anteriormente por uma fonte corrente criada atravs de uma tenso Vin e uma resistncia Ri. O principio de funcionamento continua o mesmo do conversor I/V, mas teremos apenas um ponto negativo que a baixa impedncia de entrada resultante pelo fato da fonte de corrente, criada atravs Vin e Ri , no ser ideal.

Fig. 24 Amplificador inversor e sua resposta Vo x Vi

Relao entrada/sada no amplificador inversor

A RN faz com que o potencial da entrada inversora seja o mesmo da entrada no inversora, ou seja 0V. O fato do terminal (+) no amplificador inversor estar aterrado comum se falar que existe no terminal (-) um terra virtual. O terra virtual nada mais do que um caso particular do potencial virtual que ocorre no amplificador inversor.

Pelo circuito do amplificador inversor, temos que a corrente de entrada dada por:

(66)Como a corrente de entrada segue para a sada atravs de Rf, como ocorrido no conversor I/V, resulta:

(67)

(68)Resistncia de entrada do amplificador inversor, RinINV.Comparando-se com o conversor I/V, temos a introduo da resistncia Ri, assim a resistncia de entrada vista pela tenso de entrada dada por:

(69)A baixa resistncia de entrada do amplificador inversor o seu ponto negativo. Caso precisemos de um amplificador inversor com alta resistncia de entrada basta adicionar um buffer no estgio inicial e esse problema fica resolvido.Resistncia de sada do amplificador inversor, RoINVA resistncia de sada do amplificador inversor obtida da mesma maneira que foi feita para o amplificador no-inversor e vemos que resulta exatamente no mesmo circuito equivalente e, conseqentemente, no mesmo resultado:

(70)Fator de realimentao do amplificador inversorNeste caso, exatamente como para o amplificador no inversor e foi mostrado na Fig. 19, temos o divisor da tenso de sada entre o resistor de realimentao, Rf, e a resistncia de entrada, Ri:

(71)

(72)RESUMO DO AMPLIFICADOR INVERSOR

, para sinais senoidais , para sinais quadrados

AMPLIFICADOR SOMADOR

O somador ou mixer mostrado na Fig. 25 foi obtido a partir do amplificador inversor introduzindo-se outras tenses de entrada com suas respectivas resistncias de entrada. Cada tenso entrada gera a sua respectiva corrente de entrada. A tenso de sada ser dada pela queda de tenso provocada pela soma dessas correntes de entrada em Rf.

Fig. 25 Somador

As correntes de entrada so dadas de forma genrica pela equao a seguir:

(73)

A tenso de sada ser dada por:

(74)

(75)Fator de realimentao do somadorA Fig. 26 mostra o circuito para calcular o B do somador que obtido aterrando-se as tenses de entrada e fazendo-se o divisor resistivo no terminal inversor:

Fig. 26 - Circuito equivalente para clculo do B do somador

(76)onde Rieq = Ri1 // Ri2 // ... // Ri n Resistncia de entrada do somador, RinSOMNo somador, a resistncia vista por cada fonte de tenso de entrada a sua prpria resistncia de entrada, como visto no caso do amplificador inversor.

(77)Resistncia de sada do somador, RoSOM

No somador, a resistncia de sada tem a mesma frmula que a do inversor, lembrando-se que o fator de realimentao do somador no o mesmo do inversor.

(78)RESUMO DO SOMADOR

onde Rieq = Ri1 // Ri2 // ... // Ri n

, para sinais senoidais , para sinais quadrados

CONVERSOR V/I

A Fig. 27 mostra o circuito do conversor V/I.

Fig. 27 Realimentao SS conversor V/IAtravs da RN, imposta a tenso Vin no terminal (-) e, por conseqncia, sobre o resistor Ri. Como a corrente IB- desprezada por ser muito pequena, a corrente que imposta em Ri a mesma corrente que passa por RL

(79)Essa relao ser sempre vlida desde o AO no sature. A condio limite para no saturar ocorre para a corrente mxima na sada, como mostrado na equao a seguir:

(80)Atravs dessa equao, percebemos que existe um valor mximo para a resistncia de carga para que a saturao no seja atingida:

(81)Intuitivamente percebemos que, variando-se RL de zero at RLmax, o valor da corrente de sada no varia, ou seja, temos uma fonte de corrente praticamente ideal.

Resistncia de entrada do conversor tenso corrente, RinConV/I

A resistncia de entrada do conversor V/I calculada da mesma forma que foi feita para o amplificador no-inversor, lembrando que o fator de realimentao, neste caso, dado por:

(82)

(83)Resistncia de sada do conversor tenso corrente, RoConV/IPara a obteno da resistncia de sada, devemos seguir o procedimento semelhante ao usado anteriormente para o amplificador no inversor:

- zerar a fonte de tenso de entrada;

- substituir a carga RL por uma fonte de corrente Iout;

- calcular a resistncia de sada.

A Fig. 28 mostra o circuito resultante usado para o clculo da resistncia de sada do conversor V/I. Na anlise da malha de tenso considerou-se que a corrente Iout circula somente por Ri e no por RiAO, pois RiAO >> Ri, assim resulta:

(84)

Nos terminais (+) e (-) temos as seguintes tenses:

(85)

(86)

Dessa forma a malha de tenso fica:

(87)Resolvendo temos:

(88)

(89)

Este resultado confirma o alto valor esperado para a resistncia de sada do conversor V/I.

Fig. 28 Circuito resultante para a deduo da RoConV/IRESUMO CONVERSOR V/I

, para sinais senoidais

, para sinais quadrados

AMPLIFICADOR DE CORRENTE

O amplificador de corrente est mostrado na Fig. 29. Vemos que a corrente de entrada, devido alta resistncia do AO, segue em direo resistncia Rf, provocando no ponto A uma tenso negativa VA. Essa tenso faz com que surja a corrente Ia proveniente do terra. A corrente resultante na carga RL ser a soma das correntes Iin e Ia. A seguir temos as equaes:

Fig. 29 Amplificador de corrente

(90)

(91)

(92)

(93)

Essa relao ser sempre vlida desde o AO no sature mesmo na situao mais crtica, ou seja, para Iomax:

(94)

(95)

(96)

(97)

(98)

(99)Variando RL de zero a RLmax, o valor da corrente de sada no varia, ou seja, temos uma fonte de corrente praticamente ideal.

Resistncia de entrada do amplificador de corrente, RinAmp CorrPara facilitar a obteno da resistncia de entrada do amplificador de corrente ser feita a transformao Y- como mostra a Fig. 30.

Dessa forma obtemos as resistncias do mostradas nas equaes a seguir, resultando no circuito equivalente do amplificador de corrente mostrado na Fig. 31.

(100)

(101)

(102)

Assim a resistncia de entrada do amplificador de corrente ser o paralelo do efeito Miller de Rf na entrada e a resistncia Rieq e ter um valor baixo dado por:

(103)

Fig. 30 - Transformao Y- no amplificador de corrente

Fig. 31 - Circuito do amplificador de corrente aps a transformao Y-

Fator de realimentao do amplificador de correnteAtravs do circuito do amplificador de corrente aps a transformao Y- e considerando a fonte corrente de entrada como ideal, ou seja, com uma resistncia paralela infinita, temos que o fator de realimentao pode ser calculado utilizando-se a Fig. 32 e ser dado por:

(104)

Fig. 32 Circuito equivalente para clculo do B do amplificador de correnteResistncia de sada do amplificador de corrente, Ro Amp CorrPara a obteno da resistncia de sada, devemos seguir o mesmo procedimento usado anteriormente para o conversor V/I:- zerar a fonte de tenso de entrada;

- substituir a carga RL por uma fonte de corrente Iout;

- calcular a resistncia de sada.

Dessa forma, temos o circuito resultante usado para o clculo da resistncia de sada do amplificador de corrente mostrado na Fig. 33. Como (RiAO + Rf) >> Ra, a corrente Iout deve circular por Ra, desprezando-se a parcela que iria para as resistncias RiAO e Rf. Assim, o equacionamento semelhante ao feito anteriormente para o conversor V/I e est mostrado nas equaes abixo.:

(105)

(106)

(107)

(108)

(109)

(110)Vemos que o valor da resistncia de sada do amplificador de corrente alta, como era esperado.

Fig. 33 Circuito resultante para a deduo da resistncia de sada

do amplificador de correnteRESUMO DO AMPLIFICADOR DE CORRENTE

, para sinais senoidais , para sinais quadrados

AMPLIFICADOR INVERSOR MODIFICADO

O amplificador inversor modificado tambm chamado de amplificador inversor com realimentao em T. Ele originrio do amplificador de corrente substituindo-se a fonte de corrente por uma fonte de tenso e uma resistncia de entrada e colocando a resistncia de carga conectada entre o terra e a sada do operacional. Veja o circuito resultante para o amplificador inversor modificado na Fig. 34.a. Embora sua anlise seja mais um pouco mais complexa que a do amplificador inversor bsico, este circuito apresenta um ponto positivo: possvel obter ganho elevado e impedncia de entrada razovel sem trabalhar com resistores de valor elevado no lao de realimentao. Isto no seria possvel com o amplificador inversor bsico onde tal situao levaria a um alto valor de Rf, o que traz o inconveniente de se ter um maior erro DC devido corrente de polarizao.

(a)(b)

Fig. 34 Amplificador inversor com realimentao em T e seu circuito equivalente aps a transformao Y-(Pelo circuito do inversor modificado podemos escrever:

(111)

(112)

(113)

(114)

(115)

(116)

(117)Uma outra forma de se obter o ganho do amplificador inversor modificado aplicando-se a transformao Y-, como mostrado na Fig. 34.b, resultando:

(118)

(119)

(120)A resistncia Riequiv no influencia na tenso de sada pois como e- = e+ = 0, no passa nenhuma corrente por ela. Assim o ganho do amplificador inversor modificado dado por:

(120)Fator de realimentao do amplificador inversor modificadoAtravs do circuito do amplificador inversor modificado aps a transformao Y-, mostrado na Fig. 34b, temos que o fator de realimentao ser dado por:

(121)Resistncia de entrada do amplificador inversor modificado, RinINVMODA resistncia de entrada do inversor modificado dada pela resistncia do amplificador de corrente mostrado anteriormente somada resistncia Ri, que resulta em um valor praticamente igual Ri.

(122)Resistncia de sada do amplificador inversor modificado, RoINVMODA resistncia de sada do inversor modificado obtida de maneira semelhante ao realizado para o amplificador no inversor e dada pela equao a seguir, lembrando-se de utilizar o valor do B deste circuito:

(123)RESUMO DO AMPLIFICADOR INVERSOR MODIFICADO

, para sinais senoidais , para sinais quadrados

AMPLIFICADOR DIFERENCIAL

O amplificador diferencial interessante pois consegue amplificar uma diferena de tenso entre dois pontos (que podem estar flutuando) e fornecer a tenso de sada referenciada ao terra. Ele pode ser aplicado, entre outras possibilidades, em medies de corrente atravs da amostra de tenso em um resistor shunt, como tambm em medies de desbalanceamento em pontes de wheatstone. Alm disso, outro positivo deste amplificador que todo rudo comum existente nas entradas V2 e V1 totalmente eliminado.

Fig. 35 Amplificador diferencialEquao da tenso de sada do amplificador diferencialA tenso de sada do amplificador diferencial pode ser obtida atravs do equacionamento das tenses (+) e (-) do AO. A tenso em e+ dada pelo divisor da tenso V2 entre os resistores R e mR. A tenso em e- dada pelos efeitos superpostos das tenses V1 e Vo nesse terminal atravs dos divisores entre os resistores R e mR, como mostrado na Fig. 36 e nas equaes a seguir.

Fig. 36 Amplificador diferencial

(124)

(125)Igualando-se essas duas equaes, obtemos a tenso de sada do amplificador diferencial que mostra que a diferena das tenses de entrada tero um ganho m:

(126)Uma outra maneira de obtermos esse resultado atravs do teorema da superposio:

- aplicamos a tenso V1 com V2 = 0 e equacionamos o seu efeito na tenso de sada;

- depois aplicamos V2 com V1 = 0 e equacionamos o seu efeito na tenso de sada;- somando-se os dois efeitos individualmente, teremos a tenso resultante na sada de V1 e V2.Dessa forma, com V2 aterrado, o circuito resultante um amplificador inversor como mostra a Fig. 37. Assim o efeito de V1 est apresentado na equao a seguir.

Fig. 37 - Efeito de V1 no amplificador diferencial com V2 = 0

(127)Quando aterramos V1, a parcela da tenso V2 que aparece em e+ amplificada pelo ganho do amplificador no inversor. Veja o circuito resultante na Fig. 38. Fig. 38 - Efeito de V2 no amplificador diferencial com V1 = 0

(128)

(129)

(130)

(131)Dessa forma, a soma dos efeitos individuais de V1 e V2 leva equao do ganho do amplificador diferencial:

(132)

(133)

Resistncia de entrada do amplificador diferencialA resistncia de entrada vista entre as tenses V1 e V2 pode ser calculada empregando-se a Fig. 39, onde temos ilustrado o caminho percorrido pela corrente I. Analisando-se a malha entre Vin, os resistores R e curto virtual podemos escrever:

(134)

(135)Resistncia de sada do amplificador diferencialPara obter a resistncia de sada do amplificador diferencial seguimos o procedimento usual:

- zeramos as tenses V1 e V2;

- aplicamos na sada uma tenso Vout;

- calculamos Iout.

Como o circuito resultante praticamente o mesmo obtido para caso dos amplificadores inversor e no inversor, temos:

(136)

Fig. 39 - Anlise da resistncia de entrada no amplificador diferencial Fator de realimentao do amplificador diferencialO fator de realimentao obtido pelo divisor resistivo da tenso de sada entre os resistores R e mR ligados ao terminal (-).

(137)Efeito da tenso Vref no amplificador diferencialA Fig. 40 mostra o circuito equivalente para determinar o efeito da tenso Vref aplicada na resistencia mR conectada ao terminal no inversor. Neste caso as tenses V1 e V2 esto aterradas. Fig. 40 - Anlise do efeito de Vref no amplificador diferencial

(138)

(139)

(140)

(141)Atravs desse resultado vemos que toda tenso aplicada em Vref aparece somada tenso de sada com ganho unitrio. Dessa forma, a equao geral do efeito de V1, V2 e Vref ser:

(142) Fig. 41 - Amplificador diferencial com entradas V1, V2 e VrefAjuste de modo comum no amplificador diferencial

Um dos pontos negativos do amplificador diferencial a necessidade do casamento entre as resistncias R e mR. Isto importante pois sabemos que so as resistncias que determinam o ganho do amplificador e qualquer diferena entre os valores nominais dessas resistncias introduzem um erro na equao do ganho. Em funo disso devemos utilizar resistores com tolerncia pequena (1%) para obtermos um bom resultado. Outra possibilidade a realizao de um ajuste para realizar esse casamento de resistncias empregando-se um potencimetro como mostra a Fig. 42. Com um resistor fixo de valor 0,8 mR e um potencimetro de 0,4 mR ligados entre o terminal (+) e o terra, conseguimos ajustar esse conjunto de 0,8mR a 1,2 mR. o chamado ajuste de modo comum onde aplicada uma mesma tenso AC simultaneamente nas entradas V1 e V2. Um sinal AC deve ser usado, pois se o sinal fosse contnuo, na sada no saberamos se o sinal DC resultante seria do sinal ou do erro DC do AO. Assim, com o mesmo sinal em V1 e V2, ajustamos o potencimetro at que a tenso AC de sada seja zero. Isto feito o ajuste conseguido. Amplificador diferencial melhorado ou de instrumentao

No amplificador diferencial temos ainda temos 2 pontos que podem ser melhorados:

- a baixa resistncia de entrada;

- a dificuldade se conseguir ganho varivel pois no seria possvel variar os dois resistores mR simultaneamente e de maneira exatamente igual.

Fig. 42 - Ajuste de modo comum no amplificador diferencial

A configurao mostrada na Fig. 43 consegue solucionar essas deficincias. Os buffers colocados nas entradas solucionam o problema da baixa resistncia de entrada. Os resistores R e o potencimetro aR resolvem o problema de se conseguir ganho ajustvel ou varivel. Vejamos como isso obtido. Como e+ = e-, nos terminais inversores dos buffers iro resultar as tenses V2 e V1 que esto aplicadas nas suas respectivas entradas no inversoras. Essas tenses estaro aplicadas sobre o potencimetro aR ficar submetido a uma tenso igual a (V2 V1). Supondo V2 > V1, ir circular pelo potencimetro uma corrente I como indicada na Fig. 43 e dada por:

(143)

Fig. 43 - Amplificador diferencial melhorado ou de instrumentaoEssa corrente sai do buffer inferior e entra no buffer superior. Dessa forma as quedas de tenso nas resistncias R e no potencimetro aR resultam na tenso V indicada na Fig. 43:

(144)

(145)

(146)Essa tenso V no est referenciada ao terra, ela est flutuando. Dessa forma foi empregado um amplificador diferencial de ganho 1 (mas poderia ser de outro valor de ganho tambm) que tem a funo de referenciar essa tenso V em relao ao terra resultando:

(147)Um amplificador de instrumentao propriamente dito deve apresentar um drift reduzido. Assim, para se ter um bom resultado, a qualidade dos AOs empregados muito importante. Isto implementado nos amplificadores de instrumentao integrados.RESUMO DO AMPLIFICADOR DIFERENCIAL

, para sinais senoidais

, para sinais quadrados

REALIMENTAO POSITIVA

A realimentao positiva, RP, se caracteriza por apresentar uma relao instvel entre a entrada e a sada, ou seja, a sada est sempre saturada. Isto ser comprovado as seguir atravs da anlise de estabilidade da RP. A caracterstica marcante dos comparadores com histerese que eles possuem dois pontos de comparao ao invs somente um como no comparador que opera em malha aberta. Este fato vai resultar em 2 vantagens em relao ao comparador bsico:

- maior imunidade a rudos: o comparador com histerese consegue trabalhar em ambientes ruidosos sem ter chaveamentos indevidos devido ao rudo. Para tal basta projetar uma histerese com amplitude maior que o valor do rudo pico a pico em torno do ponto de comparao desejado. Mais adiante isto ser detalhado.

- aumento na velocidade de resposta: isto ocorre, pois, durante a transio de +Vsat para -Vsat, ou vice-versa, temos um aumento gradativo do valor da tenso de erro. Isto ocorre pois se a tenso de sada est variando, a tenso realimentada para a entrada no inversora tambm varia. O aumento gradativo na tenso de erro provoca uma maior tendncia de variao na tenso de sada em direo saturao. No caso dos comparadores simples, a tendncia em direo saturao menor, pois esta depende somente dos valores de Vin e Vref que no variam com a variao da tenso na sada.

Anlise de estabilidade dos circuitos com realimentao positivaA seguir apresentada a anlise dos circuitos operando em RP para comprovar que a sua sada instvel e apresenta uma sada sempre saturada. No circuito da Fig. 44, temos as seguintes equaes:

(148)

(149)

(150)

Fig. 44 Realimentao positivaPartindo-se de uma determinada tenso de sada de +Vsat e considerando-se Vin constante, vamos provocar uma pequena queda na tenso de sada e verificar como a RP atua.

Se Vo => Vf => V => Vo Ou seja, se Vo tende a diminuir, a realimentao positiva reduz o valor da tenso realimentada, o que leva a uma reduo da tenso de erro, de maneira a reduzir mais ainda Vo. Assim entramos em um loop que tende a reduzir gradativamente o valor da tenso Vo e est situao finaliza somente quando a sada atinge Vsat.

Caso partssemos de uma tenso de sada de -Vsat e considerando-se Vin constante, vamos provocar uma pequena elevao na tenso de sada, teramos um raciocnio semelhante:

Se Vo => Vf => V => Vo

Pode-se observar que a elevao do valor da tenso de sada provoca um aumento na tenso de realimentao, que leva a um aumento na tenso de erro, aumentando Vo e a conduzindo a tenso de sada para +Vsat.

Em funo da anlise apresentada conclumos que a sada do comparador com histerese estar sempre saturada.Anlise dos circuitos com realimentao positivaNa anlise de circuitos com RP, devemos seguir o seguinte raciocnio: no exato momento em que ocorre a transio (chaveamento de +Vsat para -Vsat ou vice-versa), a tenso em e+ ser, por um breve instante, igual tenso em e-. Nos circuitos com RN, essa igualdade valida o tempo todo e na RP isto ocorre somente durante o chaveamento. Logo, para determinar o valor de Vin que provocar esse chaveamento, basta fazer a anlise como foi feito no caso do equacionamento para a RN, ou seja, fazer e+ = e-. No entanto na RN o parmetro buscado era a corrente ou a tenso de sada e, na RP, o parmetro buscado a tenso de entrada que ir provocar o chaveamento na tenso de sada. A seguir, temos os circuitos com RP:

COMPARADOR INVERSOR COM HISTERESE

Comparador inversor com histerese e tenso de referncia igual a zeroO comparador inversor com histerese e tenso de referncia igual a zero est mostrado na Fig. 45. Equacionando-se as tenses e+ e e- e igualando-se esses valores, temos:

(151)

(152)Logo:

(153)Como a tenso de sada pode ser +Vsat ou Vsat, teremos ento dois pontos de comparao. Quando a tenso de sada est saturada positivamente, tem-se o ponto de comparao superior, Vcomp sup, dado por:

(154)Quando a tenso de sada est saturada negativamente, tem-se o ponto de comparao inferior, Vcomp inf, dado por:

(155)

A diferena entre esses dois pontos de comparao chamada de histerese do comparador. Esse nome surgiu pela semelhana de comportamento da curva de histerese dos materiais magnticos dos transformadores (curva B x H induo magntica pelo campo magntico) com a curva Vo x Vin do comparador no inversor com histerese. A equao da histerese apresentada a seguir.

Fig. 45 Comparador inversor com histerese e referncia nula.

(156)

No caso particular de termos tenses de saturao simtricas, a histerese dada por:

(157)

No caso genrico de termos tenses de saturao no simtricas, a histerese calculada por:

(158)

Comparador inversor com histerese e tenso de referncia diferente de zeroA Fig. 46 ilustra a resposta no tempo e a figura de Lissajous do comparador inversor com histerese com Vref diferente de zero. Equacionando-se as tenses nos terminais de entrada do AO e igualando-se esses valores, temos:

(159)

(160)

(161)

Quando a tenso de sada est saturada positivamente, tem-se o ponto de comparao superior, Vcomp sup, dado pela Eq. 162:

(162)

Quando a tenso de sada est saturada negativamente, tem-se o ponto de comparao inferior, Vcomp inf, dado pela Eq. 163:

(163)

A histerese agora no est posicionada em torno de zero e apresenta seu valor central dado por:

(164)

Fig. 46 Comparador inversor com histerese com tenso de referncia diferente de zero Observe que o ponto central da histerese do comparador no dado somente pela tenso de referncia, mas por um fator envolvendo as resistncias Rf e Ri que multiplica a tenso de referncia. Dessa forma, se quero o ponto central da histerese em +5V, a tenso de referncia dever ser ajustada um pouco maior que +5V.

A histerese continua sendo a mesma dada pela Eq. 157, para tenses de saturao simtricas e pela Eq. 158, para o caso de tenses de saturao no simtricas.COMPARADOR NO INVERSOR COM HISTERESE

Comparador no inversor com histerese e tenso de referncia igual a zeroO comparador no-inversor com histerese e tenso de referncia igual a zero mostrado na Fig. 47. Equacionando-se as tenses e+ e e- e igualando esses valores, temos:

(165)

(166)

(167)Quando a tenso de sada est saturada positivamente, tem-se o ponto de comparao inferior, Vcomp inf, dado pela Eq. X:

(168)Quando a tenso de sada est saturada negativamente, tem-se o ponto de comparao superior, Vcomp sup, dado pela Eq. y:

(169)A histerese est centrada em torno do zero e dada pela diferena entre os pontos de comparao superior e inferior como mostra a equao a seguir.

(170)No caso de termos tenses de saturao simtricas, a histerese dada por:

(171)No caso de termos tenses de saturao no simtricas, a histerese calculada por:

(172)A Fig. 47 ilustra a resposta no tempo e a figura de Lissajous do comparador inversor com histerese com Vref = 0.

Fig. 47 Comparador no inversor com histerese e Vref = 0Comparador no inversor com histerese e tenso de referncia diferente de zeroO comparador no-inversor com histerese e tenso de referncia diferente de zero mostrado na Fig. 48.Equacionando-se as tenses e+ e e- e igualando-se esses valores, temos:

(173)

(174)

(175)

Fig. 48 Comparador no-inversor com histerese e Vref Quando a tenso de sada est saturada positivamente, tem-se o ponto de comparao inferior, Vcomp inf, dado por:

(176)Quando a tenso de sada est saturada negativamente, tem-se o ponto de comparao superior, Vcomp sup, dado por:

(177)O seu valor central dado por:

(178)Observe que o ponto central do comparador no dado somente pela tenso de referncia, mas por um fator envolvendo as resistncias Rf e Ri que multiplica a tenso de referncia. Dessa forma, se quero o ponto central da histerese em +5V, a tenso de referencia dever um pouco menor que +5V.

As equaes para o clculo da histerese continuam as mesmas dadas pelas Eqs 171 e 172.Como evitar rudo com o comparador com histeresePela Fig. 49 pode-se perceber que se um comparador simples for empregado em um ambiente que possui rudo, teremos vrios chaveamentos indevidos na sada. Esses chaveamentos indesejados podem acarretar problemas de contagem errada se essa informao est indo para um contador ou causar repiques se a sada do comparador estiver acionando um rel. Com o uso do comparador com histerese podemos evitar tais problemas. Pode-se perceber que quando o sinal mais o rudo atingem o ponto de comparao superior, Vcomp sup, isto provoca o chaveamento da sada de -Vsat para +Vsat. Logo aps esse momento, mesmo o sinal com rudo cruzando novamente a tenso Vcompsup, a sada no chaveia, pois o ponto de comparao tambm mudou para o ponto de comparao inferior, Vcomp inf, no momento em que a sada mudou de -Vsat para +Vsat.

Fig. 49 resposta do comparador simples, ideal e do comparador com histerese Dessa forma, somente teramos um chaveamento indevido provocado pelo rudo se a sua amplitude pico a pico fosse maior que a histerese. Assim basta projetarmos o valor da histerese um pouco maior que o rudo pico a pico que no teremos problemas com chaveamentos indevidos devidos ao rudo. Vale a pena observar que o fato de introduzirmos uma pequena histerese em torno do ponto central de comparao provoca um pequeno defasamento no momento de chaveamento. Em situaes em que esse atraso importante uma anlise mais cuidadosa deve ser feita.

para evitar chaveamentos devido ao rudo.

COMPARADOR JANELAEmbora no se trate de um circuito com RP, apresentaremos em seguida um outro tipo de comparador: o comparador janela. Veja o seu circuito na Fig. 50. O comparador janela utilizado para indicar se uma tenso se encontra dentro ou fora de uma determinada faixa de valores de referencia. Veja o circuito mostrado a seguir. Considerando Vref sup = +4V e Vref inf = +2V na tabela 2, so apresentados os resultados obtidos nesse comparador com alguns valores de tenso de entrada de modo a facilitar o entendimento de seu funcionamento. Fig. 50 - Comparador janela

VinVref sup Vref infVoAO1VoAO2Diodo ligadoVo

0V+4V+2V-Vsat+VsatD2+Vsat VD2

+1V+4V+2V-Vsat+VsatD2+Vsat VD2

+3V+4V+2V-Vsat-Vsat-0V

+5V+4V+2V+Vsat-VsatD1+Vsat VD1

Tab. 2 - Exemplo numrico para o comparador janelaCIS COMPARADORESUm AO pode operar como comparador, no entanto existem CIs especificamente projetados para trabalhar como comparadores. Uma das vantagens de se ter um CI comparador sua maior velocidade de chaveamento de +Vsat para -Vsat e vice-versa. Outra vantagem ter uma maior versatilidade nos nveis de tenso de sada, o que facilita a interface com vrias famlias lgicas. Como exemplo de CI comparador podemos citar o LM311, mostrado na Fig. 51, que apresenta as seguintes caractersticas:

- um tempo de resposta de 200ns (LM106 e LM710 apresentam 40ns), se fosse o LM741, para variar de -10V a +10V levaria 40s, considerando o seu slew rate de 0,5V/s;

- a sua sada tem um transistor com coletor e emissor abertos;- possui ajuste de offset;

- possui pino de strobe (faz transistor de sada cortar)

Fig. 51 Comparador LM311A sada do LM311 dada da seguinte forma:

Se (e+ - e-) > 0 transitor ligado (saturado)Se (e+ - e-) < 0 transitor desligado (cortado)

A Fig. 52 mostra uma ligao tpica para o LM311. Considerando que resistncia de carga na sada seja muito maior que R, temos:

Se (e+ - e-) > 0 transitor ligado (saturado) Vo = VcesatSe (e+ - e-) < 0 transitor desligado (cortado)

Fig. 52 - LM311 com sada positiva e terra (lgica positiva)Se o pino 1 estivesse ligado a uma fonte de -V, como mostrado na Fig. 53, a sada seria:

Se (e+ - e-) > 0 transitor ligado (saturado) Vo = -V + Vcesat Se (e+ - e-) < 0 transitor desligado (cortado)

Se alterarmos a conexo conforme mostrado na Fig. 54, temos uma inverso da lgica:

Se (e+ - e-) > 0 transitor ligado (saturado) Vo = +V - VcesatSe (e+ - e-) < 0 transitor desligado (cortado) Vo = 0VNa Fig. 55, temos mostrado o ajuste de offset recomendo para o LM311.

Na Fig. 56, temos mostrado o efeito do pino de strobe do LM311 que provoca o abertura da chave na sada do comparador

Fig. 53 - LM311 com sada positiva e negativa (lgica positiva)

Fig. 54 - LM311 com sada +V e terra (lgica negativa)

Fig. 55 Ajuste de offset no LM311

Fig. 56 Pino de Strobe do LM311

REALIMENTAES POSITIVA E NEGATIVA

Neste caso existem os dois tipos de realimentaes, podendo prevalecer uma ou outra. A seguir, temos alguns circuitos com RPN:

FILTRO BUTTERWORTHO circuito a seguir ilustra um filtro passa baixa butterworth. Podemos ver que existe ligao da sada com o lado inversor atravs de um curto e com o lado no inversor atravs do capacitor 2C. Neste caso a RN prevalece e a resposta estvel.

(179)

Fig. 57 Filtros passa-baixa de fator de atenuao de 40 dB/decOSCILADOR

O circuito mostrado a seguir um oscilador no qual a RP prevalece (comparador com histerese). O circuito RC se carrega quando a sada est em +Vsat e se descarrega quando a sada est em - Vsat.

(180)

(181)

(182)

(183)

Fig. 58 Oscilador de relaxao ou free-runningERRO DC OU ERRO DE OFFSET Como j foi mencionado anteriormente, o erro DC ou de offset trata-se de uma tenso DC que aparece indevidamente somada tenso de sada do AO. um erro relacionado com a polarizao do AO e os parmetros causadores so a tenso de offset das entradas (Vio), as correntes de polarizao (IB+, IB- e Iio) e o drift (Iio/T e Vio/T). Em seguida, para maior facilidade de entendimento, ser feita a anlise do efeito de cada um desses parmetros isoladamente, considerando-se todos os outros ideais e portanto sem nenhuma influncia. Depois de analisarmos o efeito de todos os parmetros, calculamos, usando o teorema da superposio, o efeito resultante total. Para fazer essa anlise ser utilizado o circuito abaixo. Esse circuito poderia ser um amplificador inversor ou no inversor, dependendo de onde o sinal de entrada aplicado. No entanto para a anlise do erro DC o sinal de entrada no influencia, pois estamos fazendo a anlise de polarizao ou DC. De modo geral, para se fazer a anlise DC de qualquer circuito com AO, todas as tenses de entrada devem ser zeradas (caso a resistncia interna da tenso entrada seja relevante ele deve ser considerada).

Fig. 59 - Circuito para anlise do erro DC

Anlise do efeito de IB- no erro DC Neste caso todos os outros parmetros causadores do erro DC (Vio, IB+ e o drift so desprezados. A corrente IB- entra no terminal inversor vinda do resistor Rf. Ela no circula pelo resistor Ri pois a tenso sobre esse resistor ser zero devido ao terra virtual no terminal (-). Com o sentido de circulao mostrado na Fig. 60 , a tenso de sada devido corrente IB- ser:

(184)

Fig. 60 Anlise do efeito de IB- no erro DC

Anlise do efeito de IB+ no erro DC

Neste caso todos os outros parmetros causadores do erro DC (Vio, IB- e o drift so desprezados. A corrente IB+ entra no terminal no inversor atravs do resistor RB como mostra a fig. 61. Essa queda de tenso em RB ser amplificada pelo ganho do amplificador no inversor como mostrado a seguir.

(185)

(186)

Fig. 61 Anlise do efeito de IB+ no erro DC

Anlise do efeito de IB+ e IB- no erro DC Considerando-se os efeitos individuais de IB+ e IB- somados resulta:

(187)

(188)

Como os efeitos de IB+ e IB- so de polaridade contrria, um tende a anular o outro. Para tal basta escolhermos o valor adequado para o resistor RB. O valor de RB deve ser igual ao paralelo de todas as resistncias conectadas ao terminal inversor. Neste caso o valor seria o paralelo de Ri com Rf. Fazendo isso, resulta:

(189)

(190)

(191)

Fig. 62 Anlise do efeito de IB+ e IB- no erro DC

Atravs do resultado obtido vemos que, com o valor adequado de RB, o erro DC diminuiu pois Iio menor que 25% de IB. Vale a pena observar que o sinal na Eq. 191 indica que a Iio pode ser positiva ou negativa, pois no se pode afirmar qual corrente de polarizao a maior e por isso devemos considerar as duas possibilidades.

Tanto o amplificador inversor ou o no inversor apresentados anteriormente no tinham o resistor RB no seu circuito bsico mas a sua utilizao recomendada para a reduo do erro DC devido s correntes de polarizao. Vale a pena enfatizar que o resistor RB no altera o ganho original, pois tem efeito somente na parte de polarizao. O resistor RB chamado de resistor de compensao das correntes de polarizao e tem a funo de fazer com que a resistncia equivalente vista pelo terminal (+) seja a mesma vista pelo terminal (-).

No caso de um somador o valor de RB seria:

(191)

No caso do amplificador diferencial, o resistor RB no necessrio pois tanto o lado inversor como o lado no inversor j enxergam a mesma resistncia, ou seja, mR em paralelo com R.Uma outra forma de reduzirmos o erro DC devido s correntes de polarizao seria a utilizao de AOs com entrada FET que apresentam correntes de polarizao da ordem de pA ao invs de nA dos AOs com tecnologia bipolar. Obviamente podemos induzir que no devemos trabalhar com resistores muito elevados em circuitos com AO pois isto aumentaria o erro devido s correntes de polarizao. De um modo geral, em projetos com AOs, recomenda-se preferencialmente o seguinte:

(192)O limite superior seria em funo do problema de se aumentar o erro DC devido s correntes de polarizao. O limite inferior justificado pelo fato das correntes que circulam pelos componentes externos do AO no ficarem muito grandes e somadas corrente de carga no sobrecarreguem a sada do AO.

Anlise do efeito de Vio no erro DC Como mostrado na Fig. 63, para obtermos o efeito da tenso de offset no erro DC basta aplicar essa tenso no terminal (+) e ver o seu efeito na sada que ser o seu valor multiplicado pelo ganho do amplificador no inversor.

(194)

Fig. 63 Anlise do efeito de Vio no erro DC

O sinal se deve ao fato da tenso de offset das entradas poder ser positiva ou negativa. Pela Eq. 194 podemos perceber que quanto maior o ganho, maior ser o erro DC devido tenso Vio.

No caso da Vio a nica forma de resolver esse erro de polarizao fazendo o ajuste de offset. Esse ajuste pode ser o ajuste interno se o AO possui os pinos para tal. No caso do AO no possuir pinos para esse ajuste, teramos que implementar um ajuste de offset externo que consiste em se somar uma tenso DC na sada com a mesma amplitude mas com polaridade contrria a do erro de modo a anularmos o problema. Anlise do efeito de IB+, IB-, Iio e Vio no erro DC No circuito da Fig. 59, o erro DC total devido a IB+, IB-, Iio e Vio dado por:

(195)

Caso seja empregado o valor adequado para o RB, resulta:

(196)Pela equao resultante vemos que a parcela referente tenso Vio maior numericamente que o efeito das correntes de polarizao.Anlise do efeito do drift no erro DC Depois que o ajuste de offset foi realizado, o erro DC total devido a IB+, IB-, Iio e Vio foi zerado. No entanto, se a temperatura variar, aparecer o erro DC devido ao drift. Para o circuito utilizado como exemplo (com o valor adequado para RB), temos o seguinte efeito se houver uma variao de temperatura de Temp C.

(197)

Para se reduzir o efeito do drift devemos utilizar AOs com baixa dependncia com a temperatura, ou seja, AOs de instrumentao.Ajuste de offset externo O ajuste de offset externo tem a funo de somar uma tenso DC na sada do AO com mesma amplitude mas com sinal contrria do erro DC. Isto tem que ser realizado sem afetar o ganho original do circuito.

Ajuste de offset externo para o amplificador inversor

O ajuste pode ser conseguido como mostra a Figs. 64 e 65. Na Fig. 64, basta adicionar uma entrada a mais utilizando-se o princpio do somador e o seu efeito dado por:

(198)

Fig. 64 Ajuste externo do erro DC para o amplificador inversor

Fig. 65 Outro ajuste externo do erro DC para o amplificador inversor

Na Fig 65, aplicamos uma tenso no lado no inversor que ser amplificada pelo ganho do amplificador no inversor. Neste caso o nico cuidado a ser tomado que a resistncia Thevenin da tenso introduzida no afete o valor do resistor RB. Isto significa que RTh deve ser muito menor que RB.

(199)

(200)

Ajuste de offset externo para o amplificador no inversor

Na Fig. 66 est mostrado um ajuste do erro DC para o amplificador no inversor onde aplicada uma tenso Voff no resistor Ri. Essa tenso amplificada pelo ganho do amplificador inversor.

(201)Para que a resistncia Thevenin da tenso Voff no interfira no ganho do amplificador no inversor devemos respeitar a Eq. 202. Caso isto seja difcil de se conseguir, podemos inserir um buffer entre R1 e Ri.

(202)

Fig. 66 Ajuste externo do erro DC para o amplificador no inversorOutra possibilidade para o amplificador no inversor a apresentada na Fig. 67, onde usado o lado inversor. Aqui tambm temos que garantir que o ganho original do amplificador no inversor no seja afetado. Para tal necessrio que Roff seja muito maior que Ri.

(203)

(204)

Fig. 67 Outro ajuste externo do erro DC para o amplificador no inversorAjuste de offset externo para o amplificador diferencialNo amplificador diferencial temos 3 possibilidades para adicionar uma tenso DC na sada:

1) utilizar a entrada Vref, garantindo que a RTh da tenso inserida seja muito menor que mR para no interferir no ganho do amplificador como mostrado na Fig. 68.

(205)

(206)

2) utilizar o lado inversor do diferencial, V1, garantindo que a RTh da tenso inserida seja muito menor que R para no interferir no ganho do amplificador como mostrado na Fig. 69.

(207)

(208)

3) utilizar a entrada V2, garantindo que a RTh da tenso inserida seja muito menor que R para no interferir no ganho do amplificador. Ver Fig. 70. Neste caso as equaes so praticamente as mesmas do caso anterior.

(207)

(208)

Caso seja difcil de obter a resistncia Thevenin pequena o suficiente, a soluo a utilizao de um buffer para solucionar esse problema. A Fig. 71 ilustra essa situao para aplicao da tenso Voff em V1.

Fig. 68 Ajuste externo do erro DC para o amplificador diferencial usando Vref

Fig. 69 Ajuste externo do erro DC para o amplificador diferencial usando V1

Fig. 70 Ajuste externo do erro DC para o amplificador diferencial usando V2

Fig. 71 Ajuste externo do erro DC para o amplificador diferencial usando buffer em V1INTEGRADOR

A Fig. 72 ilustra o circuito integrador. Se compararmos o integrador com o amplificador inversor, houve a substituio do resistor Rf do inversor pelo capacitor Cf do integrador. A corrente de entrada do integrador dada por:

(209)

A corrente de entrada segue para o capacitor devido alta resistncia de entrada do AO. A tenso de sada ser dada pela tenso no capacitor com polaridade negativa.

(210)

Fig. 72 Integrador e sua resposta em freqncia

(211)

A tenso de sada do integrador tambm pode ser dada pela equao a seguir:

(212)

Atravs dessa equao podemos traar a resposta em freqncia do integrador. Como esperado a tenso de sada dimunui a uma taxa de 20dB/dec com o aumento da freqncia. Para freqncias baixas temos um ganho elevado devido `a alta reatncia do capacitor e em alta freqncia o ganho ser muito pequeno pois o capacitor tende para um curto. A freqncia de cruzamento ou de ganho unitrio dada onde XCf = Rf:

(213)

(214)

Como em freqncias muito baixas o capacitor tende a ser um circuito aberto, o ganho do integrador seria muito elevado, levando saturao do AO. Para evitar esse problema, coloca-se um resistor Rf em paralelo com o capacitor como mostrado na Fig. 73. Veja a anlise do efeito de Rf no integrador:

- para freqncias mais baixas prevalece o efeito de Rf em relao a Cf (controlador proporcional): XCf // Rf Rf A = - Rf/Ri- quando XCf = Rf temos efeito proporcional e integral iguais e isto ocorre na freqncia:

(215)

- para freqncias muito altas prevalece o efeito de Cf (controlador integral):

XCf // Rf Cf A 0

Fig. 73 Integrador com resistor Rf e sua resposta em freqnciaDIFERENCIADOR

A Fig. 74 ilustra o circuito diferenciador. Temos que a corrente de entrada dada por:

(216)

A tenso de sada ser dada pela queda proporcionada por Iin em Rf:

(217)

A tenso de sada do integrador tambm pode ser dada pela equao a seguir:

(218)

Atravs dessa equao vemos que o ganho aumenta com o aumento da freqncia. No entanto esse aumento fica limitado pela resposta em freqncia do prprio AO. A freqncia de cruzamento ou de ganho unitrio do diferenciador dada por:

(219)

Na freqncia em que a resposta do diferenciador encontra com a resposta do AO uma regio que pode haver oscilao pois temos um subida de +20 dB/dec e uma descida de -20 dB/dec. Na Fig. 75 vemos que um resistor em srie com Ci limita o ganho em alta freqncia e o ganho dado por:

(220)

- para freqncias mais baixas prevalece o efeito de Ci (controlador derivativo):

XCi + Ri XCi A = - Rf/ XCi- quando XCi = C temos efeito derivativo e proporcional iguais e isto ocorre na freqncia:

(221)

- para freqncias muito altas prevalece o efeito de XCi (controlador proporcional):

XCi + Ri Ri A = - Rf/ Ri

Fig. 74 Diferenciador e sua resposta em freqncia

Fig. 75 Diferenciador com resistor Ri e sua resposta em freqnciaCIRCUITO COM DIODOS

A associao de diodos e AOs resulta em circuitos interessantes como retificadores de preciso, limitadores, detetores de mximo e mnimo, etc

No retificador de meia onda no inversor mostrado na Fig. 76, temos que para o diodo iniciar a conduo preciso ter 0,7V na tenso de sada e 0,7V dividido pelo ganho A do AO na entrada. Isto significa que a barreira do diodo se reduziu para 7V, ou seja, praticamente um diodo ideal. Aps o diodo entrar em conduo a RN fechada e a tenso de sada fica igual da entrada.

se Vi > 0 D conduz e Vo = Vi

se Vi < 0 D no conduz e Vo = 0

No retificador de meia onda no inversor mostrado na Fig. 77, temos:

se Vi > 0 D1 conduz, fecha a RN e Vo = 0

se Vi < 0 D2 conduz, fecha a RN por Rf e A = - Rf/Ri

Fig. 76 Retificador de meia onda no inversor e sua resposta Vo x Vi

Fig. 77 Retificador de meia onda inversor79

_1477148256.unknown

_1477293208.unknown

_1477405239.unknown

_1484377530.unknown

_1484378132.unknown

_1484378232.unknown

_1484378297.unknown

_1484378394.unknown

_1484381016.unknown

_1484381173.unknown

_1484378311.unknown

_1484378247.unknown

_1484378179.unknown

_1484378203.unknown

_1484378147.unknown

_1484378017.unknown

_1484378090.unknown

_1484378103.unknown

_1484378039.unknown

_1484377577.unknown

_1484377594.unknown

_1484377553.unknown

_1477499363.unknown

_1477578598.unknown

_1477645834.unknown

_1477684850.unknown

_1477686715.unknown

_1484376478.unknown

_1484376842.unknown

_1477687707.unknown

_1477687335.unknown

_1477685519.unknown

_1477685975.unknown

_1477646810.unknown

_1477646889.unknown

_1477644477.unknown

_1477645671.unknown

_1477645728.unknown

_1477578849.unknown

_1477578944.unknown

_1477578756.unknown

_1477556235.unknown

_1477558023.unknown

_1477578072.unknown

_1477557780.unknown

_1477502197.unknown

_1477553650.unknown

_1477502144.unknown

_1477491538.unknown

_1477498472.unknown

_1477498584.unknown

_1477498610.unknown

_1477498560.unknown

_1477494453.unknown

_1477495547.unknown

_1477496074.unknown

_1477492151.unknown

_1477492952.unknown

_1477488456.unknown

_1477491231.unknown

_1477491267.unknown

_1477491207.unknown

_1477405381.unknown

_1477405443.unknown

_1477405333.unknown

_1477324904.unknown

_1477404335.unknown

_1477404747.unknown

_1477405052.unknown

_1477405199.unknown

_1477404830.unknown

_1477404434.unknown

_1477404662.unknown

_1477379926.unknown

_1477380184.unknown

_1477404223.unknown

_1477404292.unknown

_1477380022.unknown

_1477379777.unknown

_1477379853.unknown

_1477379766.unknown

_1477309642.unknown

_1477323177.unknown

_1477324516.unknown

_1477324644.unknown

_1477323297.unknown

_1477322834.unknown

_1477322921.unknown

_1477322698.unknown

_1477308080.unknown

_1477309629.unknown

_1477295849.unknown

_1477293295.unknown

_1477293267.unknown

_1477230237.unknown

_1477290348.unknown

_1477291486.unknown

_1477293176.unknown

_1477293177.unknown

_1477292666.unknown

_1477290435.unknown

_1477291425.unknown

_1477291436.unknown

_1477290894.unknown

_1477290365.unknown

_1477232857.unknown

_1477290129.unknown

_1477290304.unknown

_1477232867.unknown

_1477230460.unknown

_1477230493.unknown

_1477232110.unknown

_1477230340.unknown

_1477223914.unknown

_1477226914.unknown

_1477227791.unknown

_1477229269.unknown

_1477226937.unknown

_1477227787.unknown

_1477225348.unknown

_1477226637.unknown

_1477226697.unknown

_1477224023.unknown

_1477225339.unknown

_1477206578.unknown

_1477223580.unknown

_1477223905.unknown

_1477206680.unknown

_1477223570.unknown

_1477151328.unknown

_1477206461.unknown

_1477148432.unknown

_1475908067.unknown

_1476027284.unknown

_1476030058.unknown

_1477039873.unknown

_1477045032.unknown

_1477045162.unknown

_1477058276.unknown

_1477061303.unknown

_1477062484.unknown

_1477062531.unknown

_1477060310.unknown

_1477058548.unknown

_1477058234.unknown

_1477058243.unknown

_1477045647.unknown

_1477058106.unknown

_1477045091.unknown

_1477045134.unknown

_1477045049.unknown

_1477041700.unknown

_1477041836.unknown

_1477043221.unknown

_1477043989.unknown

_1477043110.unknown

_1477041778.unknown

_1477041105.unknown

_1477031634.unknown

_1477033395.unknown

_1477039131.unknown

_1477032571.unknown

_1477033318.unknown

_1477031711.unknown

_1476032063.unknown

_1476193190.unknown

_1476193800.unknown

_1476032264.unknown

_1476031796.unknown

_1476031834.unknown

_1476032011.unknown

_1476030685.unknown

_1476029780.unknown

_1476030027.unknown

_1476030035.unknown

_1476029814.unknown

_1476028013.unknown

_1476028329.unknown

_1476028907.unknown

_1476028035.unknown

_1476027995.unknown

_1475946766.unknown

_1475952302.unknown

_1475953299.unknown

_1475953833.unknown

_1475953940.unknown

_1475953747.unknown

_1475953450.unknown

_1475952365.unknown

_1475953188.unknown

_1475952342.unknown

_1475951183.unknown

_1475952253.unknown

_1475946813.unknown

_1475916477.unknown

_1475916958.unknown

_1475945750.unknown

_1475916971.unknown

_1475916611.unknown

_1475915724.unknown

_1475915740.unknown

_1475914650.unknown

_1475588710.unknown

_1475906759.unknown

_1475907901.unknown

_1475908062.unknown

_1475907313.unknown

_1475907333.unknown

_1475906830.unknown

_1475594748.unknown

_1475903063.unknown

_1475904483.unknown

_1475904548.unknown

_1475903149.unknown

_1475762606.unknown

_1475766117.unknown

_1475766128.unknown

_1475766054.unknown

_1475763314.unknown

_1475761146.unknown

_1475762534.unknown

_1475758245.unknown

_1475591791.unknown

_1475593614.unknown

_1475594643.unknown

_1475594740.unknown

_1475592568.unknown

_1475589530.unknown

_1475590108.unknown

_1475590892.unknown

_1475589985.unknown

_1475589027.unknown

_1474979993.unknown

_1475431715.unknown

_1475433032.unknown

_1475433097.unknown

_1475431729.unknown

_1475344361.unknown

_1475344461.unknown

_1475388662.unknown

_1474985075.unknown

_1474985105.unknown

_1474985020.unknown

_1086708197.unknown

_1087198743.unknown

_1087198831.unknown

_1474899236.unknown

_1087200724.unknown

_1087198771.unknown

_1087102022.unknown

_1087135993.unknown

_1087101964.unknown

_1086708403.unknown

_1086707732.unknown

_961849346.unknown

_970925610.unknown

_970926604.unknown

_1021920382.unknown

_1021920390.unknown

_1021920375.unknown

_970925694.unknown

_970925699.unknown

_970925805.unknown

_970925613.unknown

_961853387.unknown

_970925421.unknown

_970925607.unknown

_961849806.unknown

_961849926.unknown

_961849929.unknown

_961849924.unknown

_961849578.unknown

_961846943.unknown

_961847221.unknown

_961845905.unknown