T&S EQUIPAMENTOS ELETRÔNICOS

Manual do Usuário

UUUTTTPPP111222888---888444 PPPlllaaacccaaa dddeee DDDeeessseeennnvvvooolllvvviiimmmeeennntttooo

dddeee SSSiiisssttteeemmmaaasss DDDiiigggiiitttaaaiiisss

T&S Equipamentos Eletrônicos R. Raul La Sierra Pereira, 140 • Jd. Bandeirante

CEP: 13562-170 • São Carlos • SP Tel./Fax: (16) 271-1002

Esta página foi intencionalmente deixada em branco.

Conteúdo

Dispositivos Lógicos Programáveis _______________________________________ 4 Conceitos ________________________________________________________ 4 Tipos de Dispositivos _______________________________________________ 5 PLD Altera EPM7128SLC84 _________________________________________ 7

Altera MAX + PLUS II ________________________________________________ 12 Visão Geral______________________________________________________ 12 Instalação _______________________________________________________ 12 Utilização Básica _________________________________________________ 13

Placa de Desenvolvimento UTP 128-84 ___________________________________ 17 Visão Geral______________________________________________________ 17 Principais Características ___________________________________________ 19 Estrutura ________________________________________________________ 21 Pinagem ________________________________________________________ 24

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

4

Dispositivos Lógicos Programáveis

Conceitos, Tipos de Dispositivos, PLD Altera EPM7128SLC84.

Conceitos No desenvolvimento de projetos de sistemas digitais, onde se faz

necessário o uso de um grande número de portas lógicas, uma

alternativa para o projetista é o uso de Dispositivos Lógicos

Programáveis (Programmable Logic Device - PLD).

O PLD é um dispositivo constituído de um grande número de portas

lógicas e flips-flops que são internamente conectados. A programação

destes dispositivos é feita mediante uma “queima” seletiva de fusíveis

internos, que pode ser feito pelo fabricante do componente mediante

instruções do projetista, ou então pelo próprio usuário final, utilizando-

se um equipamento denominado unidade de programação.

O uso de PLDs é justificado em projetos que necessitem de um número

muito elevado de CIs padrões. O uso de PLDs possibilita grandes

vantagens: redução do espaço físico ocupado nas placas de circuito

impresso; menor consumo de energia; menor dissipação de potência;

processo de montagem nas placas mais fácil e menos oneroso; maior

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

5

confiabilidade devido à utilização de menos componentes, possuindo

menos conexões sujeitas à falhas.

Os primeiros PLDs possuíam apenas um bloco lógico, que realizava

operações, conectado internamente aos pinos de entrada e saída do

componente. Com a evolução, estes componentes incorporam uma

estrutura de interconexões programáveis que lhes permitiu flexibilizar

ainda mais a programação.

Tipos de Dispositivos A seguir é apresentado um resumo das principais denominações

utilizadas para os Dispositivos Lógicos Programáveis.

Field-Programmable Device (FPD): é um termo geral que se refere

a qualquer tipo de circuito integrado usado para a implementação de

hardware digital, onde o componente pode ser configurado pelo usuário

final para realizar diferentes tarefas. A programação destes dispositivos

geralmente envolve a colocação dos mesmos em um dispositivo

especial, denominado unidade de programação. Porém, alguns

dispositivos podem ser programados mesmo quando montados nos

circuitos.

Programmable Logic Device (PLD): corresponde a uma outra

denominação utilizada para os dispositivos do tipo Field-Programmable

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

6

Device (FPD). Porém, historicamente o termo PLD se refere a

dispositivos relativamente simples.

Programmable Logic Array (PLA): é um tipo relativamente pequeno

de FPD que contém dois níveis de lógica: um plano do tipo “E” e um

plano do tipo “OU”, onde ambos os níveis são programáveis.

Programmable Array Logic (PAL): é um tipo relativamente pequeno

de FPD que contém dois níveis de lógica: um plano do tipo “E” e um

plano do tipo “OU”, onde somente o plano “E” é programável. O

termo “PAL” é uma marca registrada da Advanced Micro Device.

Simple Programmable Logic Device (SPLD): corresponde a PLDs

do tipo simples.

Complex Programmable Logic Device (CPLD): corresponde a

PLDs do tipo complexo, que consistem no arranjo de diversos blocos

do tipo SPLD em um único encapsulamento.

Field-Programmable Gate Array (FPGA): é um FPD com uma

estrutura que permite uma grande capacidade lógica. Um dispositivo do

tipo FPGA oferece um número muito maior de flips-flops para utilização

do que um CPLD.

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

7

High Capacity Programmable Logic Device (HCPLD):

corresponde a uma denominação genérica tanto para CPLDs como

para FPGAs.

PLD Altera EPM7128SLC84 O PLD Altera EPM7128SLC84 é um dos componentes da família

MAX 7000 que é considerada a segunda geração da arquitetura MAX. A

arquitetura MAX usa a estrutura de matriz de arranjos múltiplos com

tecnologia de programação baseada nas células EPROM, ou E2PROM.

Na família MAX 7000, a estrutura é formada por macrocélulas que são

blocos baseados em termos produtos. Os dispositivos da Família MAX

7000 possuem de 1.000 a mais de 10.000 portas lógicas equivalentes. Os

componentes possuem encapsulamentos variando de 44 a 208 pinos,

nos formatos PLCC, PGA, QFP e TQFP. Os dispositivos mais rápidos

têm tempo de atraso lógico de até 5 ns, podendo operar com

freqüências de contadores de 178,6 MHz. Possuem bit de segurança

programável e todos os elementos desta família são suportados pelo

software de desenvolvimento Altera MAX + PLUS II.

Características do PLD Altera EPM7128SLC84:

ü Alta performance;

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

8

ü PLD programável baseado em E2PROM – segunda geração da arquitetura MAX;

ü Tecnologia CMOS;

ü Alimentação simples de 5 volts;

ü Interface multivoltagem – permite operar com lógica de 3,3 volts;

ü 2.500 portas utilizáveis;

ü 128 macrocélulas;

ü 8 blocos de arranjos lógicos;

ü Bit de segurança para proteção de projetos;

ü Encapsulamento PLCC de 84 pinos;

ü 68 pinos utilizáveis pelo usuário;

ü Interface padrão serial para programação;

Descrição funcional do PLD Altera EPM7128SLC84:

A arquitetura da família de dispositivos MAX 7000 inclui os seguintes elementos:

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

9

ü Arranjos de blocos lógicos (LAB);

ü Macrocélulas;

ü Expansores de termos produto;

ü Arranjos de interconexão programáveis (PIA);

ü Blocos de controle de entrada e saída.

A arquitetura MAX 7000S inclui, para cada macrocélula, quatro entradas

dedicadas que podem ser utilizadas em aplicações gerais ou ainda como

entradas de alta velocidade, sinais de controle global (clock, clear e dois

sinais de habilitação de saídas). Cada macrocélula avançada pode ser

configurada para operação combinacional, ou seqüencial. É composta

de três blocos funcionais: o arranjo lógico, a matriz de seleção de termos

produto e o registrador programável.

As versões MAX 7000S incorporam uma interface serial padrão IEEE

1149, ou JTAG (Joint Test Action Group), que possibilita a programação

na própria placa de circuito impresso. Essa tecnologia é denominada

ISP (In-System Programmer), e através dela pode-se programar o

dispositivo sem ter que retirá-lo de seu local de operação. Os

dispositivos da família MAX 7000S possuem quatro pinos destinados

para programação, que também podem ser usados como pinos de I/O.

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

10

A Figura 1 mostra o diagrama de blocos genérico dos PLDs da família

MAX 7000S.

Figura 1 – Diagrama de blocos dos PLDs da família

Altera MAX 7000S

O PLD Altera EPM7128SLC84 é encontrado no encapsulamento

PLCC 84 pinos mostrado na Figura 2. Alguns pinos são reservados para

alimentação e quatro deles são também utilizados na programação do

dispositivo.

D I S P O S I T I V O S L Ó G I C O S P R O G R A M Á V E I S

11

Figura 2 – Pinagem do PLD Altera EPM7128SLC84

M A X + P L U S I I

12

Altera MAX + PLUS II

Visão Geral, Instalação, Utilização Básica.

Visão Geral

O aplicativo Altera MAX + PLUS II (Altera Multiple Array MatriX

Programmable Logic User System) é um ambiente de desenvolvimento

multiplataforma que pode ser facilmente se adaptado às necessidades

específicas no projeto de sistemas digitais utilizando-se lógica

programável. Com a sua utilização é possível criar, editar e simular

circuitos e sistemas digitais dos mais simples aos bastante complexos,

podendo ainda ser utilizado para a programação de componentes. Sua

interface com o usuário é bastante intuitiva e de fácil aprendizado.

Instalação Os requisitos necessários para a instalação do aplicativo Altera MAX +

PLUS II em um microcomputador padrão PC são: processador

Pentium ou superior, sistema operacional Windows NT 4.0 ou

Windows 95 ou superiores; mouse de 2 ou 3 botões e porta de interface

paralela. Para a instalação do aplicativo Altera MAX + PLUS II

aconselha-se a leitura da Seção 1 - “MAX+PLUS II Installation” do

Manual Getting Started da Altera Corporation.

M A X + P L U S I I

13

Utilização Básica Após a inicialização é exibida a tela inicial do aplicativo, como mostrado na Figura 3.

Figura 3 – Tela inicial do aplicativo Altera MAX +

PLUS II

O aplicativo Altera MAX + PLUS II permite a criação de um projeto

de quatro maneiras distintas:

ü Editor Gráfico (Graphic Editor) – Editor onde o usuário

pode criar circuitos digitais (com extensões gdf ou sch)

utilizando-se símbolos pré-definidos ou criados pelo usuário e

armazenados em bibliotecas;

M A X + P L U S I I

14

ü Editor de Símbolos (Symbol Editor) – Editor de blocos

lógicos ou símbolos criados pelo usuário (com extensão sym);

ü Editor de Texto (Text Editor) – Editor de texto que utiliza

uma linguagem de programação (com extensão tdf) para o

desenvolvimento de hardware de circuitos lógicos: VHDL –

Very High Speed Integrated Circuit (VHSIC) Hardware Description

Language ou AHDL – Altera Hardware Description Language;

ü Editor de Formas de Onda (Waveform Editor) – Editor

usado para simulação (com extensão scf) de circuitos.

A Figura 4 mostra o menu de seleção do tipo de projeto a ser

desenvolvido com o uso do aplicativo Altera MAX + PLUS II.

Figura 4 – Seleção do tipo de projeto no Altera MAX +

PLUS II

M A X + P L U S I I

15

O desenvolvimento do projeto de um sistema digital utilizando se

Altera MAX + PLUS II pode ser subdivida em: criação do projeto,

verificação do projeto e programação do dispositivo. Cada uma dessas

etapas pode ser desenvolvida de maneiras diferentes, como ilustrado na

Figura 5.

Figura 5 – Ambiente de desenvolvimento do

Altera MAX + PLUS II

A versão completa do Altera MAX + PLUS II oferece 11 aplicativos

totalmente integrados que podem ser observados na Figura 6.

M A X + P L U S I I

16

Figura 6 – Aplicativos que compõem o ambiente de

programação Altera MAX + PLUS II

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

17

Placa de Desenvolvimento UTP 128-84

Visão Geral, Principais Características, Estrutura, Pinagem.

Visão Geral A Placa de Desenvolvimento UTP 128-84 tem como principal característica a possibilidade de fornecer um ambiente de desenvolvimento robusto e completo de sistemas digitais utilizando Dispositivos Lógicos Programáveis (PLD – Programmable Logic Device). Através do uso do aplicativo Altera MAX + PLUS II da Altera Corporation, o usuário pode desenvolver projeto de sistemas digitais utilizando linguagens de descrição de hardware (VHDL e AHDL, por exemplo). Além da programação nestas linguagens, pode ser utilizado um ambiente gráfico para o desenvolvimento dos projetos, utilizando-se símbolos pré-definidos ou criados pelo usuário. Estas características são ideais para o ensino de graduação em Engenharia Elétrica, de Computação, Controle e Automação, Ciência da Computação e Sistemas de Informação, além de cursos técnicos, profissionalizantes e de extensão. A Placa de Desenvolvimento UTP 128-84 pode ser programada diretamente através da porta paralela de um microcomputador, utilizando-se o aplicativo Altera MAX + PLUS II da Altera Corporation. Outra característica importante da Placa de Desenvolvimento UTP 128-84 é a não necessidade de componentes adicionais, bem como a ligação de fios e cabos externos, minimizando assim o tempo para o desenvolvimento de sistemas digitais, evitando

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

18

ainda a possibilidade de danos por erros de conexão. A Figura 7 mostra uma foto da Placa de Desenvolvimento UTP 128-84, vista pelo lado dos componentes.

Figura 7 – Placa de Desenvolvimento UTP 128-84

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

19

Principais Características ü Baseada no PLD Altera EPM7128SLC84: possui alto

desempenho, 84 pinos, 2.500 portas lógicas, 128 macrocélulas,

8 blocos lógicos, reprogramável, tecnologia E2PROM;

ü Quatro displays de sete segmentos multiplexados: podem ser

utilizados para a indicação de valores numéricos,

desenvolvimento de contadores e relógios digitais, etc;

ü Oito LEDs para indicação do estado lógico das saídas:

permitem a rápida visualização do estado lógico de até oito

saídas simultaneamente;

ü 16 chaves do tipo alavanca para geração de entradas digitais:

permite a entrada de níveis lógicos na forma individual ou na

forma de byte ou word;

ü Interface de expansão com pinos de entrada/saída para ligação

externa de outros dispositivos: pode ser utilizada para controlar

dispositivos periféricos, tais como: motores de passo,

memórias, servomotores, conversores A/D e D/A, PWMs,

teclados, etc;

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

20

ü Base de tempo interna de 10MHz com cristal: permite o

desenvolvimento de sistemas digitais que necessitem de uma

base de tempo precisa tais como relógios, temporizadores,

geradores de código, etc;

ü Compatível com o software Altera Max + Plus® II: permite o

desenvolvimento de sistemas digitais utilizando linguagem de

descrição de hardware ou o através de ambiente gráfico;

ü Programação diretamente pelo microcomputador utilizando a

porta de impressora;

ü Interface de comunicação serial padrão RS-232C: permite o

desenvolvimento de sistemas com comunicação serial com

microcomputadores e outros equipamentos;

ü Interface de comunicação paralela: permite o desenvolvimento

de sistemas com comunicação bidirecional paralela com

computadores e outros equipamentos;

ü Dispositivo de programação (ByteBlaster) incorporado na placa;

ü Não necessita de nenhum componente adicional e nem

mesmo a ligação de fios permitindo o teste imediato dos

sistemas desenvolvidos, evitando ainda erros de conexão;

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

21

ü Proteção contra configuração indevida dos pinos de entrada e

saída: evita que uma configuração errônea de pinos danifique o

PLD;

ü Alimentação 127V / 220V através de conversor AC/DC.

Estrutura A Placa de Desenvolvimento UTP 128-84 possui como elemento

principal o PLD Altera EPM7128SLC84. Sua estrutura pode ser

subdivida nos seguintes blocos funcionais: fonte de alimentação

DC/DC, interface serial, interface de programação / interface paralela,

displays de sete segmentos, indicadores do tipo LEDs, chaves de

entrada digital, gerador de clock e barramento de expansão. A Figura 8

mostra o diagrama de blocos da Placa de Desenvolvimento UTP 128-

84 e a Figura 9 mostra a distribuição dos blocos na placa de circuito

impresso.

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

22

Figura 8 – Diagrama de blocos da Placa de

Desenvolvimento UTP 128-84

A Figura 9 mostra a distribuição dos blocos funcionais na Placa de

Desenvolvimento UTP 128-84, tendo ao centro o PLD Altera.

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

23

Figura 9 – Aspecto da Placa de Desenvolvimento UTP 128-84

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

24

Pinagem LEDs indicadores:

A Placa de Desenvolvimento UTP 128-84 possui oito LEDs para

indicação do estado lógico das saídas Eles permitem a rápida

visualização do estado lógico de até oito saídas simultaneamente. São

ativos através da aplicação de um nível lógico “1” ao terminal

apropriado. A Figura 10 mostra o aspecto dos LEDs da Placa de

Desenvolvimento UTP 128-84.

Figura 10 – LEDs para a indicação do estado lógico das

saídas

Os LEDs são numerados de 0 a 7, da esquerda para direita, e sua pinagem está mostrada no Quadro 1.

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

25

Quadro 1 – Pinagem dos LEDs indicadores da Placa de Desenvolvimento UTP 128-84

AÇÃO LED PINO DO PLD

LED 0 60

LED 1 58

LED 2 57

LED 3 56

LED 4 55

LED 5 54

LED 6 52

0: LED apagado

1: LED aceso

LED 7 51

Displays de sete segmentos:

A Placa de Desenvolvimento UTP 128-84 possui quatro displays de sete

segmentos, com ponto decimal. Os displays são multiplexados, isto é,

somente um deles pode ser acionado de cada vez, sendo que os

mesmos compartilham um mesmo barramento de sinais. O usuário

deve então selecionar qual dos displays deve ser aceso. Os displays foram

agrupados dois a dois, existindo no meio de cada grupo dois LEDs

denominados LED9 e LED10. Desta forma os displays podem ser

utilizados para a indicação de valores numéricos, desenvolvimento de

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

26

contadores e relógios digitais, etc. A Figura 11 mostra o posicionamento

dos displays de sete segmentos na Placa de Desenvolvimento UTP 128-

84.

Figura 11 – Displays de sete segmentos da Placa de

Desenvolvimento UTP 128-84

A Figura 12 mostra a disposição dos segmentos de LED em um display de sete segmentos.

Figura 12 – Disposição dos segmentos no display de sete

segmentos

O Quadro 2 mostra a pinagem dos segmentos e LEDs dos displays da

Placa de Desenvolvimento UTP 128-84. Como os displays são

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

27

multiplexados, além do nível lógico que deve ser aplicado ao segmento

que se deseja acender, deve-se habilitar um dos displays. Os displays são

denominados de DSP1 a DSP4, numerados da esquerda para direita.

Quadro 2 – Pinagem dos segmentos e LEDs dos displays da Placa de Desenvolvimento UTP 128-84

AÇÃO SEGMENTO PINO DO PLD

SEG A 75

SEG B 76

SEG C 70

SEG D 73

SEG E 74

SEG F 77

SEG G 79

SEG DP 69

LED 9 61

0: apagado

1: aceso

LED 10 63

Os segmentos dos displays e os sinais de habitação são ativos em nível

lógico 1. O Quadro 3 mostra os pinos do PLD utilizados para a

habilitação dos displays da Placa de Desenvolvimento UTP 128-84.

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

28

Quadro 3 – Pinos de habilitação dos displays da Placa de Desenvolvimento UTP 128-84

AÇÃO DISPLAY PINO DO PLD

DSP1 68

DSP2 67

DSP3 65

0: apagado

1: aceso DSP4 64

Chaves para entrada de níveis lógicos:

A Placa de Desenvolvimento UTP 128-84 possui 16 chaves do tipo

alavanca para geração de entradas digitais, permitindo a entrada de níveis

lógicos na forma individual ou ainda na forma de byte ou word. As chaves

são numeradas de 0 a 15, como mostrado na Figura 13.

Figura 13 – Chaves para entrada de níveis lógicos

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

29

O Quadro 4 mostra os pinos do PLD utilizados como entrada dos

sinais gerados pelas chaves. As chaves geram nível lógico 0 quando a

alavanca está posicionada para baixo e nível lógico 1 quando a alavanca

está posicionada para cima.

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

30

Quadro 4 – Pinagem das chaves para entrada de níveis lógicos da Placa de Desenvolvimento UTP 128-84

AÇÃO CHAVE PINO DO PLD

CH 0 30

CH 1 34

CH 2 36

CH 3 39

CH 4 41

CH 5 45

CH 6 48

CH 7 50

CH 8 31

CH 9 33

CH 10 35

CH 11 37

CH 12 40

CH 13 44

CH 14 46

0 (p/ baixo): nível 0

1 (p/ cima): nível 1

CH 15 49

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

31

Interface paralela e de programação:

A Placa de Desenvolvimento UTP 128-84 possui uma interface de

comunicação paralela que permite o desenvolvimento de sistemas com

comunicação bidirecional paralela com computadores e outros

equipamentos. A interface paralela também incorpora o dispositivo de

programação (ByteBlaster) do PLD Altera EPM7128SLC84. A Figura 14

mostra o conector de 26 vias da interface paralela e de programação da

Placa de Desenvolvimento UTP 128-84.

Figura 14 – Interface paralela e de programação da Placa

de Desenvolvimento UTP 128-84

O Quadro 5 mostra os pinos do PLD correspondentes a cada um dos

pinos da interface paralela e de programação.

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

32

Quadro 5 – Pinagem utilizada na interface paralela e de programação da Placa de Desenvolvimento UTP 128-84

SINAL PINO DO PLD PINO CONECTOR DB-25

TIPO

STROBE 25 1 Entrada

D0 5 2 Bidirecional

D1 6 3 Bidirecional

D2 8 4 Bidirecional

D3 9 5 Bidirecional

D4 12 6 Bidirecional

D5 15 7 Bidirecional

D6 16 8 Bidirecional

D7 17 9 Bidirecional

ACK 18 10 Saída

BUSY 20 11 Saída

PAPER END 21 12 Saída

SELECT OUT 22 13 Saída

AUTO FEED 29 14 Entrada

ERROR 24 15 Saída

INIT 27 16 Entrada

SELECT IN 28 17 Entrada

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

33

Interface serial:

A Placa de Desenvolvimento UTP 128-84 possui uma interface de

comunicação serial padrão RS-232C que permite o desenvolvimento de

sistemas digitais com comunicação serial com microcomputadores e

outros equipamentos eletrônicos. É utilizado um circuito integrado para

a conversão dos sinais do padrão RS-232C para TTL e vice-versa. Os

sinais disponíveis nesta interface são Tx (Transmissão de dados), Rx

(Recepção de dados), CTS (Clear to Send) e RTS (Request to Send). A

Figura 15 mostra o circuito integrado para a conversão de níveis e o

conector DB-9 da interface serial padrão RS-232C da Placa de

Desenvolvimento UTP 128-84.

Figura 15 – Interface serial padrão RS-232C da Placa de

Desenvolvimento UTP 128-84

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

34

O Quadro 6 mostra os pinos do PLD correspondentes a cada um dos

pinos da interface serial da Placa de Desenvolvimento UTP 128-84.

Quadro 6 – Pinagem utilizada na interface serial da Placa de Desenvolvimento UTP 128-84

SINAL PINO DO PLD PINO CONECTOR DB-9

TIPO

Tx 11 2 Saída

Rx 57 3 Entrada

RTS 60 6 Saída

CTS 58 7 Entrada

GND – 5 Referência

Barramento de expansão:

A Placa de Desenvolvimento UTP 128-84 possui um barramento de

expansão com pinos para ligação externa de outros dispositivos que

podem ser configurados pelo usuário. São disponíveis no barramento

de expansão 20 pinos de sinais provenientes do PLD que podem ser

configurados como entrada, saída ou do tipo bidirecional. Alguns pinos

existentes no barramento de expansão são compartilhado com os LEDs

e com os displays de sete segmentos. Além destes pinos, são disponíveis

no barramento de expansão o sinal de clock, 4 sinais provenientes das

chaves, 4 sinais provenientes da interface serial, além da alimentação e

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

35

terra. A interface de expansão pode ser utilizada para controlar

dispositivos periféricos, tais como: motores de passo, dispositivos de

memória, servomotores, conversores A/D e D/A, PWMs, teclados,

etc. A Figura 16 mostra o conector do barramento de expansão da Placa

de Desenvolvimento UTP 128-84.

Figura 16 – Conector do barramento de expansão da

Placa de Desenvolvimento UTP 128-84

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

36

Quadro 7 – Pinagem do barramento de expansão da Placa de Desenvolvimento UTP 128-84

PINO CONECTOR

PINO DO PLD SINAL TIPO

1 NC 12 Vcc Alimentação

2 NC 12 Vcc Alimentação

3 11 Tx Entrada

4 57 Rx Entrada

5 60 RTS Entrada

6 58 CTS Entrada

7 75 SEG A Entrada

8 76 SEG B Entrada

9 70 SEG C Entrada

10 73 SEG D Entrada

11 74 SEG E Entrada

12 77 SEG F Entrada

13 79 SEG G Entrada

14 69 SEG DP Entrada

15 60 LED 0 Entrada

16 58 LED 1 Entrada

17 57 LED 2 Entrada

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

37

PINO CONECTOR

PINO DO PLD FUNÇÃO TIPO

18 56 LED 3 Entrada

19 55 LED 4 Entrada

20 54 LED 5 Entrada

21 52 LED 6 Entrada

22 51 LED 7 Entrada

23 61 LED 9 Entrada

24 63 LED 10 Entrada

25 NC +5Vcc Alimentação

26 NC +5Vcc Alimentação

27 30 CH 0 Saída

28 34 CH 1 Saída

29 36 CH 2 Saída

30 39 CH 3 Saída

31 NC GND Referência

32 NC GND Referência

33 NC 10MHz Saída

34 NC GND Referência

P L A C A D E D E S E N V O L V I M E N T O U T P 1 2 8 - 8 4

38

Gerador de clock:

A Placa de Desenvolvimento UTP 128-84 possui uma base de tempo

interna de 10MHz com cristal: permite o desenvolvimento de sistemas

digitais que necessitem de uma base de tempo precisa tais como

relógios, temporizadores, geradores de código, etc. O sinal de clock,

com freqüência de 10MHz é aplicado diretamente ao pino 83 do PLD

Altera. A Figura 17 mostra co circuito para geração da base de tempo de

10MHz da Placa de Desenvolvimento UTP 128-84.

Figura 17 – Circuito para geração da base de tempo de

10MHz da Placa de Desenvolvimento UTP 128-84

Existe uma chave do tipo push-button que permite interromper temporariamente o funcionamento do gerador de clock. Este procedimento pode ser necessário no início de uma operação de gravação do PLD, evitando que a aplicação contínua do sinal de clock interfira na gravação.

39

Esta página foi intencionalmente deixada em branco.