UniversidadeFederaldePernambuco ......UniversidadeFederaldePernambuco CentrodeTecnologiaeGeociências DepartamentodeEngenhariaElétrica Pós-GraduaçãoemEngenhariaElétrica DiegoDiasdeMenezes

Universidade Federal de PernambucoCentro de Tecnologia e GeociênciasDepartamento de Engenharia ElétricaPós-Graduação em Engenharia Elétrica

Diego Dias de Menezes

Técnica de Projeto de Amplificador de Potência Classe EAplicado a IEEE 802.15.4

Recife2010

Diego Dias de Menezes

Técnica de Projeto de Amplificador de Potência Classe EAplicado a IEEE 802.15.4

Dissertação submetida ao Programa dePós-Graduação em Engenharia Elétrica daUniversidade Federal de Pernambuco comoparte dos requisitos para obtenção do graude Mestre em Engenharia Elétrica.Área de concentração: Eletrônica.

Orientador: Prof. Edval José PinheiroSantos

Recife

2010

Catalogação na fonteBibliotecária Maria Luiza de Moura Ferreira, CRB-4 / 1469

M543t Menezes, Diego Dias de. Técnica de projeto de amplificador de potência classe E aplicado a IEE 802.15.4 /Diego Dias de Menezes. - 2017.

86 folhas, il., tabs., abr., sigl., simb.

Orientador: Prof. Dr. Edval José Pinheiro Santos. Dissertação (Mestrado) – Universidade Federal de Pernambuco. CTG. Programa de

Pós-Graduação em Engenharia Elétrica, 2017. Inclui Referências.

1. Engenharia Elétrica. 2. Amplificador de potência. 3. Classe E. 4. IEEE 802.15.4. 5. Redede sensores sem fio. I. Santos, Edval José Pinheiro (Orientador). II. Título.

UFPE 621.3 CDD (22. ed.) BCTG/2018-11

PARECER DA COMISSAÃ O EXAMINADORA DE DEFESA DE DISSERTAÇAÃ O DO MESTRADO ACADEÊ MICO DE

TÍTULO

“TÉCNICA DE PROJETO DE AMPLIFICADOR DE POTÊNCIA CLASSE E APLICADO A IEEE 802.15.4”

A comissãão exãminãdorã compostã pelos professores: EDVAL JOSEÉPINHEIRO SANTOS, DES/UFPE, ODILON MAROJA DA COSTA PEREIRA FILHO,DES/UFPE e JOAÃ O PAULO CERQUINHO CAJUEIRO, DES/UFPE sob ã presideênciã doprimeiro, considerãm o cãndidãto DIEGO DIAS DE MENEZESAPROVADO.

Recife, 19 de fevereiro de 2010.

RAFAEL DUEIRE LINSCoordenãdor do PPGEE

EDVAL JOSÉ PINHEIRO SANTOSOrientãdor e Membro Titulãr Interno

JOÃO PAULO CERQUINHO CAJUEIROMembro Titulãr Externo

ODILON MAROJA DA COSTA PEREIRA FILHOMembro Titulãr Externo

Dedico esta dissertação às pessoas maispróximas que dividiram comigo asalegrias e as inquietações: à minhamãe, Miriam; ao meu pai, Ovidio;

à minha esposa, Michelle; às minhasirmãs: Tayana e Janaina.

Agradecimentos

Agradeço primeiramente a Deus por todas as boas dádivas e todo presente perfeito.Gostaria de agradecer à minha família mais próxima: minha esposa, meu pai, minha mãee minhas irmãs. Eles foram o que precisei ao longo de toda esta jornada. Em especial,gostaria de agradecer à minha esposa por ter dividido comigo as alegrias e inquietaçõesadvindas deste trabalho. Com meu pai e com minha mãe tenho uma dívida impagável.Agradeço à minha mãe o incentivo aos estudos e ao trabalho árduo me dado desde minhaidade mais jovem. Ao meu pai, agradeço a experiência de vida passada e os conselhossempre oportunos.

Agradeço ao meu professor e orientador Edval pelo trabalho incansável de fazer doLDN um laboratório de pesquisa de referência. Este trabalho não teria sido possível sem ainfra-estrutura de projeto de circuitos integrados e caracterização de circuitos eletrônicosdisponíveis no LDN.

Gostaria de agradecer aos colegas da SiliconReef. Obrigado pelo suporte dadodurante todo este trabalho. Em especial a Filipe e a Tallita, meus colegas de graduação,companheiros do LDN e colegas de trabalho na SiliconReef.

ResumoEsta dissertação apresenta o projeto e implementação de um amplificador de potênciaclasse E com especificação que está de acordo com o sugerido pelo padrão IEEE 802.15.4.Para o projeto é assumido que o indutor choke é infinito e o transistor MOS é umachave ideal. Os componentes da rede passiva de saída do amplificador foram ajustados viasimulação, utilizando modelos reais do transistor. Foram feitas duas implementações doamplificador, uma integrada, e outra, discreta. Na implementação integrada, com potênciade saída de 250 mW , tensão de alimentação de 2 V , freqüência de transmissão de 915MHz, e fator de qualidade da rede passiva de saída de 5, foi utilizada a tecnologia 0, 35µm, processo c35b4, da Austriamicrosystems. O projeto seguiu dois fluxos, um com asferramentas profissionais da Mentor Graphics, e outro com ferramentas gratuitas, Electrice SpiceOpus. Na implementação discreta, com potência de saída de 3 W , alimentação de12, 5 V e freqüência de transmissão de 520 MHz, foi utilizado o transistor MRF1513N.A implementação discreta foi realizada para validar a metodologia de projeto usada nocaso da implementação integrada. Também foi projetado o circuito de interface entre omodulador Offset Quadrature Phase-Shift Keying - OQPSK e o amplificador.

Palavras-chave: Amplificador de potência. Classe E. IEEE 802.15.4. Rede de sensoressem fio.

AbstractThis dissertation presents the design and implementation of a compliant IEEE 802.15.4class E power amplifier. The choke inductor is assumed to be infinite and the MOStransistor is assumed to be an ideal switch. The passive load network components wereadjusted via simulation using real transistor models. Two implementations of the poweramplifier were done, one integrated and other discrete. The integrated implementationhas an output power of 250 mW , a supply voltage of 2 V , carrier frequency of 915MHz, and load network quality factor of 5. The 0.35 µm technology, c35b4 process,of Austriamicrosystems was used for the integrated power amplifier design. Two designflows were followed, one flow using the Mentor Graphics professionals tools, and theother flow using only free tools, like Electric and SpiceOpus. The discrete implementationhas an output power of 3 W , a supply voltage of 12.5 V , a carrier frequency of 520MHz and used the off-the-shelf MRF1513N NMOS transistor component. The discreteimplementation was done to validate the design methodology followed in the case of theintegrated implementation. It was also designed the interface circuit between the OQPSKmodulator and the power amplifier.

Keywords: Power amplifier. Class E. IEEE 802.15.4. Wireless sensor network.

Lista de ilustrações

Figura 1 – Pilha de protocolos do Zigbee. . . . . . . . . . . . . . . . . . . . . . . 19Figura 2 – Transceptor super-heteródino usando uma combinação de tecnologias

de circuitos integrados. . . . . . . . . . . . . . . . . . . . . . . . . . . 20Figura 3 – Curva de capacidade de potência normalizada versus ciclo de trabalho. 22Figura 4 – Arquitetura de Sensor Inteligente Integrado desenvolvido no LDN. . . 24Figura 5 – Modelo genérico simplificado para compreensão dos amplificadores

lineares. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27Figura 6 – Topologia clássica de amplificador de potência classe F. . . . . . . . . 28Figura 7 – Linha de transmissão finita terminada em uma impedância de carga ZL. 29Figura 8 – Circuito equivalente do classe F na freqüência da portadora. . . . . . . 31Figura 9 – (a) Diagrama de blocos do amplificador de potência classe E, (b) topo-

logia de baixa ordem de um amplificador de potência classe E. . . . . 33Figura 10 – (a) Curvas teóricas da tensão entre dreno e fonte, e corrente de dreno

do transistor de potência, (b) detalhe da aproximação com derivadanula da curva da tensão de dreno do transistor de potência. . . . . . . 35

Figura 11 – Esquemático do amplificador de potência classe E. . . . . . . . . . . . 36Figura 12 – Esquemático do amplificador classe E usado no desenvolvimento das

equações de projeto. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37Figura 13 – Sinal ideal de saída do driver que excita o terminal de porta do transistor

de potência. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38Figura 14 – Diagrama de blocos do classe E incluindo o estágio de driver. . . . . . 44Figura 15 – Amplificador classe F funcionando como driver. . . . . . . . . . . . . . 45Figura 16 – Amplificador pseudo-classe E funcionando como driver. . . . . . . . . 46Figura 17 – Circuito de casamento de impedância em L: (a) tipo elevação, (b) tipo

abaixamento. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47Figura 18 – Geometrias possíveis de indutores integrados planares: (a) indutor de

geometria retangular, (b) indutor de geometria circular, (c) indutor degeometria octogonal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Figura 19 – Modelo completo com perdas para indutor integrado. . . . . . . . . . 50Figura 20 – Ponto de compressão de 1 dB em amplificadores de potência. . . . . . 52Figura 21 – Efeito do fenômeno de compressão no formato do sinal de saída de

amplificadores de potência. . . . . . . . . . . . . . . . . . . . . . . . . 53Figura 22 – Tabela retirada da norma IEEE 802.15.4. . . . . . . . . . . . . . . . . 55Figura 23 – Diagrama em blocos do circuito de casamento de impedância de entrada. 56Figura 24 – Esquema elétrico do circuito de casamento de impedância de entrada

do amplificador de potência classe E. . . . . . . . . . . . . . . . . . . . 57

Figura 25 – Esquema elétrico do amplificador de potência classe E discreto. . . . . 58Figura 26 – Esquema elétrico do circuito de transformação de impedância de saída

do amplificador de potência classe E discreto. . . . . . . . . . . . . . . 59Figura 27 – Desenho ilustrativo de um guia de onda coplanar com plano de terra. . 61Figura 28 – (a) Desenho da placa de circuito impresso, (b) desenho da PCI para

caracterização do duroid e do guia. . . . . . . . . . . . . . . . . . . . . 64Figura 29 – Testbench para determinação das dimensões ótimas W e L da chave

NMOS de potência. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67Figura 30 – Curva PAE versus n. . . . . . . . . . . . . . . . . . . . . . . . . . . . 68Figura 31 – Esquema elétrico do circuito de transformação de impedância de saída

do amplificador de potência classe E integrado. . . . . . . . . . . . . . 69Figura 32 – Testbench do núcleo do classe E e circuito de casamento de impedância

de saída. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70Figura 33 – Curvas de Vd, Id e Vin. . . . . . . . . . . . . . . . . . . . . . . . . . . . 71Figura 34 – (a)Tensão de saída Vout no domínio do tempo, (b) FFT de Vout. . . . . 72Figura 35 – Modelo π do indutor usado no Asitic. . . . . . . . . . . . . . . . . . . 73Figura 36 – Resultado obtido do Asitic para os componentes elétricos do modelo

dos indutores: (a) L2, (b) L1. . . . . . . . . . . . . . . . . . . . . . . . 74Figura 37 – Circuito incluindo a capacitância do pad e indutância do bondwire. . . 75Figura 38 – Testbench para simular o impacto dos parasitas do modelo real do

indutor L2 na performance do amplificador. . . . . . . . . . . . . . . . 76Figura 39 – Testbench incluindo não-idealidades do indutor L2 e circuito de driver. 77Figura 40 – Resultados da simulação do testbench inlcuindo os parasitas de L2 e o

circuito de driver : (a) sinal Vg de tensão no terminal de porta da chavede potência, (b) sinais Vd e Id. . . . . . . . . . . . . . . . . . . . . . . 78

Figura 41 – Resultados da simulação do testbench incluindo os parasitas de L2 e ocircuito de driver : (a) função de transferência Vout

Vinem dB, (b) função

de transferência VoutVin

em unidades de V/V . . . . . . . . . . . . . . . . . 79Figura 42 – Testbench para simular o efeito do modelo real do indutor de choke L1

na performance do amplificador. . . . . . . . . . . . . . . . . . . . . . 80Figura 43 – Leiaute do amplificador de potência classe E usando o IC Station. . . 81

Lista de tabelas

Tabela 1 – Equações de projeto para os componentes passivos. . . . . . . . . . . . 38Tabela 2 – Equações para estimar os componentes parasitas do modelo elétrico de

um indutor integrado planar. . . . . . . . . . . . . . . . . . . . . . . . 49Tabela 3 – Especificações do protótipo discreto do amplificador classe E. . . . . . 56Tabela 4 – Valores numéricos para os componentes do circuito de casamento de

entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57Tabela 5 – Equações de projeto para os componentes passivos da implementação

discreta. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57Tabela 6 – Valores de projeto para os componentes passivos do protótipo discreto. 58Tabela 7 – Valores de projeto para os componentes do circuito de transformação

de impedância do protótipo discreto. . . . . . . . . . . . . . . . . . . . 59Tabela 8 – Tabela dos indutores e capacitores usados no protótipo discreto. . . . . 60Tabela 9 – Especificações de projeto para o amplificador classe E integrado. . . . . 65Tabela 10 – Equações de projeto para os componentes passivos. . . . . . . . . . . . 65Tabela 11 – Valores de projeto para os componentes passivos. . . . . . . . . . . . . 65Tabela 12 – Valores das métricas para simulação do testbench da figura 29 para

n = 200. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68Tabela 13 – Expressões de projeto para os componentes do circuito de transformação

de impedância do amplificador integrado. . . . . . . . . . . . . . . . . 69Tabela 14 – Resultados da simulação do testbench da figura 32. . . . . . . . . . . . 70Tabela 15 – Valores dos parâmetros geométricos dos indutores. . . . . . . . . . . . 74Tabela 16 – Resultados da simulação com o modelo com perdas de L2. . . . . . . . 76Tabela 17 – Valores dos dispositivos passivos depois do processo de sintonia. . . . . 76Tabela 18 – Resultados da simulação com o modelo com perdas de L2 e circuito de

driver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77Tabela 19 – Resultados da simulação com o modelo com perdas de L2, circuito de

driver e L1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Lista de abreviaturas e siglas

ASK Amplitude Shift Keying - Modulação por Chaveamento de Amplitude

BICMOS Contração de Bipolar-CMOS

BPSK Binary Phase Shift Keying - Modulação por Chaveamento de FaseBinária

BSIM Berkeley Short-Channel IGFET Model - Modelo de Transistor MOSFETdesenvolvido na Universidade da Califórnia, Berkeley

CMOS Complementary Metal-Oxide-Semiconductor - Semicondutor de Metal-Óxido Complementar

ESR Equivalent Series Resistance - Resistência Equivalente Série

FSK Frequency Shift Keying - Modulação por Chaveamento de Frequência

GaAs Arseneto de Gálio

IEEE Institute of Electrical and Electronics Engineers - Instituto de Engenhei-ros Elétricos e Eletrônicos

IF Intermediate Frequency - Freqüência Intermediária

LDMOS Laterally Diffused Metal Oxide Semiconductor

LDMOSFET LDMOS Field Effect Transistor

LDN Laboratório de Dispositivos e Nanoestruturas

LR-WPAN Low Rate Wireless Personal Area Network - Redes sem Fio Pessoais deBaixa Taxa de Transmissão

MOSFET Metal-Oxide-Semiconductor Field Effect Transistor - Transistor deEfeito de Campo Metal-Óxido-Semicondutor

NMOS MOSFET canal N

OQPSK Offset Quadrature Phase-Shift Keying - QPSK deslocado

PCI Placa de Circuito Impresso

PSK Phase Shift Keying - Modulação por Chaveamento de Fase

QPSK Quadrature Phase-Shift Keying - Chaveamento por Deslocamento defase em Quadratura

RFIC Radio Frequency Integrated Circuit - Circuito Integrado de Rádio-Freqüência

RFID Radio Frequency Identification - Identificação por Rádio-Freqüência

SMD Surface Mounted Device - Dispositivo de Montagem Superficial

SSIP Smart Sensor in Packaging - Sensor Inteligente Integrado em Empaco-tamento

VHDL VHSIC Hardware Description Language - Linguagem de Descrição deHardware VHSIC

VHSIC Very High Speed Integrated Circuits - Circuito Integrado de VelocidadeMuito Alta

SRF Self Ressonance Frequency - Freqüência de auto-ressonância

WSN Wireless Sensor Network - Rede de Sensores sem Fio

Lista de símbolos

Prf Potência de RF dissipada na carga

DC Direct Current - Corrente contínua

PDC Potência total DC fornecida pela fonte de alimentação

η Eficiência de dreno do amplificador de potência

Pout Potência de saída do amplificador de potência

Pin Potência de entrada do amplificador de potência

VDD Tensão de alimentação do amplificador de potência

D Fator ou ciclo de trabalho da tensão de entrada do amplificador depotência

PN Capacidade de potência normalizada do amplificador de potência

Vdmax Valor máximo da tensão no terminal de dreno do transistor de potência

Idmax Valor máximo da corrente do terminal de dreno do transistor de potência

PAE Eficiência de potência adicionada do amplificador de potência

G Ganho do amplificador de potência

VTH Tensão de limiar do transistor MOSFET

RL Resistência de carga do amplificador de potência

Lchoke Indutor de choke do amplificador de potência

Lf Indutor do filtro de saída do amplificador de potência

Cf Capacitor do filtro de saída do amplificador de potência

Cb Capacitor de bloqueio da componente DC do sinal de saída

Q Fator de qualidade do circuito ressonante de saída

Ltanque Indutor do circuito-tanque de saída do amplificador de potência

Ctanque Capacitor do circuito-tanque de saída do amplificador de potência

W Largura do canal do transistor MOSFET

L Comprimento do canal do transistor MOSFET

RDSON Resistência entre os terminais de dreno e fonte do transistor MOSFET

Vds Tensão entre os terminais de dreno e fonte do transistor MOSFET

Ids Corrente que flui através dos terminais de dreno e fonte do transistorMOSFET

Sumário

1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171.1 Zigbee e o padrão IEEE 802.15.4 . . . . . . . . . . . . . . . . . . . . 181.2 Transceptores em rádio freqüência . . . . . . . . . . . . . . . . . . . . 181.3 Figuras de Mérito . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191.3.1 Eficiência de Dreno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191.3.2 Eficiência de Potência Adicionada . . . . . . . . . . . . . . . . . . . . . . 201.3.3 Capacidade de Potência Normalizada . . . . . . . . . . . . . . . . . . . . 211.3.4 Ganho de potência . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221.4 Estado da arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221.5 Objetivos e motivação deste trabalho . . . . . . . . . . . . . . . . . . 231.6 Descrição dos capítulos da dissertação . . . . . . . . . . . . . . . . . 23

2 AMPLIFICADORES DE POTÊNCIA . . . . . . . . . . . . . . . . . 252.1 Classificação dos Amplificadores de Potência . . . . . . . . . . . . . . 262.2 Amplificadores Lineares . . . . . . . . . . . . . . . . . . . . . . . . . . 262.3 Amplificadores não-lineares . . . . . . . . . . . . . . . . . . . . . . . . 282.3.1 Amplificador classe F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282.3.2 Amplificador Classe E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 322.4 Considerações sobre os Circuitos de Drivers . . . . . . . . . . . . . . 432.4.1 Classe F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442.4.2 Circuito inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442.4.3 Pseudo-classe E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442.5 Circuitos transformadores de impedância . . . . . . . . . . . . . . . . 452.6 Generalidades sobre implementação de componentes passivos inte-

grados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472.7 Sobre as técnicas de modulação e a escolha do amplificador de

potência . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3 PROJETO E IMPLEMENTAÇÃO DO AMPLIFICADOR DE PO-TÊNCIA CLASSE E . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.1 Amplificador de Potência Classe E Discreto . . . . . . . . . . . . . . 553.2 Amplificador de Potência Classe E Integrado . . . . . . . . . . . . . . 643.2.1 Comentários sobre o leiaute . . . . . . . . . . . . . . . . . . . . . . . . . 77

4 CONCLUSÕES E SUGESTÕES . . . . . . . . . . . . . . . . . . . . 824.1 Conclusões . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

4.2 Sugestões para trabalhos futuros . . . . . . . . . . . . . . . . . . . . . 84

REFERÊNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

17

1 Introdução

A expansão do mercado de dispositivos móveis de comunicação sem-fio deu umgrande incentivo ao desenvolvimento de novos circuitos integrados de rádio-freqüência(Radio Frequency Integrated Circuit, RFIC). Aparelho celular, telefone e MODEM sem fio,pager, etiqueta de rádio-freqüência RFID (do inglês, Radio Frequency Identification Tag) éuma pequena lista de produtos onde RFIC’s encontram aplicação.

Circuitos integrados de rádio-freqüência precisam lidar com vários aspectos dedesempenho: ruído, linearidade, ganho, eficiência, velocidade e consumo de potência.Como resultado, implementações tradicionais de transceptores (transmissor e receptor)usam mais de uma tecnologia de fabricação de circuitos integrados (LARSON, 1998).Apesar dos blocos de RF possuírem menos dispositivos que os circuitos digitais, eles sãoinerentemente mais complexos e desafiadores, tipicamente o projetista precisa considerartodas as não-linearidades e efeitos de segunda ordem.

18

1.1 Zigbee e o padrão IEEE 802.15.4O Zigbee é um padrão de tecnologia de rede sem-fio proposto em 2002 com a

formação da Zigbee Alliance (IEEE, 2006). Foi desenvolvido visando aplicações de baixocusto alimentadas por bateria, tais como: automação predial, controle industrial e comercial,assistência médica pessoal e sistemas de etiquetas avançadas.

O padrão IEEE 802.15.4 define as camadas físicas e de acesso ao meio de redessem fio pessoais de baixa taxa de transmissão (do inglês Low rate Wireless Personal AreaNetwork, LR-WPAN ) atendendo as seguintes características:

• Fácil instalação;

• Transferência de dados confiável;

• Baixo custo;

• Tempo de funcionamento longo de bateria;

• Protocolo simples e flexível;

• Operação em bandas não-licenciadas: 868 MHz, 915 MHz, e 2, 4 GHz.

Como pode ser visto na figura 1, a camada mais baixa da pilha de protocolos doZigbee, a camada física, é definida pelo padrão IEEE 802.15.4. Portanto, os requisitos deprojeto do amplificador de potência classe E desenvolvido neste trabalho respeitam estepadrão.

1.2 Transceptores em rádio freqüênciaUm transceptor multichip super-heteródino clássico implementado usando uma

combinação de tecnologias de circuitos integrados é mostrado na figura 2. As tecnologiasde Arseneto de Gálio (GaAs), bipolar e filtros baseados em dispositivos a onda acústica desuperfície são usadas para implementação da seção de RF. A tecnologia bipolar é usadapara a seção da freqüência intermediária (Intermediate Frequency, IF), e a tecnologiaCMOS é usada para a seção de banda-base. O avanço da tecnologia CMOS tornou possível(MILIOZZI et al., 2000) a implementação de transceptores usando somente esta tecnologia.Por exemplo, em (EYNDE et al., 2001) é mostrado uma implementação em CMOS deum transceptor completo para Bluetooth. Implementações de transceptores totalmenteem CMOS é desejável devido à redução de custo do chip. O objetivo deste trabalho é odesenvolvimento de um dos blocos mais desafiadores da seção de RF usando tecnologiaCMOS, o amplificador de potência.

19

Figura 1 – Pilha de protocolos do Zigbee.

Fonte: Zigbee Alliance

1.3 Figuras de MéritoAs figuras de mérito são um meio de quantificar a qualidade de uma implementação.

As figuras de mérito aplicadas às implementações de amplificadores de potência sãoexplicadas nesta seção.

1.3.1 Eficiência de Dreno

A eficiência de dreno (Drain Efficiency, DE) é um modo importante de avaliar aquantidade de potência desperdiçada pelo amplificador. Ela é definida como

η = PrfPDC

, (1.1)

onde Prf é a potência de RF dissipada na carga, e PDC é a potência total DC fornecidapela fonte de alimentação. Esta métrica assume valores no intervalo 0 ≤ η ≤ 1. O casoideal ocorre quando η = 1, toda a potência DC disponível é convertida em potência de RFsem perdas no processo de conversão.

20

Figura 2 – Transceptor super-heteródino usando uma combinação de tecnologias de circui-tos integrados.

Fonte: Adaptado de (HELLA; ISMAIL, 2002).

1.3.2 Eficiência de Potência Adicionada

A eficiência de dreno despreza a quantidade de potência do sinal de entradanecessária para chavear o transistor entre as regiões de operação de corte e saturação.Se uma quantidade grande de potência de entrada é exigida, a eficiência de dreno podefornecer uma visão incompleta da qualidade do amplificador. Por isso é definida uma outrafigura de mérito chamada de eficiência de potência adicionada (Power Added Efficiency,PAE). Por exemplo, um amplificador entregando 1 W de potência de saída para a carga,recebendo da fonte de alimentação 2 W de potência DC, e gastando 100 mW de potênciade entrada para chavear o transistor de potência; possui DE de 50 % e PAE de 45 %.Outro amplificador entregando também 1 W de potência de saída para a carga, recebendo2 W de potência DC, e gastando 1 mW de potência de entrada para chavear o transistor;possui DE de 50 % e PAE de 49, 95 %. Como a potência do sinal de entrada necessáriapara chavear o transistor de potência também é drenada da fonte de alimentação, a segundaimplementação claramente é mais eficiente do que a primeira, embora a eficiência de drenoseja igual para os dois amplificadores.

A equação para a eficiência de potência adicionada é dada por

21

PAE = Pout − PinPDC

(1.2)

onde Pout é potência de saída entregue a carga, e Pin é a potência de entrada necessáriapara chavear o transistor de potência.

1.3.3 Capacidade de Potência Normalizada

A capacidade de Potência Normalizada (normalized power output capability) é dadapela equação

PN = PrfVdmaxIdmax

(1.3)

onde Prf é a potência de RF dissipada na carga, Vdmax e Idmax são respectivamente atensão de dreno máxima e a corrente de dreno máxima experimentadas pelo transistor depotência.

Esta figura de mérito é uma forma de quantificar o estresse relativo à que o transistorde potência está submetido. Não é uma medida de estresse absoluto, mas uma quantidadenormalizada pelo máximo estresse que o dispositivo estaria submetido se a condição demáxima corrente e máxima tensão de dreno ocorressem simultaneamente. Esta figura demérito deve ser maximizada em um amplificador, pois quanto mais próximo o seu valorestá da unidade, menor o estresse relativo à que o transistor está sujeito.

Como a potência RF de saída faz parte da especificação do projeto, assumindoeste valor fixo, um baixo valor de PN pode acusar a ocorrência de uma tensão Vdmax alta.Se este valor for mais alto que a tensão de ruptura de dreno-fonte do transistor NMOS,o amplificador não poderá ser integrado, pelo menos não sem mudar algum parâmetroda especificação. Portanto, a capacidade de potência normalizada é um indicativo dapossibilidade de se integrar o respectivo transistor de potência. Para maximizarmos estamétrica no projeto de um amplificador de potência classe E devemos usar um fator detrabalho D igual a 0, 5 para o sinal de tensão Vin aplicado à porta do transistor de potência.A figura 3 mostra a curva teórica de PN em função do ciclo de trabalho D. A curvaapresenta um máximo global em D igual a 0, 5. Neste ponto, PN é igual a 0, 0981.

No que diz respeito à esta figura de mérito, o classe E tem a pior performance dosamplificadores, lineares e não-lineares. Tipicamente o transistor está submetido a maiorestresse que nas outras classes de amplificadores. Um resultado derivado deste é que atensão máxima experimentada pelo dreno do transistor NMOS é maior no classe E. Ovalor teórico de Vdmax é igual a 3, 5620VDD.

22

Figura 3 – Curva de capacidade de potência normalizada versus ciclo de trabalho.

Fonte: Adaptado de (RAMZ, 2004).

1.3.4 Ganho de potência

O ganho de potência é normalmente expresso na unidade decibel. A equação paraesta figura de mérito é

Ganho = G = 10log(PrfPin

) (1.4)

onde Prf é a potência RF de saída e Pin é a potência de entrada.

1.4 Estado da arteApesar de implementação de transceptores completamente integrados ser foco

de várias publicações, o amplificador de potência é implementado on chip em poucasdestas (ROFOUGARAN et al., 1998), (MELLY et al., 2000). O primeiro amplificador depotência CMOS reportado para banda não-licenciada de 915 MHz (ROFOUGARAN etal., 1994) entregava de 20 µW a 20 mW de potência de saída, sendo alimentado por 3 Ve implementado em tecnologia de 1 µm. Uma etapa de fabricação extra foi empregadapara remover o substrato abaixo do indutor, a fim de aumentar seu fator de qualidade. Foimedida uma eficiência de dreno de 25 %, e quando usado indutores externos, foi medidauma eficiência de dreno 40 %.

23

Em (WONG et al., 1996), um amplificador de potência de 1 W em tecnologiaBiCMOS é reportado. A eficiência de potência adicionada medida é de 30 % usando umafonte de alimentação de 5 V . Em (SOWLATI et al., 1995) é reportada a implementaçãode um amplificador de potência classe E integrado usando tecnologia GaAs MESFET.Esta implementação entrega 250 mW de potência de saída a uma freqüência de 835 MHz,alimentado por 2, 5 V . Nestas condições de operação é medida uma eficiência de potênciaadicionada de 50 %. Um amplificador classe F é usado como estágio de driver. A partirdesta publicação, amplificadores classe E ganharam bastante interesse na comunidadeacadêmica. Em (TSAI; GRAY, 1999), um classe E entregando 1 W de potência de saída,operando a 1, 9 GHz, usando uma alimentação de 2 V e implementado em tecnologiaCMOS 0, 35 µm é reportado. O requisito de potência de entrada necessária para chavear otransistor de potência é reduzido fazendo o amplificador operar como oscilador cuja saídaé forçada a acompanhar a freqüência de excitação da entrada. O casamento de impedânciade saída é realizado com componentes externos, e todos os indutores são implementadosusando a indutância parasita dos fios (bondwire) que conectam o chip ao empacotamento.Uma eficiência de potência adicionada de 48 % é medida.

1.5 Objetivos e motivação deste trabalhoUma das linhas de pesquisa do Laboratório de Dispositivos e Nanoestruturas (LDN)

é obter um sensor inteligente integrado (Smart Sensor in Packaging, SSIP). Este sensorinteligente integrado teria parte de projeto analógico dedicado, parte de projeto de sinalmisto dedicado, um microcontrolador em VHDL implementado no LDN, chamado deLAMPIÃO, e um módulo de comunicação CAN, chamado de MARIA.

O presente trabalho se insere no esforço de fornecer comunicação sem fio ao sensorinteligente. Um desenho ilustrativo do que se imagina para este sensor está mostradona figura 4. O sensor inteligente seria aplicado no monitoramente de grandezas físicasimportantes na área de exploração de petróleo. Um sensor piezoelétrico mediria a pressãodentro de um duto de petróleo, esta informação seria modulada e convertida em formatodigital para ser enviada para um terminal de processamento. Existindo uma implemen-tação integrada de um rádio, pode-se fornecer ao sistema a capacidade de transmitir ainformação sem necessidade de fio, reduzindo o custo de instalação e manutenção dos nósde monitoramento.

1.6 Descrição dos capítulos da dissertaçãoSegue uma descrição de como esta dissertação está organizada. O capítulo 1 mostra

a tendência existente na área de pesquisa e desenvolvimento para se integrar todo umtransceptor em um único chip. A tecnologia CMOS foi escolhhida para cumprir esta tarefa.

24

Figura 4 – Arquitetura de Sensor Inteligente Integrado desenvolvido no LDN.

Fonte: Grupo de pesquisa do LDN.

Os protocolos de redes de curto alcance permitiram a execução desta tarefa por relaxaremos requisitos de potência de saída. É comentado também a importância de se ter umaimplementação integrada de um transmissor no LDN.

O capítulo 2 contêm a teoria que fundamenta todo o desenvolvimento deste trabalho.O capítulo começa diferenciando os amplificadores de potência lineares dos não-lineares.Justifica-se, então, a escolha pela implementação de um amplificador chaveado. Em seguida,a teoria do classe E é desenvolvida.

No capítulo 3, a metodologia adotada para projeto do classe E é explicada. Asimplementações integrada e discreta do amplificador são descritas, as escolhas de projetosão justificadas e os resultados obtidos são mostrados.

No capítulo 4, é apresentada a relevância deste trabalho e são feitas sugestões paratrabalhos futuros.

25

2 Amplificadores de Potência

O amplificador de potência é o bloco responsável por transformar a potênciaDC fornecida pela fonte de alimentação em potência de rádio-freqüência necessária paratransmissão do sinal. Este é o bloco que dissipa maior quantidade de potência em umtransceptor. O projeto deste tipo de amplificador envolve grande quantidade de tentativa eerro, uma das razões pelas quais as implementações usando eletrônica discreta, ou híbrida,sejam preferidas às integradas (RAZAVI, 1998).

Este capítulo inicia-se estabelecendo a diferença conceitual entre os amplificadoreslineares e os não-lineares, e fornecendo uma breve explicação dos principais tipos deamplificadores de potência, dando-se mais atenção aos de tipo chaveado. Em seguida, ateoria do classe E é desenvolvida, e algumas considerações sobre os circuitos responsáveispela polarização dos dipositivos ativos são feitas. O capítulo finaliza com uma discussãosobre os circuitos transformadores de impedância, os desafios da implementação integradade dispositivos passivos, em particular indutores com alto fator de qualidade e a relaçãoentre a escolha da classe de amplificador e a modulação usada.

26

2.1 Classificação dos Amplificadores de PotênciaPode-se dividir os amplificadores de potência em duas grandes categorias: amplifi-

cadores lineares e não-lineares. A divisão em categorias se baseia no modo de operação dodispositivo ativo, transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)nas implementações usando tecnologia RF CMOS.

Nos amplificadores lineares, o MOSFET canal N opera como fonte de correntecontrolada por tensão, sendo portanto polarizado na região de saturação. Esta escolhabeneficia a linearidade das relações entre tensão de saída e entrada, e corrente de saída eentrada, mas prejudica a eficiência do amplificador. Existe uma corrente quiescente fluindodo terminal de dreno para o terminal de fonte do MOSFET durante todo o período dosinal de entrada, junto com uma tensão de polarização entre dreno e fonte. Portanto, existesempre potência sendo dissipada no transistor na forma de energia térmica. As classes deamplificadores que pertencem a esta categoria são: classe A, B, C e AB.

Nos amplificadores de potência não-lineares, o NMOS opera como chave, ora naregião linear (triodo), ora na região de corte. Como em uma chave ideal a dissipação teóricade potência por efeito Joule é nula, estes amplificadores possuem eficiência teórica de 100%. Não existe corrente fluindo através dos terminais da chave quando a tensão entre seusterminais é diferente de zero, e a tensão entre os terminais da chave é nula quando fluicorrente através de seus terminais.

2.2 Amplificadores LinearesAs classes de amplificadores lineares são chamadas de clássicas devido a sua

precedência histórica em relação a classe de amplificadores não-lineares. As quatro classesde amplificadores lineares podem ser entendidas a partir de um mesmo modelo elétrico,mostrado na figura 5(LEE, 1998). O resistor RL representa a carga, onde será entregue apotência de RF, que nos amplificadores de potência de transmissores de rádio-freqüência éa antena de transmissão. O indutor Lchoke funciona como fonte de corrente entregandopotência DC para o dreno do MOSFET canal N. Idealmente, o indutor Lchoke tem resistênciaparasita série igual a zero e reatância infinita na freqüência fundamental de operação. Odreno do transistor é conectado ao circuito ressoador formado por Lf e Cf por meio deCb, capacitor de bloqueio da componente DC do sinal. O capacitor Cb evita que potênciaDC seja dissipada na carga. Idealmente Cb tem resistência série igual a zero e reatânciazero na freqüência fundamental de operação.

O transistor é polarizado, nos amplificadores classe A, de forma que sua operaçãoseja quase-linear. Supondo que a tensão de entrada na porta do transistor obedece aseguinte forma

27

Figura 5 – Modelo genérico simplificado para compreensão dos amplificadores lineares.

Fonte: Próprio autor.

Vin = VBIAS + vincos(ωt),

então a desigualdade vin ≤ VBIAS − VTH deve ser obedecida, onde VTH é a tensão delimiar (threshold voltage) do MOSFET. Em sua operação, o MOSFET excursiona dentroda região de saturação, nunca operando nem no corte, nem na região de triodo. Umadiferença fundamental entre os amplificadores de potência classe A e os amplificadoresde pequenos sinais é que a corrente de saída nos amplificadores de potência classe A têmamplitude igual a uma percentagem significativa da corrente de polarização, e portanto éesperado existir distorção harmônica na tensão do dreno. Em amplificadores operando embanda estreita, o circuito tanque, formado pelos componentes Cf e Lf , resolve o problemada distorção filtrando o sinal do dreno. O amplificador classe A previlegia a linearidade ecompromete seriamente a eficiência. Nestes amplificadores, o transistor conduz correntedurante 100 % do período do sinal de entrada. Em um amplificador classe B, o transistorconduz corrente durante 50 % do período. No classe C, o transistor conduz corrente entre0 e 50 % do ciclo. Finalmente, em amplificadores classe AB existe fluxo de corrente atravésdo transistor durante 50 a 100 % do ciclo.

28

Figura 6 – Topologia clássica de amplificador de potência classe F.


2.3 Amplificadores não-linearesO MOSFET opera como chave em amplificadores não-lineares. Uma chave ideal

não dissipa potência na forma de energia térmica, pois sua resistência é zero quando achave está fechada, e a resistência é infinita quando a chave está aberta. Diferente dosamplificadores lineares, a eficiência teórica dos amplificadores chaveados pode chegar a 100%, se desconsideradas todas as não-idealidades. As classes de amplificadores que pertencema esta categoria são: classe D, E e F.

Nas duas seções que seguem as classes E e F serão analisadas. A topologia e oprincípio de funcionamento do amplificador classe F é explicado visto que esta classe érevisitada quando as topologias de circuitos de drivers forem discutidas.

2.3.1 Amplificador classe F

A topologia clássica de um amplificador classe F é mostrada na figura 6. O circuito-tanque, formado por Ltanque e Ctanque, é sintonizado na freqüência da portadora. Na análiseserá assumido que o fator de qualidade Q do filtro é alto o suficiente para funcionar comocurto-circuito para todas as freqüências fora da banda de interesse.

O comprimento da linha de transmissão é um quarto do comprimento de onda daportadora, e funciona como curto-circuito para todos os harmônicos pares da freqüênciafundamental, e como circuito aberto para todos os harmônicos ímpares. Portanto, tem-se umsinal que é a soma dos harmônicos ímpares da freqüência fundamental no terminal de dreno

29

Figura 7 – Linha de transmissão finita terminada em uma impedância de carga ZL.


do transistor, e de acordo com a teoria de séries de Fourier, o resultado é aproximadamenteuma onda quadrada. Segue a demonstração do princípio de funcionamento do amplificadorclasse F.

Considerando a linha de transmissão sem perdas da figura 7, a impedância deentrada é dada pela equação:

Zin = Z0ZL + jZ0tanβl

Z0 + jZLtanβl(2.1)

As equações de impedância de entrada de linhas de transmissão com comprimentosiguais à um múltiplo inteiro ímpar de λ

4 e à um múltiplo inteiro de λ2 são deduzidas.

Caso 1: l = (2n− 1)λ4 , onde n = 1, 2, 3, ...

Se a linha de transmissão tem comprimento igual a um múltiplo inteiro ímpar deλ/4, i.e. l = (2n− 1)λ4 , onde n = 1, 2, 3, ..., então

βl = 2πλ

(2n− 1)λ4 = (2n− 1)π2

tanβl = tan[(2n− 1)π2 ]→ ±∞

e portanto a partir da equação 2.1, a impedância de entrada da linha de transmissão fica

Zin = Z20

ZL(2.2)

30

Caso 2: l = nλ2 , onde n = 1, 2, 3, ...

Se o comprimento da linha de transmissão for um múltiplo inteiro de meio compri-mento de onda, i.e. l = nλ2 , onde n = 1, 2, 3, ..., então

βl = 2πλ

(nλ2 ) = nπ

tan(βl) = 0

e portanto a partir da equação 2.1, a impedância de entrada da linha de transmissão fica

Zin = ZL (2.3)

De volta a análise do circuito, na freqüência da portadora, o ressoador tanque operacomo circuito aberto. Se a impedância característica da linha de transmissão é feita igualà RL, pela equação 2.2, do terminal de dreno do MOSFET é visto uma impedância de

Zin = Z20

ZL= Z0

Na freqüência fundamental f0 da portadora, o circuito equivalente fica como nafigura 8. O circuito tanque opera como circuito aberto. O coeficiente de reflexão de tensãoé dado por

Γ = ZL − Z0

ZL + Z0(2.4)

fazendo Z0 = ZL obtêm-se Γ = 0; condição de casamento de impedância, onde não existeonda refletida na carga.

Nos harmônicos pares da freqüência fundamental o novo comprimento de onda fica

λ′ = v

f ′= v

2nf0= v

2n vλ0

= λ0

2n

onde n = 1, 2, 3, ... . O comprimento da linha de transmissão em relação ao novo compri-mento de onda λ′ é dado por

31

Figura 8 – Circuito equivalente do classe F na freqüência da portadora.


l = λ0

4 = 2nλ′

4 = nλ′

2

Portanto, para os harmônicos pares, a impedância de entrada vista pelo dreno doMOSFET canal N é

Zin = ZL =⇒ Zin = 0

Análise semelhante para os harmônicos ímpares da freqüência fundamental é feitano que segue. Nos harmônicos ímpares o novo comprimento de onda fica

λ′ = v

f ′= v

(2n− 1)f0= v

(2n− 1) vλ0

= λ0

(2n− 1)

onde n = 1, 2, 3, ... . O comprimento da linha de transmissão em relação ao novo compri-mento de onda é dado por

l = λ0

4 = (2n− 1)λ′

4

Portanto para os harmônicos ímpares, a impedância vista pelo nó do dreno dotransistor é

Zin = Z20

ZL= Z2

00 =⇒ Zin −→∞.

32

2.3.2 Amplificador Classe E

A primeira referência aos tipos de amplificadores de potência chaveados que pos-teriormente seriam conhecidos como classe E, foi feita por G. D. Ewing, em sua tese dedoutorado (EWING, 1964). Foi somente em 1975 (SOKAL; SOKAL, 1975) que N. Sokale A. Sokal estabeleceram a diferença entre os princípios de operação do classe E e dosoutros tipos de amplificadores, inclusive os amplificadores de potência lineares. O classe Etêm uma rede de carga (load network) sintetizada de forma que a eficiência é maximizadamesmo que os tempos de chaveamento sejam frações significativas do período do sinalna porta do dispositivo ativo. Em (SOKAL; SOKAL, 1975), os autores mediram umaeficiência de 96 % em 3, 9 MHz usando um par de transistores 2N3735 da Motorola.

Para minimizar as perdas de potência no transistor e conseqüentemente aumentara eficiência do amplificador, deve-se tentar minimizar:

• (a) A tensão entre os terminais de dreno e fonte da chave de potência quando existecorrente fluindo através destes terminais (estado chave fechada);

• (b) A corrente que flui através da chave de potência quando existe tensão entre seusterminais de dreno e fonte (estado chave aberta);

• (c) O intervalo de tempo de sobreposição de tensão e corrente diferentes de zeroentre os terminais de dreno e fonte.

Os amplificadores tipo C aplicam (a) e (b); os amplificadores tipo D aplicam (a),(b) e (c). As abordagens para aumento da eficiência adotadas antes do surgimento doclasse E eram baseadas na diminuição do tempo de chaveamento dos transistores. Oclasse E, porém, possui uma rede de carga que garante (c), mesmo quando os temposde chaveamento são porções significativas do período do sinal na porta do transistor. Atopologia desta rede de carga é mostrada na figura 9.

A parte (a) da figura 9 mostra o diagrama em blocos de um amplificador chaveadode terminação única. Da esquerda para direita, o primeiro bloco é o driver. Ele gera o sinalde onda quadrada que controla o segundo bloco, a chave de potência. O terceiro bloco é arede passiva de carga que filtra o sinal no terminal não aterrado da chave de potência, emolda o sinal de tensão neste nó e a corrente fluindo através dos terminais da chave demodo que não haja superposição entre os dois. O sinal filtrado é então entregue a carga.

O MOSFET canal N funciona como chave de potência. O circuito de driver éresponsável por gerar o sinal que excitará a porta do transistor, colocando o MOSFET orapara operar no corte, ora na saturação. A rede de carga pode ser um filtro passa baixa, ouum filtro passa banda para suprimir os harmônicos da freqüência fundamental na carga, e

33

Figura 9 – (a) Diagrama de blocos do amplificador de potência classe E, (b) topologia debaixa ordem de um amplificador de potência classe E.


se necessário, pode incluir um circuito de transformação de impedância. E finalmente acarga tipicamente é a antena de transmissão.

Todo amplificador em que o transistor opera como uma chave pode potencialmentepossuir alta eficiência, pois as condições (a) e (b) são naturalmente satisfeitas. Porém emimplementações práticas de amplificadores chaveados de alta eficiência, mesmo com umprojeto adequado do circuito de driver, uma quantidade de potência significativa podeser dissipada por efeito Joule, se o tempo de chaveamento for uma porção significatica doperíodo.

Para que uma implementação de amplificador chaveado esteja dentro da classe E,a mesma precisa satisfazer as oito condições listadas em seguida (SOKAL; SOKAL, 1975).Estas condições garantem a satisfação de (a), (b) e (c).

34

• Condições I e II: Satisfazer as condições (a) e (b) anteriormente descritas. Parasatisfazer estas duas condições é preciso minimizar a tensão sobre o transistor quandoem estado de chave fechada, i.e. minimizar a resistência RDSON do transistor; eminimizar a corrente de leakage quando o transistor estiver em estado de chave aberta.Estas condições são independentes do projeto da rede de carga. Elas dependem daescolha do transistor, no caso de uma implementação em eletrônica discreta; ou nocaso de uma implementação integrada, dependem da escolha das dimensões físicasW e L, do leiaute do MOSFET, e do circuito de driver ;

• Condição III: O tempo de chaveamento do MOSFET deve ser minimizado. Estacondição é satisfeita a partir da escolha, ou projeto do transistor, e do projetoadequado do circuito de driver.

A rede de carga é projetada de forma que a resposta no domínio do tempo datensão e corrente de dreno do MOSFET satisfaça as condições de IV a VI:

• Condição IV: A subida da tensão no dreno Vds do MOSFET deve ser atrasada nodesligamento da chave. No intervalo de tempo em que o transistor está chaveandodo estado ligado para desligado, a tensão de dreno do transistor deve apresentar umatraso na sua subida de um tempo suficiente para que a corrente através do drenocaia para valores próximos de zero.

• Condição V: A tensão de dreno Vds retorna para zero antes do transistor chavear doestado desligado para ligado.

• Condição VI: A derivada da tensão de dreno para fonte em relação ao tempo éaproximadamente zero no momento em que o transistor chaveia para o estado ligado.A curva de Vds(t) se aproxima de zero com derivada nula. Essa condição garantea insensibilidade da eficiência do classe E à possíveis variações nos valores doscomponentes passivos da rede de carga. No caso da implementação integrada, essacondição ataca o problema da dependência da eficiência com as varições estocásticasdo processo de fabricação, principalmente em relação aos valores absolutos de resistore capacitor. Na figura 10 é mostrado a curva Vds e a corrente Ids téoricas. Nessafigura pode-se observar a aproximação com derivada zero da curva da tensão dedreno.

Em 1977, Frederick H. Raab extendeu o trabalho dos Sokals (SOKAL; SOKAL,1975) deduzindo analiticamente as equações que governam a operação do amplificadorpara a topologia de classe E mostrada na figura 11. A rede de carga é formada por umcapacitor Cd em paralelo com o terminal de dreno e fonte do MOSFET canal N, umfiltro formado pelo capacitor Cf e pelo indutor Lf em série com a carga RL. Em seu

35

Figura 10 – (a) Curvas teóricas da tensão entre dreno e fonte, e corrente de dreno dotransistor de potência, (b) detalhe da aproximação com derivada nula dacurva da tensão de dreno do transistor de potência.


desenvolvimento analítico, Raab adicionou em série com o filtro uma indutância Le emexcesso. Essa indutância serve para fins analíticos, sendo na prática a diferença entrea reatância capacitica e indutiva do circuito ressonante na freqüência fundamental. Ashipóteses adotadas por Raab foram:

36

Figura 11 – Esquemático do amplificador de potência classe E.


1. O indutância do indutor de choke de RF L1 é grande o suficiente para que somentecorrente DC passe através dele, ou seja, o indutor é um circuito aberto para sinaisAC e um curto para sinais DC. Assume-se também que a resistência equivalentesérie (Equivalent Series Resistence, ESR) do indutor é igual a zero;

2. O fator de qualidade Q do circuito ressonante série é grande suficiente para serpossível aproximar o sinal na carga RL como uma senóide de freqüência igual àfreqüência fundamental f0 do sinal na porta do transistor;

3. O chaveamento do transistor é instântaneo e sem perdas;

4. O transistor tem resistência RDSON igual a zero quando ligado, e resistência aproxi-madamente infinita quando operando no corte;

5. O transistor pode suportar corrente IDS negativa e tensão VDS também negativa.

As equações que governam a operação do amplificador de potência sintonizado determinação única classe E e as equações de projeto dos componentes passivos, mostradasna tabela 1 serão deduzidas a partir do esquemático da figura 12. Neste esquemático foi

37

Figura 12 – Esquemático do amplificador classe E usado no desenvolvimento das equaçõesde projeto.


adicionado, em relação ao da figura 11, uma indutância Le em série com o filtro sintonizadona freqüência fundamental f0. A indutância Le é usada para ajustar a forma dos sinaisIds e Vds para que o produto de corrente e tensão no dreno de M1 seja zero. As equaçõesda tabela 1 foram deduzidas em função dos parâmetros de projeto: potência RF de saídaPout, tensão de alimentação VDD, fator de qualidade do circuito ressonante Q e freqüênciafundamental de transmissão f0. As não-idealidades dos componentes passivos, resistênciaequivalente série de capacitores e indutores, serão desconsideradas. Para satisfazer a terceirahipótese de Raab, o sinal na porta do transistor M1 será como mostrado na figura 13.Este sinal já inlcui a modulação em fase desejada no sinal de saída a ser transmitido pelaantena, mas não inclui modulação em amplitude.

Seja D o ciclo de trabalho dado pela expressão

D = TONT

onde TON é a porção do período total T em que Vin está em nível lógico alto. O desenvol-vimento será feito para D = 0, 5. A partir da segunda hipótese de Raab, pode-se assumirque o filtro de saída deixa passar somente a componente da freqüência fundamental datensão de dreno Vd do NMOS. Pode-se então escrever:

38

Figura 13 – Sinal ideal de saída do driver que excita o terminal de porta do transistor depotência.


Tabela 1 – Equações de projeto para os componentes passivos.

Símbolo Nome EquaçãoRL Resistência de carga 8

π2+4V 2DD

Pout

Le Indutância em excesso π(π2−4)2(π2+4)

V 2DD

ω0Pout

Lf Indutor do filtro 8π2+4

QV 2DD

ω0Pout

Cf Capacitor do filtro π2+48

Poutω0V 2

DDQ

Cd Capacitância paralela 1π

Poutω0V 2

DD

L1 Indutor de choke RF 10RLω0

Fonte: próprio autor.

v0 = Ksen(θ + φ) (2.5)

io = K

RL

sen(θ + φ) (2.6)

onde vo e io são respectivamente a tensão e corrente sobre a carga RL, K é a amplitudeda tensão na carga, θ é ω0t e φ é a defasagem angular da tensão na carga. O circuito seráanalisado em dois períodos distintos:

• Chave fechada: 0 < θ ≤ π

• Chave NMOS aberta: π < θ ≤ 2π

39

Usando a quarta hipótese de Raab, pode-se assumir que a tensão de dreno é iguala zero durante o intervalo de condução

Vd(0 < θ < π) = 0.

Como Vd é igual a tensão sobre o capacitor Cd, pode-se escrever sobre a corrente icatravés de Cd

ic = Cddvcdt

= 0.

Usando a Lei de Kirchoff das correntes para o nó do dreno:

Id = IL − io (2.7)

e substituindo a equação 2.6 em 2.7, obtêm-se

Id = IL −K

RL

sen(θ + φ).

Considerando que Rds −→∞ durante o intervalo de não-condução, pode-se escrever

ic = IL − io (2.8)

substituindo 2.6 em 2.8, obtêm-se:

ic = IL −K

RL

sen(θ + φ).

A partir da corrente do capacitor Cd, será desenvolvido a expressão para tensãode dreno quando o transistor não está conduzindo. Considerando que o capacitor estádescarregado no instante t = 0, então

Vd = vc(t) = 1Cd

∫ t

0ic(t)dt+ vc(0) = 1

Cd

∫ t

0ic(t)dt

Fazendo a mudança de variável θ = ωt, é obtido que

Vd = 1Cd

∫ θ/ω

0ic(θ)

dθ

ω= 1ωCd

∫ θ/ω

0ic(θ)dθ.

Lembrando que∫ π

0 icdθ = 0, têm-se que

Vd(θ) = 1ωCd

∫ θ

π[IL −

K

RL

sen(θ + φ)]dθ

Vd(θ) = 1ωCd

[ILθ + K

RL

cos(θ + φ)]θπ

40

Vd(θ) = 1ωCd

[IL(θ − π) + K

RL

cos(θ + φ)− K

RL

cos(π + φ)]

portanto

Vd(θ) = 1ωCd

[IL1(θ − π) + K

RL

(cos(θ + φ) + cosφ)] (2.9)

Aplicando a condição V, Vd(2π) = 0, na equação 2.9

1ωCd

[IL(2π − π) + K

RL

(cos(2π + φ) + cosφ)] = 0

de onde obtêm-se que

K

RL

= − π

2cos(φ)IL (2.10)

Substituindo a igualdade acima nas equações para corrente de dreno no período decondução e para a tensão de dreno no período de não condução, pode-se escrever

Id = IL + π

2cos(φ)ILsen(θ + φ); (2.11)

Vd = ILωCd

(θ − π)− π

2cos(φ) [cos(θ + φ) + cos(φ)]. (2.12)

Aplicando a condição VI do classe E na equação 2.12,

dVddθ

(θ = 2π) = 0,

é obtida a seguinte expressão para o valor de φ:

φ = tg−1(− 2π

) (2.13)

Neste ponto será usado a análise de Fourier. Expressando Vd como uma série deFourier da forma

Vd(θ) = a0 ++∞∑θ=1

ancos(nθ) + bnsen(nθ)

e usando a primeira hipótese de Raab de que o indutor de choke tem indutânciamuito alta, pode-se escrever

a0 = 12π

∫ 2π

0Vd(θ)dθ = VDD. (2.14)

41

Para sinais DC, o indutor de choke idealmente se comporta como um curto. Então,embora a tensão em Vd(θ) não seja igual a VDD para todo valor de θ, o valor médio de Vdé igual a VDD. Substituindo a equação 2.12 na equação 2.14, obtêm-se:

12π

∫ 2π

0

ILωCd

[(θ − π)− π

2cos(φ)(cos(θ + φ) + cos(φ))]dθ = VDD (2.15)

Desenvolvendo-se a equação 2.15 chega-se a uma expressão para a impedância vistaa partir da fonte de alimentação VDD:

VDDIL

= RDC = 1πωCd

. (2.16)

Usando a expressão 2.16, pode-se expressar Vd da seguinte forma:

Vd(θ) = πVDD(θ − π)− π

2cos(φ) [cos(θ + φ) + cos(φ)]

e desenvolvendo a equação acima chega-se a:

Vd(θ) = πVDD[θ − 3π2 −

π

2 cos(θ)− sen(θ)] (2.17)

Usando a segunda hipótese de Raab pode-se assumir que filtro formado por Cf e Lfé idealmente um curto na freqüência fundamental ω0, então pode-se escrever a componentena frequência fundamental da tensão de dreno Vd como

Vd|f=f0(θ) = v1 + vo(2.18)

onde v1 é a tensão no nó antes do indutor em excesso Le, como pode-se verna figura 11. Tanto v1 como vo são tensões senoidais na freqüência fundamental. Daequação 2.18 pode-se escrever

Vd

∣∣∣∣∣f=f0 = ωLediodθ

+Ksen(θ + φ)

fazendo a substituição da equação 2.5 na equação acima, obtêm-se

Vd

∣∣∣∣f=f0(θ) = ωLeK

RL

cos(θ + φ) +Ksen(θ + φ).(2.19)

Utilizando a expressão para os termos an e bn da série de Fourier podemos escreveras seguintes igualdades

an = 1π

∫ 0

2πVd(θ)sen(θ + φ)dθ =⇒ K = 1

π

∫ 0

2πVd(θ)sen(θ + φ)dθ (2.20)

42

bn = 1π

∫ 0

2πVd(θ)cos(θ + φ)dθ =⇒ ωLe

K

RL

= 1π

∫ 0

2πVd(θ)cos(θ + φ)dθ (2.21)

Desenvolvendo-se as equações 2.20 e 2.21 chega-se respectivamente às igualdades

K = −VDD4πcos(φ) (2.22)

ωLeK

RL

= AVDD, (2.23)

onde a constante A é igual a

A = π2π2

2 − 14 + π2

Neste ponto é possível deduzir as equações de projeto para os componentes passivosmostradas na tabela 1.

Resistência de carga RL

Manipulando as equações 2.22, 2.13, e a expressão abaixo

Pout = K2

RL

chega-se a expressão para a resistência de carga ótima:

RL = 8(π2 + 4)

V 2DD

Pout(2.24)

Capacitância paralela Cd

Manipulando as equações 2.16, 2.22 e 2.24 chega-se a expressão

Cd = 1π

Poutω0V 2

DD

(2.25)

Indutância em excesso Le

Manipulando as equações 2.23, 2.22, 2.13 e 2.24 chega-se a expressão

Le = π(π2 − 4)2(π2 + 4)

V 2DD

ω0Pout(2.26)

43

Indutância Lf e capacitância Cf do circuito tanque

A partir da expressão para o fator de qualidade Q = ω0LfRL

do circuito ressonante, eusando a equação 2.24 deduz-se a expressão para Lf :

Lf = 8(π2 + 4)

QV 2DD

ω0Pout(2.27)

Usando a equação para a freqüência de ressonância do filtro ω0 = 1√LfCf

, chega-sea equação para a capacitância Cf

Cf = π2 + 48

Poutω0V 2

DDQ(2.28)

Indutor de choke L1

Para determinar o valor do indutor de choke, usa-se a aproximação de que nafreqüência fundamental a impedância do choke deve ser muito maior do que a resistênciade carga ω0L1 >> RL, logo pode-se escrever que

L1 = 10RL

ω0(2.29)

2.4 Considerações sobre os Circuitos de DriversDe forma mais geral, o diagrama de blocos de um amplificador de potência classe E

deve conter um circuito de driver, como mostrado na figura 14. Este circuito recebe comoentrada o sinal modulado a ser transmitido e, preservando a informação de modulação,gera um sinal adequado para chavear o transistor de potência do núcleo do classe E.Idealmente este sinal é uma onda quadrada de amplitude grande o suficiente para colocaro transistor na região linear, como admitido no desenvolvimento das equações de projeto.Para o transistor de potência operar na região linear, as seguintes relações de tensõesdevem ser observadas:

• Vgs ≥ VTHNMOS BSIM3v3 processo c35b4 AMS→ Vg ≥ 0, 4655, condição necessária para

que o canal no MOSFET tipo enriquecimento seja induzido. O valor de 0, 4655V para a tensão de limiar foi obtida da netlist do modelo BSIM3v3 do transistorMOSFET de canal N para o processo c35b4 da foundry austriamicrosystems;

• Vgd > VTHN ⇒ Vg > VDD + VTHN ⇒ Vg > 2, 4655

44

Figura 14 – Diagrama de blocos do classe E incluindo o estágio de driver.


Essa onda quadrada pode ser gerada usando um dos três circuitos seguintes: circuitoinversor ou amplificador classe F ou pseudo-classe E (HELLA; ISMAIL, 2002).

2.4.1 Classe F

A melhor solução para gerar uma curva que aproxime de uma onda quadrada defreqüência igual à freqüência fundamental de transmissão, f = 915 MHz, é um amplificadorclasse F como mostrado na figura 15. Usa-se um dispositivo não-linear, neste caso umMOSFET canal N, para gerar os harmônicos da tensão de entrada aplicada na sua porta;dois circuitos ressonantes são sintonizados no primeiro e no terceiro harmônico de formaque estes harmônicos sejam somados no terminal do dreno do transistor. A soma destesdois harmônicos aproxima uma onda quadrada.

2.4.2 Circuito inversor

Usar um circuito inversor como driver aumenta significativamente o consumo decorrente, principalmente em altas freqüências. No entanto, usando o circuito inversor lógicopodemos evitar a existência de tensões negativas na porta do MOSFET de potência doamplificador classe E.

2.4.3 Pseudo-classe E

O esquema elétrico de um pseudo-classe E operando como driver é mostrado nafigura 16. Este circuito é simplesmente um estágio de amplificação passa-banda.

45

Figura 15 – Amplificador classe F funcionando como driver.


2.5 Circuitos transformadores de impedânciaA resistência RL do filtro de saída de um amplificador de potência classe E é dada

pela equação:

RL = 8(π2 + 4)

V 2DD

Pout

Tipicamente o valor desta resistência não é igual à impedância da antena detransmissão, sendo necessário portanto o uso de um circuito de casamento de impedância.Um circuito de casamento simples está mostrado na figura 17. O circuito da figura (a) éusado para fazer o casamento de RS com RP , onde RP é maior do que RS. O circuito dafigura (b) é usado para fazer o casamento de RP com RS, onde RP é maior do que RS. Nocircuito da figura (a) é realizado uma elevação da resistência, e no circuito da figura (b) érealizado um abaixamento.

As expressões de projeto para os circuitos mostrados na figura 17 são idênticas:

46

Figura 16 – Amplificador pseudo-classe E funcionando como driver.


Lm =

√RS(RP −RS)

ω(2.30)

Cm = 1ωRP

√RP −RS

RS

. (2.31)

No exposto acima assume-se que RS e RP possuem somente parte real. Quando a resistênciaRP na figura 17 parte (a), ou RS na figura 17 parte (b), possui parte real e imaginária,sendo da forma Z = R + jX, as equações de projeto tornam-se:

Lm =X +

√R(RS −R)ω

(2.32)

Cm = 1ωRS

√RS −RR

. (2.33)

47

Figura 17 – Circuito de casamento de impedância em L: (a) tipo elevação, (b) tipo abai-xamento.


2.6 Generalidades sobre implementação de componentes passivosintegradosO projeto de indutores com alto fator de qualidade é tão importante que usufruem

de um fluxo de projeto dedicado. Para os circuitos de rádio-freqüência, a qualidadedos indutores fabricados é determinante para se obter a performance desejada, sendoestes dispositivos, normalmente, os componentes que mais comprometem a obtençãodos requisitos de performance requeridos na especificação. Embora se possa emular umindutor usando dipositivos ativos, estes circuitos introduzem mais ruído, mais distorção econsomem mais potência que os indutores implementados com espiras planares de metal.

Os indutores são integrados usando estruturas planares. A figura 18 mostra algumasgeometrias possíveis: geometria retangular, circular e octogonal. A geometria mais usada emcircuitos de RF são os indutores planares retangulares. Os indutores circulares normalmenteexibem uma pequena melhora no fator de qualidade do indutor. Como muitas ferramentasde leiaute não permitem desenhos de geometrias non-Manhattan1, o indutor octogonalrepresenta um bom compromisso entre as geometrias retangulares e circulares. No presente

1 Geometrias Manhattan são definidas como figuras formadas por segmentos de reta de comprimento finitoe não diferencial. Figuras circulares não são geometria Manhattan.

48

Figura 18 – Geometrias possíveis de indutores integrados planares: (a) indutor de geome-tria retangular, (b) indutor de geometria circular, (c) indutor de geometriaoctogonal.


trabalho, decidiu-se implementar indutores planares retangulares, dado que o desenho émais simples.

Os parâmetros de projeto mais importantes em indutores são: fator de qualidade,freqüência de auto-ressonância e a área de sílicio ocupada pelo indutor. Todos estesparâmetros são fortemente dependentes do leiaute e da tecnologia de circuitos integradosutilizada (CMOS, GaAs, Bipolar).

Uma estimativa para o valor da indutância pode ser obtida da equação abaixo(MOHAN et al., 1999):

L = K1µ0n2(d0 + di)

2(1 +K2d0−did0+d1

), (2.34)

onde K1 e K2 são duas constantes adimensionais dependentes da geometria do indutor, né o número de espiras, di é o diâmetro interno e do é o diâmetro externo do indutor. Parao caso de indutores planares quadrados, as constantes K1 e K2 assumem respectivamenteos valores 2, 34 e 2, 75. A relação entre o diâmetro interno, o diâmetro externo, o pitch e onúmero de espiras é dado por:

di = do − 2np. (2.35)

onde o pitch p da metalização é igual a soma da largura das espiras e o espaçamento entretrilhas vizinhas.

Dois aspectos da implementação dos indutores integrados são limitantes críticos:a área de silício consumida por indutores de indutância acima de aproximadamente 10

49

nH, e as perdas. As perdas são resultado de três mecanismos: resistência das espiras demetal, acoplamento capacitivo do corpo do indutor com o substrato e o acoplamentomagnético das espiras de metal com o substrato. A figura 19 mostra um modelo elétricorelativamente preciso de um indutor integrado planar retangular (YUE, 1999). Nestemodelo, a resistência série Rs modela o efeito resistivo das trilhas de metal que formam ocorpo do indutor, Cp modela a capacitância entre os terminais do indutor, e Cox modela acapacitância entre o indutor e o substrato. As perdas no substrato estão modeladas peloresistor Rsi e pelo capacitor Csi, onde Csi modela a capacitância do próprio substrato.

As equações para estimar os valores dos componentes parasitas do modelo dafigura 19 são dadas na tabela 2. Estas equações estão em função dos seguintes parâmetros:ρ é a resistividade do metal da espira; l é o comprimento total da espira; w e t são alargura e espessura da espira, respectivamente; n é o número de cruzamentos entre asespiras e a derivação central (n=número de voltas - 1); δ é a profundidade pelicular; toxmé a espessura da camada de óxido entre as espiras e a derivação central; Csub e Gsub são acapacitância e condutância por unidade de área do substrato de silício, respectivamente;εox é a constante dielétrica do óxido; e finalmente tox é a epessura da camada de óxidoentre o indutor e o substrato.

Em altas freqüências o efeito pelicular δ diminui a área transversal efetiva do metal,aumentando o valor da resistência série Rs. A expressão para a profundidade pelicularestá mostrada abaixo:

δ =√

2ωµ0σ

(2.36)

onde σ é a condutividade do material, ω é a freqüência para a qual queremos calcular aprofundidade pelicular, e µ0 é a permeabilidade magnética do material.

Tabela 2 – Equações para estimar os componentes parasitas do modelo elétrico de umindutor integrado planar.

Componente do modelo EquaçãoRs

ρlwδ(1−e−t/δ)

Cp nw2 εoxtoxm

Cox12 lw

εoxtox

Rsi2

lwGsub

Csi12 lwCsub


Seguem algumas sugestões práticas para o desenho de indutores planares integrados

50

Figura 19 – Modelo completo com perdas para indutor integrado.


2:

1. Se possível, usar o substrato mais resistivo;Substratos menos resistivos que aproximadamente 10 Ω× cm geram muitas perdaspor corrente de Foucault induzidas no substrato.

2. Usar o metal mais alto disponível na tecnologia;O corpo do indutor deve ser sempre construído com o metal mais alto da tecnologia.A derivação central do terminal de saída do indutor deve sempre ser feito com ummetal mais baixo do que o do corpo do indutor.

3. Se possível fazer as espiras com camadas de metal em paralelo;Se a tecnologia usada oferece várias camadas de metal, usar duas ou três destascamadas para construir o corpo do indutor. Esta medida ajuda a diminuir a resistênciasérie Rs do indutor, aumentando seu fator de qualidade. Evitar usar a primeiracamada de metal para construir o corpo do indutor, visto que ela está muito próximado substrato.

2 As regras 2-5 estão em (LONG; COPELAND, 1997)

51

4. Mantenha trilhas, ou placas de metal não conectados longe do corpo dosindutores;Metais não-conectados devem ser mantidos a uma distância de no mínimo cincovezes a largura das espiras do indutor. Esta medida reduz a quantidade de perda porcorrente de Foucault induzidas nestes metais não conectados quando posicionadosdentro do campo magnético gerado pelo indutor.

5. Evite espiras de largura W muito largas, ou muito estreitas;Para indutores operando entre 1 GHz e 3 GHz, a largura W ótima está entre 10µm e 15 µm. Espiras de largura muito estreitas possuem resistência série alta, etrilhas muito largas são mais susceptíveis ao efeito pelicular.

2.7 Sobre as técnicas de modulação e a escolha do amplificador depotênciaO tipo de modulação usada no transceptor é de importância crítica na escolha dos

amplificadores de potência. Existem, classicamente, três tipos de modulação possíveis:modulação em amplitude, modulação em freqüência e modulação em fase. O nome decada modulação está relacionado a propriedade da portadora que é modificada em funçãodo comportamento do sinal modulante. Os sistemas sem-fio modernos transmitem sinaisdigitais na forma de pacotes de bits. A modulação de sinais digitais é feita pela técnicade chaveamento. Três formas básicas de modulação por chaveamento são: modulação porchaveamento em amplitude (Amplitude Shift Keying, ASK ), modulação por chaveamentode freqüência (Frequency Shift Keying, FSK), e a modulação por chaveamento de fase(Phase Shift Keying, PSK). Atualmente, modulações híbridas são largamente usadas quandose deseja aumentar a taxa de bits transmitindo mais bits por símbolo. Um exemplo destetipo de modulação é a modulação de amplitude em quadratura (Quadrature AmplitudeModulation, QAM). O sinal modulado é dito híbrido porque combina modulações deamplitude e de fase (HAYKIN; MOHER, 2005).

Existem dois aspectos da modulação importantes para o amplificador de potência:a largura de banda do sinal modulado e o uso de modulação em amplitude (KALLERUD,2006). A largura de banda do sinal modulado deverá ser menor do que a largura debanda do amplificador de potência. Para sinais que possuam modulação na amplitude daportadora deve-se usar amplificadores de potência lineares.

Uma medida da linearidade de um amplificador é a figura de mérito chamada deponto de compressão de 1 dB. A curva típica relacionando a potência de entrada e apotência de saída é mostrada na figura 20. Todo amplificador de potência experimenta ofenômeno de compressão, que é a diminuição do ganho de potência para sinais de entrada

52

Figura 20 – Ponto de compressão de 1 dB em amplificadores de potência.


de amplitude grande. O ponto em que a potência de saída é 1 dB abaixo do idealmenteesperado (se não houvesse compressão) é chamado de ponto de compressão de 1 dB. Acompressão não afetará igualmente toda a curva, somente os pontos onde a amplitude dosinal de entrada se aproxima do valor da fonte de alimentação. Por exemplo, assumindoque o sinal de entrada seja uma senóide, o efeito de compressão pode ser visto na figura 21,onde a compressão torna o pico da senoide aproximadamente plana. Esta distorção nosinal de saída adicionará potência em harmônicos da freqüência fundamental.

53

Figura 21 – Efeito do fenômeno de compressão no formato do sinal de saída de amplifica-dores de potência.


54

3 Projeto e Implementação do Amplificadorde Potência Classe E

Foi determinado no capítulo anterior que para aplicações cuja modulação permiteque a linearidade do amplificador de potência seja sacrificada em favor de uma boaeficiência, a melhor escolha são os amplificadores de potência chaveados. Dos amplificadoreschaveados, decidiu-se implementar um classe E. Para validar a técnica de projeto adotada,foi projetado e montado em placa de circuito impresso (PCI) um amplificador classe Eutilizando componentes discretos. Depois de validada, a técnica foi aplicada para o projetoda versão integrada do amplificador.

A norma IEEE 802.15.4 estabelece as combinações possíveis entre as bandas defreqüência operáveis, taxas de chips, modulações, taxas de bits, taxas de símbolos ecodificações(IEEE, 2006). No desenvolvimento dos amplificadores integrado e discreto,foi usada a seguinte combinação: banda de freqüência de 902 MHz à 928 MHz, taxa dechips de 600 kchip/s, modulação BPSK, taxa de bits de 40 kb/s, taxa de símbolos de 40ksymbol/s, e codificação Binary. A figura 22, tabela retirada da norma IEEE 802.15.4(IEEE, 2006), mostra todas as combinações de parâmetros possíveis.

Quanto a potência, a norma estabelece que o transmissor deve ser capaz detransmitir a uma potência de no mínimo −3 dBm. O transmissor também deve transmitirà uma potência mais baixa que a determinada pelos órgãos reguladores locais, no caso doBrasil, a Anatel, com o objetivo de diminuir a interferência com outros dispositivos ousistemas.

55

Figura 22 – Tabela retirada da norma IEEE 802.15.4.

Fonte: Adpatado de (IEEE, 2006).

3.1 Amplificador de Potência Classe E DiscretoDecidiu-se projetar, implementar, e montar em PCI uma versão discreta do am-

plificador classe E integrado com o objetivo de validar a técnica de projeto proposta. Aprimeira decisão de projeto é a escolha do transistor MOS. Dispositivos LDMOSFET emsilício tornaram possível amplificadores classe E operarem em altas freqüências com nívelde potência e eficiência altas (GREBENNIKOV; SOKAL, 2007). Transistores fabricadosem tecnologia de Arseneto de Gálio (GaAs) também conseguem operar em freqüênciasaltas, porém como o objetivo primário da montagem discreta é validar a técnica de projeto,decidiu-se usar um transistor de tecnologia MOS.

Foi escolhido o transistor MRF1513N, da Freescale Semiconductor. Este MOSFETé fabricado para aplicações comerciais e industrais em banda-larga. O seu alto ganhoe performance em banda-larga fazem deste dispositivo uma escolha adequada para am-plificadores fonte-comum de grandes sinais em dispositivos portáteis com alimentaçãoa 7, 5 V e equipamentos móveis que utilizam modulação em frequência (FM, do inglêsFrequency Modulation) com alimentação a 12, 5 V . Este transistor tem sua performanceespecificada para a freqüência de 520 MHz e tensão de alimentação de 12, 5 V . Nestascondições o amplificador tem potência de saída igual a 3 W , ganho de potência de 15 dBe eficiência de dreno de 65 %. Estes dados aplicam-se ao MOSFET operando como classeAB. Decidiu-se projetar um amplificador classe E operando com freqüência de 520 MHz

devido às limitações impostas pelos equipamentos de medida disponíveis no laboratório doLDN. As especificações para o projeto do amplificador classe E discreto estão mostradasna tabela 3.

O diagrama em blocos da figura 23 mostra onde é inserido o circuito de casamentode impedância. O circuito de casamento é inserido entre a resistência da fonte de sinal RFde entrada e a impedância de entrada do transistor MRF1513N. O circuito de casamento

56

Tabela 3 – Especificações do protótipo discreto do amplificador classe E.

POUT (W ) f(MHz) VDD(V ) Q3 520 12, 7 5


Figura 23 – Diagrama em blocos do circuito de casamento de impedância de entrada.


escolhido é do tipo L passa-baixa. Este circuito está mostrado na figura 24. Considerandoque a impedância da fonte de sinal RF é puramente real e igual a 50 Ω, e que a impedânciade entrada do MRF1513N possui parte real e imaginária, as equações de projeto para oindutor e capacitor do circuito de casamento, respectivamente Lm,in e Cm,in são dadaspelas equações abaixo:

Lm,in =XLoad +

√RLoad(RS −RLoad)ω0

(3.1)

Cm,in = 1ω0RS

√RS −RLoad

RLoad

(3.2)

onde RS é a resistência da fonte de sinal RF de entrada, RLoad e XLoad são,respectivamente, a parte real e imaginária da impedância de entrada do MRF1513N nafreqüência especificada, e ω0 é 2πf0, onde f0 é a freqüência fundamental de operação.

Foi obtido, a partir do datasheet do MRF1513N (FREESCALE, 2009), a impedânciade entrada do dispositivo na freqüência de 520 MHz. Este valor é igual a (4, 28 + j4, 94) Ω.

57

Figura 24 – Esquema elétrico do circuito de casamento de impedância de entrada doamplificador de potência classe E.


Os valores para os componentes passivos do circuito de casamento mostrados na tabela 4são obtidos a partir das equações 3.1 e 3.2, da freqüência de 520 MHz especificada e dovalor da impedância de entrada do MRF1513N.

Tabela 4 – Valores numéricos para os componentes do circuito de casamento de entrada.

Lm,in(nH) Cm,in(pF )5, 8 20


Dado que o transistor está escolhido, o casamento de entrada realizado, a próximaetapa é projetar a rede de carga. As equações de projeto deduzidas no capítulo anteriorestão repetidas na tabela 5. Usando as especificações do amplificador discreto, estasequações produzem os valores dos componentes passivos mostrados na tabela 6. A figura 25mostra o esquema elétrico do protótipo discreto.

Tabela 5 – Equações de projeto para os componentes passivos da implementação discreta.


π2+4V 2DD

Pout


V 2DD

ω0Pout


QV 2DD

ω0Pout


Poutω0V 2

DDQ


Poutω0V 2

DD



58

Tabela 6 – Valores de projeto para os componentes passivos do protótipo discreto.

Símbolo Nome ValorRL Resistência de carga 30 ΩL2 Indutância em excesso 10, 8 nHLf Indutor do filtro 46 nHCf Capacitor do filtro 2, 04 pFCd Capacitância paralela 1, 9 pFL1 Indutor de choke RF 92 nH


Figura 25 – Esquema elétrico do amplificador de potência classe E discreto.


É necessário fazer o casamento de impedância de RL com a impedância da antena.Como primeira aproximação, será assumido que a impedância da antena é puramente reale igual a 50 Ω. O circuito de casamento de impedância da saída está mostrado na figura 26.As expressões usadas para determinação dos valores de Cm,out e Lm,out e os resultadosencontrados substituindo-se os valores númericos são mostrados na tabela 7.

Determinado os valores dos componentes passivos do protótipo discreto, escolheu-seas referências comerciais de cada um deles. Como o comprimento de onda no laminadode alta frequência (PCI Duroid da Rogers) é muito maior que o comprimento físico doscomponentes, até mesmo muito maior que as dimensões da placa disponível para montagem(nove por cinco centímetros), podemos usar no esquemático do amplificador o modelode elementos elétricos concentrados (do inglês lumped elements), aos invés de elementos

59

Figura 26 – Esquema elétrico do circuito de transformação de impedância de saída doamplificador de potência classe E discreto.


Tabela 7 – Valores de projeto para os componentes do circuito de transformação deimpedância do protótipo discreto.

Símbolo Nome Equação ValorLmout Indutância de casamento Lmout =

√RL(Rantena−RL)

ω7, 6 nH

Cmout Capacitor de casamento Cmout = 1ωRantena

√Rantena−RL

RL5, 5 pF


distribuídos. O cálculo do comprimento de onda de um sinal de frequência fundamentalno laminado está mostrado abaixo:

λf = vp ⇒ λ = vpf

A velocidade de fase vp é dada por:

vp = c√εrµr

onde c é a velocidade da luz no vácuo, aproximadamente 3 × 108 ms, εr é a constante

dielétrica do substrato da placa Duroid, εr = 3.48 e µr é a permeabilidade magnéticado susbtrato, µr = 1. A referência do laminado da Rogers é RO4350B. Os parâmetrosacima mencionados estão especificados pelo fabricante para uma freqüência de 10 GHz.Calculando vp e substituindo este valor na equação para λ, e usando para f o valor dafreqüência fundamental f0 = 520 MHz, é obtido um comprimento de onda λ ≈ 30.9 cm.

60

Foram escolhidos os capacitores e indutores a serem usados na montagem consul-tando o site da Farnell. Alguns comentários concernente aos cuidados na escolha destescomponentes são relevantes e serão feitos adiante. Quanto ao encapsulamento, é importanteque os dispositivos sejam do tipo montado em superfície (do inglês SMD, Surface MountedDevices), dado que o tamanho total de um circuito em PCI, operando em alta freqüência,é crítico. Usando dispositivos SMD, a montagem ficará mais compacta. As resistênciasparasitas: resistência equivalente série (do inglês ESR, Equivalent Series Resistence) doscapacitores, e a resistência DC (do inglês DCR, DC Resistence) dos indutores, devem serminimizadas pois são fontes importantes de perda de potência por efeito Joule. No caso doprojeto integrado, devido a dificuldade de se fazer indutores com alto fator de qualidade Qno substrato de silício usando tecnologia CMOS, este efeito parasita é mais crítico. No casode componentes discretos, estas resistências são baixas, da ordem de dezenas de miliohms.Por exemplo, o indutor de maior indutância usado, o indutor de choke, tem resistência DCparasita de 0, 86 Ω. Em relação aos indutores é também importante considerar a freqüênciade auto-ressonância (do inglês SRF, Self Ressonance Frequency). A SRF deve ser maior doque a freqüência de operação do circuito. Como será realizado o processo de montagem daplaca usando soldagem manual, foram escolhidos componentes SMD relativamente grandes,mas ainda pequenos em relação ao comprimento de onda da freqüência fundamental nolaminado. Na tabela 8 estão listados os componentes usados.

Tabela 8 – Tabela dos indutores e capacitores usados no protótipo discreto.

Símbolo Indutância Referência(Part No.)Lm,in 6 nH ELJND12NKF

Lf+Le+Lm,out 68 nH ELJND68NJ/KFL1 100 nH ELJNDR10J/KF

Cm,in 20 pH Accu-P 0805Cd 1, 9 pF Accu-P 0805Cf 2 pF Accu-P 0805

Cm,out 5, 5 pF Accu-P 0805


O programa de desenho de PCI usado foi o TraxMaker. Os datasheets foramconsultados para acrescentar à biblioteca de componentes do TraxMaker os desenhos(footprint) dos mesmos. Um importante cálculo a ser feito no projeto da PCI é o da larguraótima da trilha de sinal. Esta trilha deve possuir impedância característica de 50 Ω paraque as reflexões que ocorrerão na interface entre o conector SMD de entrada e a trilhade sinal sejam minimizadas. Esta trilha foi desenhada como uma estrutura de guia deonda coplanar com plano de terra (do inglês Conductor Backed CPW, CPW de CoplanarWaveguide), conforme mostrado na figura 27 (GUPTA et al., 1996).

61

Figura 27 – Desenho ilustrativo de um guia de onda coplanar com plano de terra.

Fonte: Adaptado de (GUPTA et al., 1996)

O problema pode ser posto da seguinte forma: dado a espessura h do dielétricoda placa, a constante dielétrica εr do substrato, e o valor da impedância característicadesejada Z0cp; obter as dimensões 2a e 2b, mostradas na figura 27. As equações disponíveissão as de análise. Para projeto é desejável ter disponível as equações de síntese. Comoestas equações não estão disponíveis em forma analítica fechada, serão buscados os valoresdas dimensões 2a e 2b usando o método de tentativa e erro, porém com uma primeiraestimativa direcionada. É possível obter as equações de síntese que resolvem o problemaenunciado acima para uma simplicação da estrutura da figura 27. Nesta simplificação éassumido que a espessura de dielétrico h e o plano de terra são infinitos.

O primeiro passo da metodologia de projeto aplicada foi calcular o valor da seguinteexpressão:

Z0cp

√εr + 1

2 , (3.3)

onde Z0cp é o valor da impedância característica desejada para o guia de onda coplanar, eεr é o valor da permissividade elétrica do dielétrico. Duas situações são possíveis:

• Se Z0cp√

εr+12 ≥ 30π, então usa-se:

a

b= k1 = [1− (e

x − 2e2 + x

)4]1/2

• Se por outro lado, Z0cp√

εr+12 ≤ 30π, então usa-se:

a

b= k1 = (e

π2/x−2

eπ2/x+2 );

62

onde o valor de x é dado por

x = Z0cp

30

√εr + 1

2 .

Assim, obtêm-se um estimativa inicial da razão abpara o método de tentativa e

erro. Com o valor inicial de a e b, pode-se calcular as seguintes quantidades:

k1 = a

b

k′

1 =√

1− k21

k6 =tanh(πa2h )tanh(πb2h)

e finalmente

k′

6 =√

1− k26

Uma vez determinado os valores de k1 e k6, deve-se usar estes valores para determinaro valor numérico das razões

K1

K′1eK6

K′6

Novamente, duas condições aparecem em função do valor de ki:

• Se ki ∈ [0, 0.707] então usa-se a expressão abaixo:

Ki

K′i

= π

ln(21+√k′i

1−√k′i

);

• Se ki ∈ [0.707, 1] então usa-se a expressão abaixo:

Ki

K′i

= 1πln(21 +

√ki

1−√ki

);

onde i deve assumir os valores i = 1 e i = 6. Em seguida, utiliza-se os valores das razõesK1K′1e K6K′6para determinar o parâmetro q por meio da expressão:

q =K6K′6

K1K′1

+ K6K′6

63

A partir do cálculo de q pode-se determinar o valor da permissividade elétrica relativaefetiva εre por meio da equação:

εre = 1 + q(εr − 1).

Finalmente, com o valor de εre, calcula-se a impedância característica da linha coplanarpela equação:

Z0cp = 60π√εre

1K1K′1

+ K6K′6

(3.4)

Os valores de a e b foram determinados seguindo a metodologia descrita acima, esujeito a algumas restrições de ordem tecnológica. A litografia da placa de circuito impressoimpõe alguns limites. Os limites são:

1. Largura mínima da trilha de metal que é possível resolver é 0, 35 mm. Este valortanto aplica-se a largura da trilha, quanto ao espaçamento entre trilhas vizinhas;

2. Diâmetro total mínimo da ilha é de 1, 75 mm;

3. Diâmetro mínimo do furo é de 0, 8 mm.

Como margem de segurança às variâncias do processo de litografia da PCI, resolveu-se impor que o espaçamento entre a trilha central e o plano de terra (b− a), ver figura 27,e a largura da trilha central 2a, deveriam ser maiores que 1mm. Sujeito a esta restrição,achou-se, via tentativa e erro, e seguindo a metodologia descrita, que quando a = 0, 9 mme b = 2, 727 mm, a impedância característica assume o valor Z0cp = 50.029 Ω. Estes valoresde a e b, obedecem às restrições 2a ≥ 1 mm e b− a ≥ 1 mm. Portanto, considerando asrestrições tecnológicas mencionadas anteriormente, as dimensões de projeto foram a = 0, 9mm e b = 2, 73 mm.

O desenho da PCI foi feito usando o programa TraxMaker. O desenho final da placaestá mostrado na figura 28. Junto com o litografia da PCI, foi feito também o projeto deuma PCI somente com dois conectores SMA, e o guia de onda coplanar com plano de terrapara se fazer a caracterização do laminado de alta freqüência, duroid, e do guia de onda.

64

Figura 28 – (a) Desenho da placa de circuito impresso, (b) desenho da PCI para caracteri-zação do duroid e do guia.


3.2 Amplificador de Potência Classe E IntegradoAs especificações de projeto para o amplificador de potência classe E integrado

estão mostradas na tabela 9, e estão em conformidade com a norma IEEE 802.15.4. Usandoestas especificações e as equações de projeto deduzidas no capítulo anterior, repetidas aquina tabela 10 por conveniência, os valores dos componentes passivos Cd, Cf , Lf , L1, Le eRL foram determinados. Estes valores estão mostrado na tabela 11.

Pode-se notar que os valores numéricos dos indutores e capacitores dados na

65

Tabela 9 – Especificações de projeto para o amplificador classe E integrado.

Símbolo Nome ValorVDD Tensão de alimentação 2, 0 VQ Fator de qualidade do circuito ressonante 5, 0Pout Potência RF de saída 250 mWf0 Freqüência da portadora 915 MHz


Tabela 10 – Equações de projeto para os componentes passivos.


π2+4V 2DD

Pout


V 2DD

ω0Pout


QV 2DD

ω0Pout


Poutω0V 2

DDQ


Poutω0V 2

DD



Tabela 11 – Valores de projeto para os componentes passivos.

Símbolo Nome ValorRL Resistência de carga 9, 23 ΩLexc Indutância em excesso 1, 85 nHLf Indutor do filtro 8, 03 nHCf Capacitor do filtro 3, 77 pFCd Capacitância paralela 3, 46 pFL1 Indutor de choke RF 16, 05 nH


tabela 11 são realizáveis usando eletrônica integrada e processo de fabricação CMOS.Calculado os valores dos componentes passivos, determinou-se, via simulação, as dimensõesW e L do MOSFET que maximizam a métrica mais crítica neste projeto, PAE (CHOI;LONG, 1999). O testbench da figura 29 foi usado, sendo a tensão de entrada Vin um sinalde onda quadrada com as seguintes características: período T0 = 1, 093 ns (f0 = 915MHz), ciclo de trabalho D = 50 %, amplitude em nível alto 2, 8 V , amplitude emnível baixo 0 V , largura do pulso Wt = 0, 446 ns, tempo de subida e tempo de descidaTsubida = Tdescida = 0, 1 ns. Foi usado um tempo de chaveamento de aproximadamenteTsubida/descida

T≈ 9 %, como aproximação da onda quadrada não ideal obtida na saída do

66

circuito de driver.

A amplitude do sinal quando em nível lógico alto deve ser grande o suficientepara pôr o NMOS na região linear de operação, também conhecida como região detriodo. A simulação realizada foi do tipo transitório. Foi usado o modelo BSIM3v3 dafoundry austriamicrosystems (AMS), tecnologia CMOS 0, 35 µm, e o processo c35b4. Oscomponentes passivos usados foram todos considerados ideais.

Todas as simulações foram realizadas usando duas ferramentas de EDA (do inglêsElectronic Design Automation): o Eldo, da Mentor Graphics, e a versão gratuita doSpiceOpus. Isto foi feito na tentativa de validar um fluxo de projeto que use somenteferramentas gratuitas. A validação se daria por meio da comparação entre os resultadosobtidos em simulação, e finalmente na fabricação do amplificador projetado e verificadousando somente as ferramentas gratuitas.

Para o fluxo realizado com ferramentas gratuitas, foram obtidos das simulações detransitório seis arquivos de saída contendo os resultados das seguintes tensões e correntesdo circuito: Vout, Vs, Vd, Idc, Is e Id. Estes sinais são respectivamente: a tensão de saída,tensão na porta do transistor, tensão no dreno do transistor, corrente através do indutorde choke, corrente na porta do transistor e a corrente de dreno. Estes arquivos foramimportados e tratados por um script escrito em Matlab. Este script calcula os parâmetros:Pin, Pout, Pdc, PAE, DE e Ganho(dB). Planeja-se rodar os scripts usando uma alternativagratuita ao Matlab, como o Octave.

No fluxo usando o Eldo, não é preciso exportar os resultados de simulação para oMatlab, visto que a Mentor disponibiliza uma ferramenta para cálculos de média, valorRMS, integral, derivadas, e etc. A ferramenta de visualização de gráficos utilizada foiEZwave. No EZwave existe uma ferramenta para manipulação de gráficos: o waveformcalculator, e uma ferramenta para cálculo de medidas como: média e valor RMS. Estaferramenta é a measurement tool.

Como visto na teoria do amplificador classe E, a chave NMOS de potência ideal-mente deve possuir resistência RDSON nula. A resistência RDSON é dada pela seguinteexpressão

RDSON = 1KPN(W

L)(VGS − VTH)

(3.5)

onde KPN é o parâmetro de transcondutância do processo, dado por µnCox, onde µn é amobilidade de elétrons no canal e Cox é a capacitância por unidade de área do capacitorde placas paralelas formado pelo eletrodo de porta e o canal. Para minimizar o valor daresistência RDSON deve-se fazer a razão W/L grande. Esta relação entre as dimensões W eL do transistor produz um desenho em silício bastante alongado. Para que o desenho seja

67

Figura 29 – Testbench para determinação das dimensões ótimas W e L da chave NMOSde potência.


mais quadrado possível, otimizando a área de silício consumida pelo transistor e facilitandoo floorplan do circuito, o desenho da chave de potência é tipicamente feito como umaestrutura interdigitada. Os cuidados no desenho das chaves de potência será abordadocom detalhes mais adiante. Na estrutura interdigitada, é usado um transistor base dedimensões Wbase e Lbase. Um número n de transistores base são conectados em paralelo,de forma que a seguinte relação se verifica, W = nWbase e L = Lbase.

Conforme mostrado na figura 30, existe um máximo local na curva PAE versusn. De modo que não é verdade que quanto menor a resistência RDSON da chave, maiorserá a eficiência de potência adicionada. Quanto maior o valor de n, menor a resistênciaRDSON , porém maior será a capacitância de porta para dreno e de porta para fonte. Estascapacitâncias parasitas na região de triodo são dadas aproximadamente por

Cgs = Cgd = 12WLCox (3.6)

Quanto maior a capacitância vista da porta do transistor Cgd + Cgs, maior seráa potência dissipada para chavear o transistor da região de triodo para o corte e do

68

Figura 30 – Curva PAE versus n.


corte para o triodo. Existe portanto um compromisso no tamanho da chave de potênciadeterminado entre a potência dissipada por condução (potência dissipada em RDSON),e potência dissipada por chaveamento (potência dissipada pelo circuito de driver parachavear o MOSFET ).

A curva resultante de várias simulações do tipo transitório, variando o parâmetron, está mostrada na figura 30. Esta curva foi obtida a partir do SpiceOpus. O máximolocal da curva PAE versus n ocorre para n = 200 e portanto W = 2400 µm. As métricascalculadas para esta dimensão de transistor podem ser vistas na tabela 12.

Tabela 12 – Valores das métricas para simulação do testbench da figura 29 para n = 200.

EDA Pin(mW ) Pout(mW ) Pdc(mW) PAE(%) ED(%) GdB(dB)SpiceOpus 3, 06 187, 53 215, 59 85, 57 87 61, 32


Dado que tipicamente a carga de um amplificador de potência é a antena detransmissão, deve-se realizar uma transformação de impedância de RL para RANTENA.

69

Figura 31 – Esquema elétrico do circuito de transformação de impedância de saída doamplificador de potência classe E integrado.


Assumindo, como primeira aproximação, que a impedância de entrada da antena é pura-mente real e igual a Zin = 50 Ω, foi escolhida a topologia tipo L passa baixa, mostradana figura 31. Esta topologia foi escolhida porque possui o menor número de componentespassivos possível: um indutor Lm,out, e um capacitor Cm,out. Diminuindo o número decomponentes acrescentados ao núcleo do classe E, reduz-se a quantidade de resistência pa-rasita do caminho do dreno do NMOS até a carga. Estas resistências parasitas prejudicamsignificativamente a performance do amplificador. Esta escolha diminui também a aréa desilício ocupada pelo amplificador.

As equações usadas no cálculo de Lm,out e Cm,out e os resultados estão mostradasna tabela 13.

Tabela 13 – Expressões de projeto para os componentes do circuito de transformação deimpedância do amplificador integrado.

Símbolo Nome Equação ValorLm,out Indutância de casamento Lm,out =

√RL(RANTENA−RL)

ω03, 4 nH

Cm,out Capacitor de casamento Cm,out = 1ω0RANTENA

√RANTENA−RL

RL7, 3 pF


Estes componentes foram incluídos no testbench do amplificador, como pode-se servisto na figura 32 e as simulações foram refeitas. Os resultados da simulação usando oSpiceOpus e o Eldo podem ser vistos na tabela 14.

O comportamento da tensão e corrente de dreno podem ser vistos na figura 33.Conforme a teoria estabelece, a rede passiva de saída é projetada de forma que a superpo-

70

Figura 32 – Testbench do núcleo do classe E e circuito de casamento de impedância desaída.


Tabela 14 – Resultados da simulação do testbench da figura 32.

EDA Pin(mW ) Pout(mW ) Pdc(mW) PAE(%) ED(%) GdB(dB)SpiceOpus 3, 16 180, 04 211, 41 83, 66 85, 16 17, 55

Eldo 6, 07 182, 41 209, 76 84, 07 86, 96 14, 78


sição entre os sinais de corrente e tensão de dreno sejam minimizadas. Quando a chave depotência liga e Vin atinge 90 % de seu valor final, pode-se ver que a corrente Id ainda estápróxima de zero e a derivada em relação ao tempo do sinal Vd(t) está se aproximando dezero.

A tensão de saída e sua transformada rápida de Fourier (FFT, do inglês Fast FourierTransform) podem ser vistos nas figuras 34 parte a e b respectivamente. A magnitude dosinal na freqüência fundamental é 5, 33 dB, no segundo harmônico é −19, 44 dB, e noterceiro harmônico é −35, 4 dB.

Todas as simulações realizadas até este ponto desconsideram os efeitos parasitas doscomponentes passivos. Como os parasitas que tipicamente mais degradam a performance deum amplificador de potência, operando em rádio freqüência, são os indutores implementadoson chip, é preciso re-simular o testbench do amplificador considerando um modelo que

71

Figura 33 – Curvas de Vd, Id e Vin.


inclua as não-idealidades de um indutor real.

Os valores dos componentes do modelo podem ser obtidos a partir do Asitic(NIKNEJAD, 2000). O Asitic é um programa gratuito desenvolvido por Ali M. Niknejadem sua tese de doutorado para analisar e simular indutores e transformadores integrados.Antes de usar o Asitic, é preciso editar um arquivo de tecnologia de extensão .tek de acordocom as características da tecnologia e processo utilizado. Assim, este arquivo de tecnologiafoi editado de acordo com o documento 0.35 µm CMOS C35 Process Parameters fornecidopela foundry austriamicrosystem (AMS). Para se obter os valores dos componentes elétricosdo modelo é preciso desenhar o indutor no Asitic, depois usar o comando:

pi2 <nome_do_indutor> <freqüência>

Este comando calcula os valores dos componentes do modelo mostrado na figura 35usando técnicas de análise eletromagnética. Este modelo é uma pequena simplificação do

72

Figura 34 – (a)Tensão de saída Vout no domínio do tempo, (b) FFT de Vout.


modelo explicado na seção 2.6.

Seguindo as orientações de construção de indutores da seção 2.6, foram feitos osprojetos dos indutores planares quadrados. Para se fazer o projeto destes dispositivos é

73

Figura 35 – Modelo π do indutor usado no Asitic.


preciso determinar os seguintes parâmetros: o número de voltas, n; o comprimento dodiâmetro interno ou externo, di ou do; a largura das espiras, W ; o espaçamento entreespiras vizinhas, S; e as camadas de metais utilizadas no corpo do indutor. A equaçãode síntese abaixo fornece uma estimativa do número de voltas necessárias para se obterdeterminada indutância. Como esta equação possui uma incerteza de 30 %, deve ser usadapara iniciar um algoritmo de procura pelos apropriados parâmetros de projeto listadosacima.

nestimativa inicial = (PLµ0

)1/3, (3.7)

onde L é o valor da indutância desejada, P = 1pitch

onde pitch é a soma da largura da trilhade metal usada como espira do indutor e o espaçamento entre trilhas, pitch = W + S; eµ0 é a permeabilidade magnética no vácuo. Uma equação mais precisa para o valor daindutância é a equação 2.34 apresentada na seção 2.6 repetida abaixo:

L = K1µ0n2(d0 + di)

2(1 +K2d0−did0+di )

, (3.8)

onde K1 e K2 são duas constantes adimensionais que dependem da geometria do indutorutilizada. Para o caso de indutores planares quadrados, estas constantes assumem respec-tivamente os valores 2,34 e 2,75. Partindo da estimativa do número de voltas dada pela

74

Figura 36 – Resultado obtido do Asitic para os componentes elétricos do modelo dosindutores: (a) L2, (b) L1.


equação 3.7, buscou-se uma combinação dos parâmetros que resultasse em um indutorcom a indutância desejado, de tamanho razoável e fator de qualidade acima de 3. É utilmencionar que o fator de qualidade de indutores planares em tecnologia CMOS tipicamentenão ultrapassa o valor de 5 (RAZAVI, 1998). O resultado do método de tentativa e erropara os dois indutores está mostrado na tabela 15. Os valores dos componentes elétricosdos modelos dos indutores está mostrado na figura 36.

Tabela 15 – Valores dos parâmetros geométricos dos indutores.

Parâmetro L2 L1W (µm) 15 15S(µm) 0, 9 0, 8n 7, 5 8

di(µm) 72 90Camadas de metais usadas 4, 3, 2 4, 3, 2


No projeto de indutores integrados, a resistência série é o efeito parasita que maisdegrada a performance do amplificador. Para diminuir esta resistência, foram usadas trêscamadas de metais em paralelo: metal 4, metal 3 e metal 2. A derivação central foi feitaem metal 1.

De possse dos modelos com perdas dos indutores, a inclusão destes efeitos noesquemático foi feita em três passos:

75

Figura 37 – Circuito incluindo a capacitância do pad e indutância do bondwire.


1. Primeiro foram incluídos os parasitas do indutor Lf + Le, e re-simulado o circuito;

2. Em seguida, o circuito de drive foi incluído, e o testbench re-simulado;

3. Finalmente, foi incluído o modelo com perdas do indutor de choke L1, e novamentere-simulado o circuito.

Decidiu-se não integrar o circuito de casamento de saída, Lm,out e Cm,out. Embora oindutor tenha indutância baixa, e portanto resistência série da ordem de aproximadamentealgumas unidades de ohms, essa resistência é maior do que as resistências séries típicaspara indutores discretos. Outra razão que pesou favoravelmente por esta decisão foi ofato de não se saber com precisão razoável o quanto de capacitância parasita o pad equanto de indutância parasita o bondwire acrescentarão ao circuito. O pad disponível noHIT-KIT fornecido pela AMS não é um pad de RF, logo este pad introduz ao circuitouma capacitância de valor não desprezível, da ordem de 1, 8 pF . O circuito final levandoem conta estes componentes parasitas ficou como mostrado na figura 37. Assim, nãointegrando estes dispositivos pode-se compensar o efeito deles ao se fazer o casamento desaída externamente ao chip, em PCI.

O testbench usado para simular os impactos na performance do amplificadorcausados pela inclusão do modelo com perdas do indutor L2 (L2 = Lf +Le) pode ser vistona figura 38. A tabela 16 mostra os valores das figuras de mérito depois de aplicado umatécnica chamada de tuning (SOKAL, 2001). Este processo de sintonia visa trazer um classe

76

Figura 38 – Testbench para simular o impacto dos parasitas do modelo real do indutor L2na performance do amplificador.


E operando com curvas Vd e Id fora da condição ótima para uma condição de operaçãomais próxima do ideal possível. Essa sintonia é realizada alterando adequadamente osvalores de Cd, Cf e L2. Os valores dos componentes elétricos do amplificador de potênciadepois do processo de sintonia estão mostrados na tabela 17.

Tabela 16 – Resultados da simulação com o modelo com perdas de L2.

EDA Pin(mW ) Pout(mW ) Pdc(mW ) PAE(%) ED(%) GdB(dB)Eldo 6, 61 53, 62 130, 4 36, 05 41, 12 8, 11


Tabela 17 – Valores dos dispositivos passivos depois do processo de sintonia.

Símbolo ValorL2 9, 8 nHL1 16 nHCf 4, 7 pFCd 0, 5 pF


Em seguida, foi incluído o circuito de driver para contabilizar as não-idealidades dosinal de entrada. Este circuito foi implementado usando a topologia de um pseudo-classe

77

Figura 39 – Testbench incluindo não-idealidades do indutor L2 e circuito de driver.


E. O esquemático pode ser visto na figura 39. Na simulação foi aplicado um sinal senoidalde amplitude Vin = 3, 0 V no terminal de entrada do circuito de driver. Os resultadosda simulação para o sinal de tensão Vg na porta da chave de potência, para o sinal detensão Vd e o sinal de corrente Id estão mostrados na figura 40. O gráfico da função detransferência Vout/Vin com a amplitude dos coeficientes da transformada dados em dBe em unidades de V/V estão mostrados na figura 41. Pode-se notar que a tensão Vd seaproxima de zero com derivada nula quando a chave de potência é ligada. A magnitude emdB da função de transferência em aproximadamente f = 915 MHz é 5 dB. A magnitudedo segundo harmônico está abaixo de −20 dB. Os resultados das métricas do amplificadorestão mostradas na tabela 18.

Tabela 18 – Resultados da simulação com o modelo com perdas de L2 e circuito de driver.

EDA Pin(mW ) Pout(mW ) Pdc(mW) PAE(%) ED(%)Eldo 3, 6 45 105, 98 39, 06 42, 46


O testbench usado para simular o impacto na performance do amplificador devidoà inclusão do modelo com perdas do indutor L1 pode ser visto na figura 42, e os resultadosdas métricas do amplificador estão resumidos na tabela 19.

3.2.1 Comentários sobre o leiaute

O leiaute do amplificador de potência foi realizado usando a ferramenta IC Stationda Mentor Graphics. O leiaute final pode ser visto na figura 43.

78

Figura 40 – Resultados da simulação do testbench inlcuindo os parasitas de L2 e o circuitode driver : (a) sinal Vg de tensão no terminal de porta da chave de potência,(b) sinais Vd e Id.


Os pads usados são do tipo pad-limited. Usar pads de RF e do tipo core-limited seriamelhor para a performance do amplificador, porque a capacitância parasita das camadasde metal que formam a estrutura do pad para o substrato é minimizada. No caso do padusado, esta capacitância assume um valor aproximado de 1, 8 pF , com uma incertezaque depende das variações do processo de fabricação. Os core-limited pads são preferidosporque é o tipo apropriado para circuitos analógicos onde o core limita o tamanho do

79

Figura 41 – Resultados da simulação do testbench incluindo os parasitas de L2 e o circuitode driver : (a) função de transferência Vout

Vinem dB, (b) função de transferência

VoutVin

em unidades de V/V .


Tabela 19 – Resultados da simulação com o modelo com perdas de L2, circuito de drivere L1.

EDA Pin(mW ) Pout(mW ) Pdc(mW) PAE(%) ED(%)Eldo 2, 89 26, 8 99, 1 24, 13 27, 04


chip. Decidiu-se não fechar a célula de I/O porque o tamanho da mesma pode mudar vistoque se planeja inlcuir ao chip o leiaute de um conversor AD projetado por outro aludo demestrado, e um sensor de temperatura.

Na simulação realizada para o testbench da figura 42, foi medido o valor dascorrentes nos componentes. O valor destas correntes é importante pois é preciso desenhartrilhas de metal para as interconecções que suportem os valores das correntes medidas. Osindutores foram desenhados com três camadas de metais em paralelo para que a densidadede corrente suportado pelas espiras dos indutores fosse suficiente.

O capacitor usado foi um de RF. As placas do capacitor são implementadas usandoas duas camadas de poly existentes na tecnologia. O corpo do capacitor está sobre umpoço do tipo N (N-weel). O anel ao redor do capacitor polariza este poço no potencial de

80

Figura 42 – Testbench para simular o efeito do modelo real do indutor de choke L1 naperformance do amplificador.


VDD, minimizando a quantidade de ruído adicionada ao indutor pelo substrato tipo P.

O transistor M1 foi feito o mais compacto possível para que a estrutura não sofragrandes gradientes de temperatura. Foi usado uma geometria simétrica no intuito de queos gradientes de temperatura existentes sejam auto-compensados, como ocorre em umleiaute feito com centróide comum. O desenho do transistor da biblioteca precisou demodificações. Os tamanhos das regiões de difusão de dreno e fonte foram aumentados paraque estrutura fosse robusta ao fluxo de corrente.

Foi usada a seguinte metodologia para o leiaute dos indutores: desenhou-se o indutorno Asitic, importou-se do Asitic para a ferramenta de leiaute gratuita Electric como umarquivo de extensão cif (do inglês Caltech Iterchange Format), e em seguida foi importadona ferramenta de leiaute profissional da Mentor Graphics, o IC Station.

81

Figura 43 – Leiaute do amplificador de potência classe E usando o IC Station.


82

4 Conclusões e sugestões

Neste capítulo, as principais escolhas são resumidas e justificadas, e um balanço dotrabalho é realizado. Em seguida são feitas as conclusões desta dissertação e são dadassugestões para trabalhos futuros.

83

4.1 ConclusõesForam avaliadas as classes de amplificadores de potência para a implementação de

um transmissor com freqüência de portadora de 915 MHz usando tecnologia 0, 35 µmda AMS. Visto que a modulação usada na implementação do transmissor é de envoltóriaconstante, e a eficiência é um requisito crítico desta implementação, os amplificadoreschaveados são a melhor escolha. Entre as classes disponíveis para os amplificadoreschaveados foi escolhido o classe E por ter uma implementação em eletrônica integradamais simples. A desvantagem dos amplificadores classe E é a tensão Vds máxima que oNMOS pode experimentar. Esta tensão em tecnologias submicron pode ser destrutiva parao transistor MOS.

A teoria do amplificador de potência classe E foi desenvolvida e suas equações deprojeto deduzidas. As especificações de projeto para o amplificador de potência foi extraídada norma IEEE 802.15.4. Foram feitas duas implementações do amplificador, uma integrada,e outra, discreta. A implementação discreta foi realizada com o propósito de validar ametodologia de projeto utilizada na implementação integrada. A implementação integrada,com potência de saída de 250 mW, tensão de alimentação de 2 V, freqüência de transmissãode 915 MHz, e fator de qualidade da rede passiva de saída de 5, foi realizada utilizando atecnologia de fabricação 0,35 µm, processo c35b4, da Austriamicrosystems. O impacto dasnão idealidades dos componentes passivos foi avaliado no caso da implementação integrada,em especial a degradação do desempenho causado pelos parasitas dos indutores integrados.Também foi projetada e simulada a topologia do pseudo-classe E que foi usada como blocode interface entre a modulação OQPSK e o amplificador de potência.

Dois fluxos de projeto para amplificador foram seguidos. Em um dos fluxos foiusado as ferramentas de EDA da Mentor Graphics. Em outro fluxo, foram usadas somenteferramentas gratuitas. O leiaute do amplificador foi feito nas ferramentas IC Station daMentor Graphics e no Electric. O projeto, simulação e desenho dos indutores foi feito noAsitic, importado para o Electric e em seguida, importado para o IC Station. Como osvalores de indutância dos indutores integrados foram relativamente altos, suas resistênciasséries ficaram da ordem de dezenas de ohms. Isto degradou significativamente a eficiênciado amplificador.

Foram desenhados algumas estruturas isoladas para teste e caracterização em sílicio.Estas estruturas foram: um transistor interdigitado com dimensões físicas de W = 2400µm e L = 0, 35 µm, um capacitor de RF e um indutor multi-camadas.

No projeto do amplificador de potência classe E foram usadas as equações deprojeto deduzidas a partir das hipóteses de que o indutor choke é infinito, e o transistor depotência NMOS é considerado uma chave ideal. Para ajustar as curvas Vd e Id do transistorMOS de potência foi usada a metodologia explicada na referência (SOKAL, 2001). Esta

84

metodologia pode ser seguida usando somente simulador spice.

4.2 Sugestões para trabalhos futurosPara validar o fluxo de projeto usando ferramentas gratuitas é preciso testar e

caracterizar, em silício, os amplificadores projetados. Deve-se portanto, montar a jiga detestes enquanto o chip está em processo de fabricação. Uma placa de circuito impressodeve ser desenhada para receber o amplificador. Deve-se estimar as perdas nos cabos. Épossível melhorar o projeto dos indutores caracterizando o indutor isolado desenhado nodie. Pode-se também usar algum eletromagnetic solver para o projeto destes dispositivos.Alguns destes programas que resolvem as equações de Maxwell são: HFSS, CST, Sonnet.Deve-se usar também, se disponível, pads de RF, porque estes apresentam capacitânciapara o subtrato mais baixa do que os pad-limited pads usados neste trabalho.

Para melhorar a eficiência do amplificador de potência pode-se considerar mudar aespecificação. Se for usado uma freqüência de 2, 4 GHz os valores de indutância requeridospara a rede passiva de saída serão menores, logo o número de espiras também seráreduzido, diminuindo a resistência série dos indutores. A resistência série dos indutores é oefeito parasita que mais degrada a performance do amplificador. Nesta freqüência seriaimportante blindar os indutores com plano de terra (PGS, do inglês Patterned GroundShield), para reduzir as perdas por acoplamento com o substrato.

85

Referências

CHOI, D. K.; LONG, S. I. A Physically Based Analytic Model of FET Class-E PowerAmplifier - Designing for Maximum PAE. IEEE Transactions on Microwave Theory andTechniques, v. 47, n. 9, p. 1712–1720, 1999. Citado na página 65.

EWING, G. D. High Efficiency Radio-Frequency Power Amplifier. Dissertação (Mestrado)— Oregon State University, Junho 1964. Citado na página 32.

EYNDE, F. O. et al. A fully integrated single chip soc for bluetooth. Solid-State CircuitsConference, Fevereiro 2001. Citado na página 18.

FREESCALE SEMICONDUCTOR. MRF1513N : Rf power field effect transistor n-channelenhancement-mode lateral mosfet. [S.l.], 2009. Citado na página 56.

GREBENNIKOV, A.; SOKAL, N. O. Switchmode RF CMOS Power Amplifiers. [S.l.]:Elsevier, 2007. Citado na página 55.

GUPTA, K. C. et al. Microstrip Lines and Slotlines. [S.l.]: Artech House, 1996. Citado 2vezes nas páginas 60 e 61.

HAYKIN, S.; MOHER, M. Modern Wireless Communications. [S.l.]: Prentice Hall, 2005.Citado na página 51.

HELLA, M. M.; ISMAIL, M. RF CMOS Power Amplifiers: Theory, Design andImplementation. [S.l.]: Kluwer Academic Publishers, 2002. Citado 2 vezes nas páginas 20e 44.

IEEE COMPUTER SOCIETY. IEEE Std802.15.4-2006 : Part 15.4: Wireless mediumaccess control (mac) and physical layer (phy) specifications for low-rate wireless personalarea networks (wpans). [S.l.], 2006. Citado 3 vezes nas páginas 18, 54 e 55.

KALLERUD, T. S. A 10dBm 2.4 GHz CMOS PA. Dissertação (Mestrado) — NorwegianUniversity of Science and Technology, 2006. Citado na página 51.

LARSON, L. E. Integrated Circuit Technology Options for RFIC’s Present Status andFuture Directions. IEEE J. Solid-State Circuits, v. 33, p. 387–399, mar. 1998. Citado napágina 17.

LEE, T. H. The Design of CMOS Radio-Frequency Integrated Circuits. [S.l.]: CambridgeUniversity Press, 1998. Citado na página 26.

LONG, J. R.; COPELAND, M. A. The Modeling, Characterization, and Design ofMonolithic Inductors for Silicon RF IC’s. IEEE Journal of Solid-State Circuits, v. 32, n. 3,p. 357–369, Maro 1997. Citado na página 50.

MELLY, T. et al. A 1.2V, 433MHz, 10dBm, 38% Global Efficiency FSK TransmitterIntegrated in Standard Digital CMOS Process. Proc. Custom Integrated Circuits Conf., p.179–182, 2000. Citado na página 22.

86

MILIOZZI, P. et al. A Design System for RFIC: Challenges and Solutions. Proceedings ofthe IEEE, v. 88, p. 1613–1632, 2000. Citado na página 18.

MOHAN, S. et al. Simple Accurate Expression for Planar Spiral Inductances. IEEEJournal of Solid-State Circuits, v. 34, n. 10, p. 1419–1424, 1999. Citado na página 48.

NIKNEJAD, A. M. Analysis, Simulation, and Applications of Passives Devices onConductive Substrates. Dissertação (Mestrado) — University of California at Berkeley,2000. Citado na página 71.

RAMZ, E. E. R. Projeto de um Amplificador de Potia Integrado a 2,4 GHz em TecnologiaCMOS. Dissertação (Mestrado) — Escola Politica da Universidade de Saulo, 2004. Citadona página 22.

RAZAVI, B. RF Microeletronics. [S.l.]: Prentice Hall, 1998. Citado 2 vezes nas páginas25 e 74.

ROFOUGARAN, A. et al. A Single-Chip 900MHz Spread Spectrum Wireless Transceiverin 1 mm CMOS-part I: Architecture and Transmitter Design. IEEE J. Solid-State Circuits,v. 33, p. 513–534, 1998. Citado na página 22.

ROFOUGARAN, M. et al. A 900mhz cmos rf power amplifier with programmable outputpower. IEEE Symp. VLSI Circuits Dig. Tech. Papers, p. 133–134, 1994. Citado na página22.

SOKAL, N. O. Class-E Power Amplifiers. 2001. Article of Design Automation, Inc.Citado 2 vezes nas páginas 75 e 83.

SOKAL, N. O.; SOKAL, A. D. Class E - A New Class of High-Efficiency TunedSingle-Ended Switching Power Amplifiers. IEEE Journal of Solid-State Circuits, n. 3, p.168–176, Junho 1975. Citado 3 vezes nas páginas 32, 33 e 34.

SOWLATI, T. et al. Low voltage, high efficiency gaas class e power amplifier for wirelesstransmitters. IEEE Journal of Solid-State Circuits, v. 30, p. 1074–1080, Outubro 1995.Citado na página 23.

TSAI, K. C.; GRAY, P. R. A 1.9ghz 1-w cmos class-e power amplifier for wirelesscommunications. IEEE J. Solid State Circuits, v. 31, p. 962–970, 1999. Citado na página23.

WONG, S. et al. A 1W 830MHz Monolithic BiCMOS Power Amplifier. Solid-StateCircuits Conf. Dig. Tech. Papers, p. 52–53, 1996. Citado na página 23.

YUE, P. A Physical Model for Planar Spiral Inductors on Silicon. 1999. IEDM Proceedings.Citado na página 49.

Documents

UniversidadeFederaldePernambuco ......UniversidadeFederaldePernambuco CentrodeTecnologiaeGeociências DepartamentodeEngenhariaElétrica Pós-GraduaçãoemEngenhariaElétrica DiegoDiasdeMenezes