Arquitetura e Organização de Computadores I
Aula 06
Relógios, Componentes de Memória, Latches,
Flip-Flops, Registradores
Prof. Adriano Zanuz
2
Relógios• Em muitos circuitos digitais é importante a ordem em que
os eventos ocorrem
• Para sincronizar eventos existem os relógios (clocks)
• O relógio é um circuito que gera uam série de pulsos de largura precisa em intervalos também precisos
• O intervalo em segundos entre dois ciclos consecutivos é denominado período do relógio
• O inverso do período nos dá a frequência em hertz do relógio
3
Relógios• Exemplo
T = 1 ns
f = 1/T f = 1/(1n) f = 1/(1.10-9) f = 1.109 Hzf = 1 GHz
relógio
diagrama de tempodo relógio
período
frequência
4
Componentes de Memória• A memória é um componente essencial de todos os
computadores
• É utilizada para armazenar tanto programas quanto dados
• Os componentes básicos de memória são os latches e os flip-flops
5
Latches• Um latch é um elemento de memória capaz de
armazenar uma informação de 1 bit
Estados possíveis:
SET: 0Q1;Q ==
RESET: 1Q0;Q ==
6
Latch SR• No latch SR (set – reset), quando:
– S=1 e R =0 Q ← 1 (SET)– S=0 e R =1 Q ← 0 (RESET)– S=0 e R =0 Q ← Qanterior (mantém o que havia)– S=1 e R =1 Estado não usado
S
R Q
/Q
S R Q0 0 Qa0 1 01 0 11 1 *
7
Latch SR• Variação de sinais em um latch SR (exemplo).
S
R
Q
/Q
t
t
t
t
t S R Q /Q1 0 0 X X2 1 0 1 03 0 0 1 04 0 1 0 15 0 0 0 16 0 1 0 17 0 0 0 18 1 0 1 09 0 0 1 0
8
Latch SR com Clock• Para controlar o instante da troca de estado do latch se
adiciona o sinal de clock (funciona como um sinal de carga)
S
RQ
/Q
CLK
CLK S R Q0 0 0 Qa0 0 1 Qa0 1 0 Qa0 1 1 Qa1 0 0 Qa1 0 1 01 1 0 11 1 1 *
9
Latch D com Clock• Um circuito com um estado impossível não terá
certamente aplicação prática. Para contornar a situação, o tipo D é o circuito anterior com uma porta NOT entre as entradas S e R
D
Q
/Q
CLK
CLK D Q0 0 Qa0 1 Qa1 0 01 1 1
10
Flip-Flops
• Um flip-flop é um circuito derivado do latch com uma diferença fundamental.
• O flip-flop é sensível à transição do sinal de clock, enquanto que o latch é sensível ao nível desse mesmo sinal
• Uma das formas de se implementar um flip-flop é utilizando-se um gerador de pulsos.
11
Gerador de Pulsos
12
Flip-flop D
• Graças ao gerador de pulsos o flip-flop irá armazenar o valor que estiver em D no instante em que o sinal de clock fizer uma transição de 0 para 1 (e não durante todo intervalo em que o sinal de clock for 1 como acontece no latch)
D
Q
/Q
CLK
13
Resumo Latches X Flip-flops
• Latch: sensível ao nível
• Flip-flop: sensível à transição
14
Resumo Latches X Flip-flops
• Existem tanto latches quanto flip-flops dos tipos estudados: RS e D
• A diferença está na carga: enquanto nos latches a carga ocorre de acordo com o nível do clock, nos flip-flops ocorre de acordo com a transição do nível do clock
• Nos exemplos estudados os latches são carregados enquanto o nível do clock está em um
• Os flip-flops estudados são carregados no exato momento da transição de nível do clock, de zero para um
15
Registradores
• Um registrador armazena uma determinada quantidade de bits. Serve, por exemplo, para receber operandos e resultados de cálculos efetuados pela ULA.
• Ex. Registrador de 4 bits
Clock
A entrada de Clock do registrador controla quando ocorre uma gravação dos
dados de entrada no Registrador
Entradas (dado de 4 bits a ser
gravado no Reg.)
Saídas (dado de 4 bits a ser
lido do Reg.)
16
Registradores
• Ex. Registrador de 8 bits CLEAR, PRESET e CLOCK
• Estrutura interna
17
Organização da Memória
• Uma memória pode ser vista como um vetor com várias posições
• Onde cada posição funciona como um registrador de n bits
• E cada uma destas posições é acessado por um endereço específico
• A figura a seguir apresenta a estrutura lógica de uma memória de 4 posições
18
19
Exercícios
1. Calcule a frequência em hertz de relógios de computador com períodos iguais a:a) 10 µs b) 200 nsc) 500 ps
2. Construa a tabela-verdade para o latch construído com duas portas nand a seguir.
QX
Y /Q
20
Exercícios3. Complete a tabela coma variação de sinais no latch SR
sem relógio e desenhe o diagrama de tempos correspondente.
CK
S
R
Q
t
t
t
t
t CK S R Q1 0 0 0
2 1 1 0
3 0 0 0
4 1 0 1
5 0 0 0
6 1 1 0
7 0 0 0
8 1 0 1
9 0 0 0
21
Exercícios
4. Para o circuito a seguir, complete o diagrama de tempos mostrado, com os sinais de saída do latch D (QL) e do flip-flop D (QFF).
CLK
DATA
QL
QFF
t
t
t
t
22
Exercícios
5. Qual o tamanho em bytes da memória RAM mostrada a seguir?
endereços
dados