Download docx - Experiencia 7.3

Transcript

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ

DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA - DAELT

BACHARELADO EM ENGENHARIA ELÉTRICA

DISCIPLINA ELETRÔNICA DIGITAL

HENRIQUE SANTOS DA LUZ

RAFAEL FERNANDO CORREA

SUELEN CAVALCANTE DOS SANTOS

RELATÓRIO DA EXPERIÊNCIA 7.3

FLIP-FLOP JK MESTRE ESCRAVO COM CI

CURITIBA

NOVEMBRO, 2015

HENRIQUE SANTOS DA LUZ

RAFAEL FERNANDO CORREA

SUELEN CAVALCANTE DOS SANTOS

RELATÓRIO DA EXPERIÊNCIA 7.3

FLIP-FLOP JK MESTRE ESCRAVO JK COM CI

Relatório elaborado como requisito parcial para a aprovação na disciplina de Eletrônica Digital do curso de Engenharia Elétrica, turma S21, ofertada pelo Departamento Acadêmico de Eletrotécnica - DAELT, do Campus Curitiba da Universidade Tecnológica Federal do Paraná.

Orientador: Prof. Lucas Costa Cicarelli

CURITIBA

NOVEMBRO, 2015

ÍNDICE DE TABELAS

Tabela 1 – Relação de materiais utilizados.....................................................................5

Tabela 2 – Tabela Verdade OR(OU).............................................................................14

Tabela 3 – Tabela Verdade AND(E)..............................................................................15

Tabela 4 – Tabela Verdade NAND(NE)........................................................................15

Tabela 5 – Tabela Verdade NOT(N).............................................................................16

Tabela 6 -Tabela Verdade do circuito 6........................................................................16

Tabela 7 – Tabela verdade da questão 1......................................................................18

Tabela 8 – Tabela verdade da questão 2......................................................................18

ÍNDICE DE FIGURAS

Figura 1 – Diagrama de conexão do CI 7400..................................................................7

Figura 2 – Diagrama de conexão do CI 7402..................................................................7

Figura 3 – Diagrama de conexão do CI 7404..................................................................8

Figura 4 – Diagrama de conexão do CI 7408..................................................................8

Figura 5 – Diagrama de conexão do CI 7432..................................................................9

Figura 6 – Matriz de contatos e CI’s utilizados no experimento......................................9

Figura 7 – Esquema de ligação para o circuito 1..........................................................10

Figura 8 – Esquema de ligação para o circuito 2..........................................................11

Figura 9 – Esquema de ligação para o circuito 3..........................................................11

Figura 10 – Esquema de ligação para o circuito 4........................................................12

Figura 11 – Esquema de ligação para o circuito 5........................................................13

Figura 12 – Esquema de ligação para o circuito 6........................................................14

Figura 13 – Expressão lógica na saída de cada porta do circuito 6..............................17

Figura 14 – Mapa de Karnaugh para o circuito 6..........................................................17

Figura 15 – Ligação porta lógica-Questão 1.................................................................17

Figura 16 – Ligação de portas lógicas-Questão 2.........................................................18

Figura 17 – Circuito equivalente com portas NAND da questão 2................................19

SUMÁRIO

1 Introdução..............................................................................................4

2 Objetivos................................................................................................5

3 Relação de material...............................................................................5

4 Fundamentação teórica.........................................................................6

5 Procedimentos experimentais................................................................7

5.1 Reconhecimento dos componentes................................................7

5.2 Circuito 1.........................................................................................9

5.3 Circuito 2.......................................................................................10

5.4 Circuito 3.......................................................................................11

5.4 Circuito 4.......................................................................................12

5.5 Circuito 5.......................................................................................12

5.6 Circuito 6.......................................................................................13

6 Resultados e discussão.......................................................................14

6.1 Circuito 1.......................................................................................14

6.2 Circuito 2.......................................................................................14

6.3 Circuito 3.......................................................................................15

6.4 Circuito 4.......................................................................................15

6.4 Circuito 5.......................................................................................15

6.6 Circuito 6.......................................................................................16

6.6.1 Tabela-Verdade......................................................................16

6.6.2 Expressão lógica....................................................................16

6.6.3 Expressão Lógica Simplificada...............................................16

7 Questões.............................................................................................17

7.1 Questão 1......................................................................................17

7.2 Questão 2......................................................................................18

8 Conclusões..........................................................................................20

9 Referências..........................................................................................21

1 Introdução

As portas lógicas que representam as operações fundamentais (E,OU,

NÃO) são de suma importância para a eletrônica digital. Contudo, apenas elas

por si só não conseguem reproduzir todos os efeitos necessários para os mais

complexos circuitos existentes.

Assim, ser capaz de combinar essas portas é fundamental para a

reprodução das mais complexas expressões lógicas nos circuitos, permitindo a

criação de projetos complexos com portas simples.

Além da compreensão das portas lógicas, é necessário compreender

como as expressões booleanas funcionam, para poder montar os circuitos,

visto que cada etapa do circuito corresponde a uma operação da expressão.

Combinando o domínio das expressões lógicas com o conhecimento dos

CI’s lógicos é possível associar os componentes e obter os resultados teóricos

pretendidos.

5

2 Objetivos

- Familiarização com montagens de circuitos lógicos.

- Interligar portas básicas com a finalidade de verificar a equivalência

entre elas.

- Identificar níveis lógicos, analisando-se as tensões presentes em

pontos solicitados dos circuitos.

- Construir e interpretar tabelas.

- Implementar um circuito combinacional usando portas lógicas.

- Vivenciar na prática, a aplicação de conceitos teóricos.

3 Relação de material

Os materiais utilizados para a realização do experimento são listados na

tabela 1.

Tabela 1 – Relação de materiais utilizados. Fonte: Os autores.

Item Unidade Qte Descrição

1 pç 1 Protoboard Icel MSB-100

2 pç 1 Fonte de tensão CC variável Politerm, modelo HY30030-3

3 pç 1 Multímetro digital Icel IK-1000

4 pç 1 CI 74LS00

5 pc 1 CI 74LS02

6 pc 1 CI 74LS04

7 pc 1 CI 74LS08

8 pc 1 CI 74LS32

9 pç 4 Cabo banana-jacaré

10 pç --Fios rígidos para interligação

(0,51mm ø)

6

4 Fundamentação teórica

Para testar a saída de uma porta lógica pode-se utilizar um multímetro e

analisar em qual faixa de tensão a que foi medida se encontra e determinar o

nível lógico. Entretanto, há a opção de ter uma resposta visual utilizando o

chamado provador lógico. Ele consiste em utilizar um LED, em conjunto com

um resistor limitador de corrente, conectado na saída da porta. Como o nível

lógico alto é representado por um nível de tensão maior do que a tensão

mínima para que o LED acenda, é fácil reconhecer se a saída da porta é alta

ou baixa. Caso o LED esteja aceso, a saída é alta. Caso contrário, é baixa.

Deve ser utilizado em conjunto com um buffer, para que a corrente que o LED

consome não afete a saída da porta lógica. Um CI de buffer é o 7407, que

possui seis buffers, podendo ser utilizado para complementar o provador

lógico.

Um tipo de circuito lógico é o circuito combinacional. Esse tipo de circuito

realiza uma expressão booleana através da interligação de várias portas

lógicas existentes, sendo que a saída depende exclusivamente das entradas. A

saída de uma porta é conectada na entrada de outra, formando uma sequência

que vai da entrada do circuito até a sua saída.

Quando se combinam várias portas lógicas a saída dessa combinação

pode ser uma operação já conhecida. Assim, por meio de portas lógicas

fundamentais, é possível obter outra porta lógica fundamental. Com isso, é

possível trocar circuitos digitais por equivalentes, utilizando outras portas

lógicas.

As saídas dos circuitos digitais dependem da expressão lógica que ele

realiza. Essas expressões seguem as operações de Boole. Geralmente, tem-se

uma tabela verdade com os valores de entrada e saída desejados e então

monta-se a expressão lógica. Apenas as linhas onde a saída é alta são

consideradas. Para cada linha, gera-se uma multiplicação das variáveis e por

fim soma-se todas as parcelas. Em caso do nível de entrada da variável ser

baixo, usa-se ela com uma barra em cima, indicando que ela está sendo

negada. Para entradas altas, apenas a variável é suficiente.

7

Essa expressão gerada é geral e em alguns casos pode ser simplificada,

utilizando as leis de Morgan e as propriedades da álgebra de Boole. Ou ainda

pode ser utilizado o método do mapa de Karnaugh.

5 Procedimentos experimentais

5.1 Reconhecimento dos componentes

O CI 7400 é composto por quatro portas lógicas com função lógica

NAND (NE) e seus terminais são representados pelo diagrama da figura 1.

Figura 1 – Diagrama de conexão do CI 7400.

Fonte: http://pdf.datasheetcatalog.com/datasheets/70/232209_DS.pdf

O CI 7402 é composto por quatro portas lógicas com função lógica NOR

(NOU) e seus terminais são representados pelo diagrama da figura 2.

8

Figura 2 – Diagrama de conexão do CI 7402.

Fonte: http://pdf.datasheetcatalog.com/datasheets/70/232221_DS.pdf

O CI 7404 é composto por seis portas lógicas com função lógica NOT

(NÃO) e seus terminais são representados pelo diagrama da figura 3.

Figura 3 – Diagrama de conexão do CI 7404.

Fonte: http://pdf.datasheetcatalog.com/datasheets/70/375318_DS.pdf

O CI 7408 é composto por quatro portas lógicas com função lógica AND

(E) e seus terminais são representados pelo diagrama da figura 4.

Figura 4 – Diagrama de conexão do CI 7408.

Fonte: http://pdf.datasheetcatalog.com/datasheets/70/375337_DS.pdf

O CI 7432 é composto por quatro portas lógicas com função lógica OR

(OU) e seus terminais são representados pelo diagrama da figura 5.

9

Figura 5 – Diagrama de conexão do CI 7432.

Fonte: http://pdf.datasheetcatalog.com/datasheets/70/245534_DS.pdf

A matriz de contatos e os CI’s utilizados no experimento são mostrados

na figura 6.

Figura 6 – Matriz de contatos e CI’s utilizados no experimento. Fonte: Os autores.

5.2 Circuito 1

Com a fixação do CI 7404 e do CI 7408 na matriz de contatos e

verificando o esquemático das figuras 3 e 4, interligou-se conforme

esquemático da figura 7. Com a fonte ajustada em 5 V alimentou-se os CI’s,

ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a referência (0V).

Conforme esquemático da figura 7, as entradas do circuito lógico

correspondem aos terminais 1, 3 do CI 7404. Com o auxílio de um multímetro

ligado na saída (terminal 6 do 7404) foi verificado o comportamento ao aplicar

os níveis lógicos (0,0), (0,1), (1,0) e (1,1) em suas entradas.

10

Para o nível lógico 0 é ligado o terminal correspondente em 0 V

(negativo da fonte de alimentação) e para o nível lógico 1 é ligado o terminal

correspondente em 5 V (positivo da fonte de alimentação).

Figura 7 – Esquema de ligação para o circuito 1. Fonte: Os autores.

5.3 Circuito 2

Com a fixação do CI 7400 e do CI 7404 na matriz de contatos e

verificando o esquemático das figuras 1 e 3, interligou-se conforme

esquemático da figura 8. Com a fonte ajustada em 5 V alimentou-se os CI’s,

ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a referência (0V).

Conforme esquemático da figura 8, as entradas do circuito lógico

correspondem aos terminais 1, 3 do CI 7404. Com o auxílio de um multímetro

ligado na saída (terminal 3 do 7400) verificou-se o comportamento ao aplicar os

níveis lógicos (0,0), (0,1), (1,0) e (1,1) em suas entradas.

Para o nível lógico 0 é ligado o terminal correspondente em 0 V

(negativo da fonte de alimentação) e para o nível lógico 1 é ligado o terminal

correspondente em 5 V (positivo da fonte de alimentação).

11

Figura 8 – Esquema de ligação para o circuito 2. Fonte: Os autores.

5.4 Circuito 3

Com a fixação do CI 7402 e do CI 7404 na matriz de contatos e

verificando o esquemático das figuras 2 e 3, interligou-se conforme

esquemático da figura 9. Com a fonte ajustada em 5 V alimentou-se os CI’s,

ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a referência (0V).

Conforme esquemático da figura 9, as entradas do circuito lógico

correspondem aos terminais 1, 3 do CI 7404. Com o auxílio de um multímetro

ligado na saída (terminal 1 do 7402) verificou-se seu comportamento ao se

colocar os níveis lógicos (0,0), (0,1), (1,0) e (1,1) em suas entradas.

Para o nível lógico 0 é ligado o terminal correspondente em 0 V

(negativo da fonte de alimentação) e para o nível lógico 1 é ligado o terminal

correspondente em 5 V (positivo da fonte de alimentação).

Figura 9 – Esquema de ligação para o circuito 3. Fonte: Os autores.

12

5.4 Circuito 4

Com a fixação do CI 7402 e do CI 7432 na matriz de contatos e

verificando o esquemático das figuras 3 e 5, interligou-se conforme

esquemático da figura 10. Com a fonte ajustada em 5 V alimentou-se os CI’s,

ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a referência (0V).

Conforme esquemático da figura 10, as entradas do circuito lógico

correspondem aos terminais 1, 3 do CI 7404. Com o auxílio de um multímetro

ligado na saída (terminal 3 do 7432) verificou-se seu comportamento ao se

colocar os níveis lógicos (0,0), (0,1), (1,0) e (1,1) em suas entradas.

Para o nível lógico 0 é ligado o terminal correspondente em 0 V

(negativo da fonte de alimentação) e para o nível lógico 1 é ligado o terminal

correspondente em 5 V (positivo da fonte de alimentação).

Figura 10 – Esquema de ligação para o circuito 4. Fonte: Os autores.

5.5 Circuito 5

Com a fixação do CI 7402 na matriz de contatos e verificando o

esquemático da figura 2, interligou-se conforme esquemático da figura 11. Com

a fonte ajustada em 5 V alimentou-se o CI, ligando o terminal 14 ao terminal

positivo (5 V) e o terminal 7 a referência (0V).

Conforme esquemático da figura 11, a entrada do circuito lógico

correspondem aos terminal 2 e 3 do CI 7402. Com o auxílio de um multímetro

ligado na saída (terminal 1 do 7402) verificou-se seu comportamento ao se

colocar os níveis lógicos 0 e 1 em sua entrada.

13

Para o nível lógico 0 é ligado o terminal correspondente em 0 V

(negativo da fonte de alimentação) e para o nível lógico 1 é ligado o terminal

correspondente em 5 V (positivo da fonte de alimentação).

Figura 11 – Esquema de ligação para o circuito 5. Fonte: Os autores.

5.6 Circuito 6

Com a fixação do CI 7404, do CI 7408 e do CI 7432 na matriz de

contatos e verificando o esquemático das figuras 3, 4 e 5, interligou-se

conforme esquemático da figura 12. Com a fonte ajustada em 5 V alimentou-se

os CI’s, ligando o terminal 14 ao terminal positivo (5 V) e o terminal 7 a

referência (0V).

Conforme esquemático da figura 12, as entradas do circuito lógico

correspondem as letras A, B e C. Com o auxílio de um multímetro ligado na

saída (terminal 6 do 7432) verificou-se seu comportamento ao se colocar os

níveis lógicos (0,0,0), (0,0,1), (0,1,0), (0,1,1), (1,0,0), (1,0,1), (1,1,0) e (1,1,1)

em suas entradas.

Para o nível lógico 0 é ligado o terminal correspondente em 0 V

(negativo da fonte de alimentação) e para o nível lógico 1 é ligado o terminal

correspondente em 5 V (positivo da fonte de alimentação).

14

Figura 12 – Esquema de ligação para o circuito 6. Fonte: Os autores.

6 Resultados e discussão

6.1 Circuito 1

Analisando a tabela-verdade do circuito ensaiado, verifica-se que este

circuito executa a função OU (A + B) portanto trata-se de um circuito

equivalente à porta lógica OR (OU).

Tabela 2 – Tabela Verdade OR(OU). Fonte: Os autores.

Entrada Saída

A B S

0 0 0

0 1 1

1 0 1

1 1 1

6.2 Circuito 2

Da mesma forma, verificou-se que circuito 2 executou a função lógica

OU (A +B) com circuito equivalente a porta lógica OR (OU). Tendo a mesma

tabela verdade do circuito 1 (tabela 2).

15

6.3 Circuito 3

A tabela verdade do circuito 3 já se mostrou um pouco diferente, sendo

equivalente a uma função E (A.B), portanto o circuito estudado equivale a uma

porta lógica AND (E).

Tabela 3 – Tabela Verdade AND(E). Fonte: Os autores.

Entrada Saída

A B S

0 0 0

0 1 0

1 0 0

1 1 1

6.4 Circuito 4

Neste experimento o circuito executa a função A .B, portanto trata-se de

um circuito equivalente a porta lógica NAND (NOU).

Tabela 4 – Tabela Verdade NAND(NE). Fonte: Os autores.

Entrada Saída

A B S

0 0 1

0 1 1

1 0 1

1 1 0

6.4 Circuito 5

Por estarem interligadas, as duas portas recebem o mesmo sinal,

ficando a saída da seguinte forma: S=A+A=A . A=A ou seja, o circuito

executa a função inversora, portanto trata-se de uma porta lógica NOT.

16

Tabela 5 – Tabela Verdade NOT(N). Fonte: Os autores.

Entrada Saída

A S

0 1

1 0

6.6 Circuito 6

6.6.1 Tabela-Verdade

Tabela 6 -Tabela Verdade do circuito 6. Fonte: Os autores

A B C S

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

6.6.2 Expressão lógica

A expressão lógica do circuito foi escrita usando-se regras lógicas

positivas, onde as linhas da tabela verdade, referentes a saída de nível lógico

“1”, aparecem na expressão como parcelas “AND” (E) que se relacionam entre

si através da operação OR (OU). Quando na tabela verdade o sinal de entrada

está preenchido com “0”, as variáveis de entrada, A, B ou C aparecem

barradas.

S=AY .BY .C+AY .B.CY +AY .B.C+A.BY .CY +A.BY Y.C

6.6.3 Expressão Lógica Simplificada

17

Figura 13 – Expressão lógica na saída de cada porta do circuito 6. Fonte: Os autores.

Podemos ainda fazer uma simplificação da expressão lógica de saída S

do circuito 6 utilizando o método do mapa de Karnaugh.

B BA 0 1 1 1A 1 1 0 0

C C C

Figura 14 – Mapa de Karnaugh para o circuito 6. Fonte: Os autores.

Simplificando utilizando o método:

S=AY .B+A.BY +BY .C

7 Questões

7.1 Questão 1

Questão: Explicar por que as portas nas configurações abaixo, são

equivalentes.

Figura 15 – Ligação porta lógica-Questão 1. Fonte: Praticando eletrônica digital, 2ª edição, p.74.

18

Elas são equivalentes pois apresentam a mesma resposta lógica quando

são aplicados os mesmos níveis lógicos nas entradas.

Tabela 7 – Tabela verdade da questão 1. Fonte: Os autores.

Entrad

a

Saída

A S

0 1

1 0

7.2 Questão 2

Questão: Elaborar um circuito equivalente ao apresentado abaixo, usando

portas NAND.

Figura 16 – Ligação de portas lógicas-Questão 2. Fonte: Praticando eletrônica digital, 2ª edição, p.74.

Montando-se a tabela verdade do circuito da figura 16:

Tabela 8 – Tabela verdade da questão 2. Fonte: Os autores.

Entrada Saída

A B S

0 0 1

0 1 0

1 0 0

1 1 1

A expressão lógica obtida é:

S=A� .B� +A .B

Podendo ser escrita:

19

S= ´A� .B� +A .B

Que pelo teorema de De Morgan:

S=A� .B� . A . B

Obtendo-se o circuito apresentado na figura 17.

Figura 17 – Circuito equivalente com portas NAND da questão 2. Fonte: Os autores.

20

8 Conclusões

A combinação de portas lógicas pode gerar outras portas lógicas, o que

pode ser útil quando não se dispõe de todas as portas fundamentais. Isso

também da flexibilidade para o projetista, pois como os CI’s possuem mais de

uma porta encapsulada, pode ser mais vantajoso utilizar portas de um tipo que

estejam sobrando para não ter que integrar outro CI ao projeto.

Circuitos que combinam várias portas podem ser reduzidos se sua

expressão lógica pode ser reduzida, pois cada porta lógica fundamental do

circuito representa uma operação lógica da expressão. Assim, é fundamental

realizar a tabela verdade de cada circuito e tentar reduzi-la, a fim de minimizar

o número de portas lógica do circuito.

Através das montagens pode-se perceber que os valores lógicos das

saídas seguiram a teoria. Mas deve-se tomar cuidado quando muitas portas

lógicas estão ligadas na saída de outra, para que o consumo de corrente não

seja superior ao limite que a porta pode oferecer, causando mudanças no seu

nível lógico, o que acaba por mudar toda a resposta do circuito.

21

9 Referências

ARAÚJO, Celso de; CHUI, William Soler. Praticando eletrônica digital. 2.ed.

São Paulo: Érica, 1998. 308p.

Datasheet catalog. Disponível em:

< http://pdf.datasheetcatalog.com/datasheets/70/232209_DS.pdf >

Acesso em: 09/05/2015

Datasheet catalog. Disponível em:

< http://pdf.datasheetcatalog.com/datasheets/70/232221_DS.pdf >

Acesso em: 09/05/2015

Datasheet catalog. Disponível em:

< http://pdf.datasheetcatalog.com/datasheets/70/375318_DS.pdf >

Acesso em: 09/05/2015

Datasheet catalog. Disponível em:

< http://pdf.datasheetcatalog.com/datasheets/70/375337_DS.pdf >

Acesso em: 09/05/2015

Datasheet catalog. Disponível em:

< http://pdf.datasheetcatalog.com/datasheets/70/245534_DS.pdf >

Acesso em: 09/05/2015

22