Arquitetura de Computadores IIIntrodução VHDL

Prof. Esp. : Iggor Lincolln

Introdução

O que significa VHDL?

• V - Very High Speed Integrated Circuit

• H - Hardware

• D - Description

• L - Language Linguagem de Descrição de Hardware com ênfase em

Circuitos Integrados de Altíssima Velocidade!

Prof. Esp. : Iggor Lincolln

Introdução

• O que significa Linguagem de Descriחדo de Hardware (HDL)?

• Uma linguagem de descriחדo de hardware descreve o que um sistema faz e como;

• Um sistema descrito em linguagem de hardware pode ser implementado em um dispositivo programável permitindo o uso em um campo do sistema

Prof. Esp. : Iggor Lincolln

Componentes de um VHDL:

• Package (Pacote): constantes, bibliotecas;

• Entity (Entidade): pinos de entrada e saída. Interface com o mundo externo;

• Architecture (Arquitetura): implementação do projeto.

Prof. Esp. : Iggor Lincolln

Tipos:

Prof. Esp. : Iggor Lincolln

Expressões:

Prof. Esp. : Iggor Lincolln

Atribuições:

Prof. Esp. : Iggor Lincolln

Estrutura:

Prof. Esp. : Iggor Lincolln

Estrutura:

• Várias funções e tipos básicos são armazenados em bibliotecas. A biblioteca “IEEE” é sempre incluída

• Library IEEE;

• Use IEEE.std_logic_1164.all;

• Use IEEE.std_logic_unsigned.all;

OBS:

Prof. Esp. : Iggor Lincolln

Componentes de um VHDL:

entity somador is

Port: ( A: in std_logic;

B: in std_logic;

Cin: in std_logic;

Cout: out std_logic;

SUMA: out std_logic );

end somador; Prof. Esp. : Iggor Lincolln

Componentes de um VHDL:

nome

Prof. Esp. : Iggor Lincolln

OBS: VHDL: Letras, números em caixa baixa

• Primeiro carácter deve ser sempre letra

• Ultimo caracter não pode ser um underline

• Não pode haver dois underline seguidos

• Não é sensível a maiúscula e minúscula.

• ( Saida1=SAIDA1=sAiDa1=SaIdA1)

Prof. Esp. : Iggor Lincolln

OBS: VHDL: • entrada1

• sal#2

• prod_

• 7seg

• seg7

• saida__1

• men_dir_1

Prof. Esp. : Iggor Lincolln

OBS: VHDL: • entrada1

• sal#2

• prod_

• 7seg

• seg7

• saida__1

• men_dir_1

Prof. Esp. : Iggor Lincolln

Somador de 4 bits:

entity somador_4b is

Port: ( A: in std_logic (3 downto 0);

B: in std_logic (3 downto 0);

Cin: in std_logic (3 downto 0);

Cout: out std_logic;

SUMA: out std_logic );

end somador_4b; Prof. Esp. : Iggor Lincolln

Library:

Prof. Esp. : Iggor Lincolln

• Bibliotecas:

Coleção de unidades de desenho, compiladas previamente para uso.posterior

Arquitetura e Entidade

Prof. Esp. : Iggor Lincolln

Arquitetura e Entidade

Prof. Esp. : Iggor Lincolln

Arquitetura e Entidade

Prof. Esp. : Iggor Lincolln

Encontre um Erro

Prof. Esp. : Iggor Lincolln

Solução do Erro

Prof. Esp. : Iggor Lincolln

Exemplo VHDL

Prof. Esp. : Iggor Lincolln

Implementação with - select

Prof. Esp. : Iggor Lincolln

Síntese de uma ALU

Prof. Esp. : Iggor Lincolln