Engenharia de Sistemas Embarcados 2006.2 Aula 7: Analisador Lógico

Engenharia de Sistemas Embarcados 2006.2Aula 7: Analisador Lógico

2006.2 Engenharia de Sistemas Embarcados 2

Analisador Lógico

2006.2 Engenharia de Sistemas Embarcados 3

Analisador Lógico

•Analisador lógico é equipamento de teste de propósito geral

•Provê debug/validação para sistemas digitais

•É conectado ao sistema através de pontas de provas

2006.2 Engenharia de Sistemas Embarcados 4

A Ponta de Prova

• Proporciona conexão elétrica entre o sistema e o analisador

• Proporciona conexão mecânica do sistema para o analisador

• Ambos são fatores importantes na seleção da ponta de prova

2006.2 Engenharia de Sistemas Embarcados 5

Quando Usar um Osciloscópio?

• Quando se precisa ver pequenas excursões de sinal

• Quando se precisa de alta precisão no intervalo de tempo

2006.2 Engenharia de Sistemas Embarcados 6

Quando Utilizar um Analisador Lógico?

• Quando se deseja visualizar vários sinais simultaneamente

• Quando se deseja disparar em um determinado padrão de várias linhas de sinais e visualizar o resultado

2006.2 Engenharia de Sistemas Embarcados 7

Analisador Lógico

• Ferramenta poderosa para análise de sinais digitais

• Dois modos de operação– Temporização– Estado

2006.2 Engenharia de Sistemas Embarcados 8

Modo de Operação

• Temporização– Utiliza clock interno de alta velocidade– Permite visualizar cada um dos sinais nos pinos do

circuito– Interessante para o engenheiro de hardware

• Estado– Utilizado para se capturar o estado do processador– Objetivo é visualizar os dados que fornecem

informações relevantes para o processador– Informação de temporização é perdida

2006.2 Engenharia de Sistemas Embarcados 9

Modo de Temporização

• Semelhante a u osciloscópio

2006.2 Engenharia de Sistemas Embarcados 10

Modo de Temporização

• Semelhante a u osciloscópio

2006.2 Engenharia de Sistemas Embarcados 11

Amostragem por Detecção de Transição

2006.2 Engenharia de Sistemas Embarcados 12

Detecção de Glitches

2006.2 Engenharia de Sistemas Embarcados 13

Padrão de Disparo

O1O1O1O1

2006.2 Engenharia de Sistemas Embarcados 14

Padrão de Disparo

2006.2 Engenharia de Sistemas Embarcados 15

Analisador de Estado

• Estado– É uma amostra de linha ou barramento quando o

dado é válido

2006.2 Engenharia de Sistemas Embarcados 16

Analisador de Estado

• Analisador de Temporização verificar quando as coisas acontecem em um barramento– Clock interno

• Analisador de Estado verificar o que acontece em um barramento– Clock do sistema

2006.2 Engenharia de Sistemas Embarcados 17

Analisador de Estado

2006.2 Engenharia de Sistemas Embarcados 18

Analisador de Estado

Pacote de Disassemblers

2006.2 Engenharia de Sistemas Embarcados 19

Seqüência de Níveis

• Ajuda a qualificar dados de maneira mais precisa do que com um único ponto de disparo

• Úteis para se achar subrotinas

2006.2 Engenharia de Sistemas Embarcados 20

Analisar Lógico Embarcado

2006.2 Engenharia de Sistemas Embarcados 21

Analisador Chip Scope

• Suporta análise lógica e análise do barramento do sistema

• Chip Scope Pro Logic Analysis– Definir e modificar condições de disparo em tempo

real– Visualizar dados em forma de onda ou lista

• Chip Scope Pro Bus Analysis– Definir e modificar condições de disparo em tempo

real– Definir transações e filtros de eventos

2006.2 Engenharia de Sistemas Embarcados 22

Analisador Lógico Embarcado Signal TapAnalisador Lógico Embarcado Signal Tap

• ELA – Embedded Logic Analyzer• Customizado para um projeto em particular• Não consome área do FPGA

2006.2 Engenharia de Sistemas Embarcados 23

Getting StartedGetting Started

Projeto Compilado no Quartus

2006.2 Engenharia de Sistemas Embarcados 24

Open a New Signal Tap FileOpen a New Signal Tap File

File -> New -> Other Files -> SignalTap File -> OK

2006.2 Engenharia de Sistemas Embarcados 25

Set Clock

Clique … button next to clock name and use node finder

2006.2 Engenharia de Sistemas Embarcados 26

Gather Signals

Double Click Node Listing and use the Node Finder to add signals

2006.2 Engenharia de Sistemas Embarcados 27

Set Triggers

Enable Trigger for clear pin Set trigger patternDisable Trigger for other pins Select Pre trigger position

2006.2 Engenharia de Sistemas Embarcados 28

Set Hardware

Click Setup Click Add Hardware

Double Click ByteBlasterII

2006.2 Engenharia de Sistemas Embarcados 29

Compile e Programe

Save Signaltap II file and then CompileProgram the FPGA board

2006.2 Engenharia de Sistemas Embarcados 30

Watch SystemPress Play, Hit Clear button to trigger Signal Tap.