555

Curso: Eletrnica. Disciplina: Eletrnica de Potncia.

Departamento IV -Tecnologia Eletro-Eletrnica - Coordenao de Eletrnica Prof. Edna Andrade Pg. 1

CIRCUITO INTEGRADO 555

1-INTRODUO

O circuito integrado 555 foi lanado no mercado por volta de 1973 e de l para c seu campo

de aplicao foi expandido de maneira assustadora.

Normalmente o CI 555 se apresenta na forma DIL (Dual In Lene: duplo em linha) de 8 pinos

ou na forma circular, como mostrado na figura 1. A identificao dos pinos feita a partir da marca e

no sentido anti-horrio.

So encontrados na prtica precedido de duas letras (como A, LN, SE, NE), o que indica apenas o fabricante especfico.

Fig.1-Pinagem do CI 555.

Internamente, o CI 555 constitudo por trs resistncias de mesmo valor hmico (5K), dois

comparadores de tenso, um flip-flop RS, um amplificador inversor e um transistor que comandado,

atravs da base, pela sada Q do flip-flop.

Na figura 2 apresentada a estrutura interna, em diagrama de blocos, do CI 555.



Fig.2-Estrutura interna, em diagrama de blocos do CI 555.

Pelo divisor de tenso, podemos notar que a tenso aplicada ao comparador superior 2/3 de

Vcc e a tenso aplicada ao segundo comparador 1/3 de Vcc, tornando-se, assim, a tenso de

referncia para cada um dos comparadores.

O comparador superior sensvel a tenses superiores a 2/3 de Vcc aplicadas a sua entrada

(no inversora) pino 6.

O comparador inferior sensvel a tenses inferiores a 1/3 de Vcc aplicadas a sua entrada

(inversora) pino 2.

Os comparadores fornecem sinais de disparo ao flip-flop, quando a condio pertinente de cada

um for atingida.

O circuito em repouso, a sada Q assume valor prximo da alimentao e esta tenso faz com

que o transistor sature, aterrando o pino 7. O nvel alto (high) da sada Q tambm aplicado ao

amplificador inversor, cuja finalidade aumentar o poder de manipulao da corrente de sada (pino

3), consequentemente a sada apresenta nvel baixo.

Quando aplicamos ao pino 2 uma tenso inferior a 1/3 de Vcc, iremos atuar o comparador

inferior que ir setar o circuito: levar a sada (pino 3) para nvel 1. A sada permanecer em nvel 1

mesmo que a tenso no pino 2 volte a ficar superior a 1/3 de Vcc.

O nvel lgico de sada mudar de alto para baixo, quando o primeiro comparador for atuado,

pois este responsvel pelo reset do circuito. Isto acontece quando o pino 6 tiver uma tenso superior

a 2/3 de Vcc.



Outra forma de levar a sada para zero atravs do pino 4 (pino de reset) que atua com nvel

zero e tem prioridade sobre os demais.

O CI 555 opera com uma faixa ampla de tenso: 5Vcc a 15Vcc, tornando este CI compatvel

com a famlia TTL e com a famlia CMOS.

2-CONFIGURAO MONOESTVEL COM O CI 555

Na figura 3 apresentada a configurao monoestvel com o CI 555.

Fig.3 - Configurao Monoestvel com o CI 555.

No pino 2 foi colocado um resistor para garantir uma tenso maior do que 1/3 de Vcc, com isto

o circuito encontra-se resetado, levando o transistor a saturao, impedindo a carga do capacitor e a

sada permanece em nvel zero.

O circuito permanecer nesta situao at o momento em que acionamos a chave, jogando,

portanto, nvel zero no pino 2 e o comparador inferior ir realizar o set do circuito: levar a sada para

nvel lgico alto.

O transistor entrar no corte, liberando a carga do capacitor atravs dos resistores.Quando o

capacitor atingir uma tenso superior a 2/3 de Vcc, o comparador superior realiza o reset do circuito

(sada para nvel lgico baixo). Ao mesmo tempo o transistor vai a saturao, fazendo que ocorra a

descarga do capacitor.



O perodo de temporizao deste circuito pode ser calculado atravs da seguinte expresso:

T=R.C. ln ( Vcc - Vi )

(Vcc - Vp)

Onde:

Vcc: tenso de alimentao do circuito.

Vi: tenso inicial do capacitor.

Vp: tenso de disparo do comparador.

Podemos, portanto, calcular o tempo que o capacitor leva para ir de 0V at 2/3 de Vcc:

T= R.C. ln (Vcc- 0)

(Vcc-2Vcc)

3

T= R.C. ln(3) = R.C. 1,1

Na figura 4, temos algumas formas de onda para o multivibrador monoestvel.

Fig.4- Formas de onda para o multivibrador monoestvel.

Neste circuito a durao do pulso de disparo negativo deve ser menor do que a durao do

pulso de sada. O valor mnimo de R da temporizao de 1K e o mximo de 3,4M para

Vcc=5V e 10M para Vcc=15V. O valor mnimo do capacitor recomenda-se 500pF e o valor mximo depende da corrente de fuga admissvel.



3-CONFIGURAO ASTVEL COM O CI 555

Na figura 5, apresentada a configurao astvel com o CI 555.

Fig.5-Configurao Astvel com o CI 555.

No instante inicial a tenso no capacitor zero e isto faz o comparador, responsvel pelo set,

atuar. Desta forma, a sada assume nvel alto e o transistor interno vai ao corte, liberando a carga do

capacitor, ligado ao pino 6 e 2, atravs dos resistores R1 e R2.

Quando a tenso no capacitor atingir um valor superior a 2/3 de Vcc, leva o comparador

superior a resetar o circuito. A sada, portanto, assume nvel lgico baixo e o transistor interno satura,

permitindo a descarga do capacitor atravs do resistor R2.

Quando a tenso do capacitor ficar inferior a 1/3 de Vcc, o comparador inferior volta a ser

acionado, levando a sada novamente para nvel alto e cortando o transistor interno, possibilitando o

capacitor comear a carregar novamente.



O nvel lgico alto na sada o tempo que o capacitor leva para ir de 1/3de Vcc at 2/3de Vcc

(vide figura 6), logo, temos:

TH= (R1+R2).C.ln (Vcc-Vcc/3)

(Vcc-2Vcc/3)

TH= (R1 + R2).C .ln(2)

TH= (R1+R2).C.0,69

Na figura 6, temos as formas de onda no capacitor e na sada do CI (pino 3).

Fig.6- Formas de onda na configurao Astvel com o CI 555.

O nvel lgico baixo dado pelo tempo de descarga do capacitor de 2/3 de Vcc at 1/3 de

Vcc (vide figura 7), logo temos:

TL= -R2.C. ln Vc

Vi

onde:

Vc= tenso final na descarga.

Vi= tenso inicial na descarga



TL= - R2.C.ln(Vcc/3)

2Vcc/3

TL= 0,69 .R2.C

O perodo total do astvel dado pelo somatrio de TH com TL:

TT=0,69(R1+R2).C + 0,69R2.C = 0,69 (R1 + 2R2).C

A relao de ciclo de trabalho (duty cicle) definida como a relao em que temos o nvel

lgico alto na sada e o perodo total da forma de onda.

D= TH

TT

3.1- CONFIGURAO DO ASTVEL SIMTRICO:

possvel obter um duty cicle de 50%, isto , TH=TL, fazendo com que R1=R2 e utilizando

os diodo, conforme esquema apresentado na figura 7.

Fig.7-Configurao de um astvel simtrico, caso R1=R2.

No caso da figura 7, podemos notar que a carga do capacitor, agora, ocorre somente atravs de

R1 e a descarga atravs de R2.



4- PINAGEM DO CI 555

PINO 1: TERRA. Pino terra ou comum o ponto negativo da alimentao do dispositivo.

PINO 2: DISPARO OU TRIGGER.

Este pino a entrada do comparador inferior e usado para levar a sada para nvel lgico alto.

O disparo deste comparador ocorre quando a tenso neste pino se torna inferior a 1/3 de Vcc ou

inferior a metade da tenso aplicada ao pino 5.

A faixa de tenso que pode ser aplicada entrada de disparo est entre Vcc e terra. Uma

corrente da ordem de 500nA flui deste terminal para o circuito externo.

PINO 3: SADA

A sada do CI 555 capaz de fornecer ou absorver at 200mA.

PINO 4: RESET

uma entrada baixa ativa (atua com nvel baixo) utilizada para levar a sada para nvel baixo,

independente das informaes vindas dos comparadores.Este pino tem prioridade em relao aos

demais.

A durao do sinal de atuao do reset deve ser de no mnimo 0,5s. Quando no utilizado, recomenda-se ligar este pino ao Vcc para evitar o reset falso.

PINO 5: CONTROLE Permite acesso direto ao divisor de tenso, possibilitando a alterao da tenso de referncia

dos comparadores. Pode ser usado para modular o sinal de sada do CI.

Quando no utilizado, recomenda-se utilizar um capacitor de 10nF deste pino para o terra,

evitando que o divisor capte rudo.

PINO 6: THRESHOLD

Entrada do comparador superior, permite levar a sada para nvel lgico baixo.

O comparador superior atua com tenso superior a 2/3 de Vcc ou atravs da tenso aplicada

ao pino 5.

Neste pino pode ser aplicada uma tenso de 0V at Vcc.

PINO 7: DESCARGA Propicia a descarga do capacitor, quando o transistor interno est na saturao. Quando a sada

(pino 3) est alta, o transistor interno est no corte e permite a carga do capacitor externo. Quando a

sada est baixa, o transistor est saturado e possibilita a descarga do capacitor.

PINO 8: +Vcc

o terminal positivo de alimentao de alimentao do CI. A faixa admissvel de tenso neste pino

de 5Vcc a 15Vcc. Este CI aumenta a sua capacidade de tenso e corrente na sada com o aumento da

tenso de alimentao.

5-LIMITE DE FREQUNCIA O limite superior da frequncia de operao do CI 555 na configurao astvel de 100KHz,

devido aos tempos de armazenagens internos do CI. O limite inferior de frequncia depende da faixa

limite da rede RC.

Documents

555