Upload
others
View
4
Download
0
Embed Size (px)
Citation preview
ELETRÔNICA DIGITAL
Parte 8.1FAMÍLIAS LÓGICAS
Prof. Michael
FAMÍLIAS LÓGICAS
1
Professor Dr. Michael Klug
Convenções – Tensão e Corrente
• Tensões de Saída:– VOH: nível alto: Para TTL típico (min): 2,4V
– VOL: nível baixo: Para TTL típico (max): 0,4V
• Tensões de Entrada:– VIH: nível alto: Para TTL típico (min): 2V
– VIL: nível baixo: Para TTL típico (max): 0,8V
2
• Correntes de Saída:– IOH: nível alto: Para TTL típico (max): 400uA
– IOL: nível baixo: Para TTL típico (max): 16mA
• Correntes de Entrada:– IIH: nível alto: Para TTL típico (max): 40uA
– IIL: nível baixo: Para TTL típico (max): 1,6mA
Prof. Michael
Formas de Onda - Características
• Periódicas:
EX:
4
• Não-Periódicas:
Prof. Michael
T= 10msF=1/10m= 100HzCiclo de Trabalho = 10%
Fan-Out
• Fator de carga: parâmetro correspondente ao númeromáximo de entradas (terminais) de um dispositivo lógicoque uma saída pode alimentar:
Prof. Michael
EX: IOLmax=16mA; IILmax=1,6mA; IOHmax=400uA; IIHmax=40uA
Fan-out(baixo) = 16mA/1,6mA=10
Fan-out(alto) = 400uA/40uA=10
Dispositivos Schmitt-Trigger
• Projetado para receber sinais com transições lentas;
• Saídas com transições livre de oscilações;
• Histerese de comutação;
• CI´s Comerciais: 7414, 7413, ...
Prof. Michael
• Simbologia Especial:
Resistores de Pull-up/Pull-down
• Garantir nível lógico:
10k
Vcc
10k
S2
Power-on Reset:
Prof. Michael
10k
10k
Vcc
S1
Vcc
Classificação de CIs
• De acordo com a complexidade:
12
Prof. Michael
• Tecnologia de fabricação:
– Tipos de transistores:• BJTs (bipolar-junction transistors) - TTL (transistor-transistor logic) –
em geral SSI e MSI
• MOSFETs (metal-oxide semiconductor field-effect transistors) – CMOS
(complementary metal-oxide semiconductor) – SSI, MSI, LSI, VLSI eULSI – menor área e menor consumo
• BiCMOS – combinação CMOS e TTL
CIRCUITO INTEGRADO
Versões de Circuitos - CMOS
17
Prof. Michael
• PRECAUÇÕES (ESD – electrostatic discharge)– Devem ser transportados e armazenados em espuma condutiva;
– Instrumentos e bancadas metálicas usados em testes devem ser aterrados;
– Utilização de Pulseira anti-estática;
– Não remover circuito CMOS enquanto este estiver energizado;
– Não conecte sinais de tensão contínua ou alternada enquanto a fonteestiver desligada.
Interfaceamento TTL com CMOS
• Vdd=5V
– Circuitos CMOS (alta impedância de entrada): correntes facilmente supridas por uma saída TTL
• Saída TTL em 0 (entre 0V e 0,4V) é suficiente para ser interpretada pelo circuito CMOS como nível 0 na entrada (entre 0V e 1,5V).
• Saída TTL em 1 (entre 2,4V e 5V) pode não ser corretamente
Prof. Michael
• Saída TTL em 1 (entre 2,4V e 5V) pode não ser corretamente interpretada pelo circuito CMOS como nível 1 na entrada (entre 3,5V e 5V).
Interfaceamento CMOS com TTL
• Vdd=5V
• Saída CMOS em 1 (entre 4,4V e 5V): sem problemas em fornecer a corrente para a entrada TTL em nível 1 (na ordem de uA), e tensão (entre 2V e 5V);
• Saída CMOS em 0 (entre 0V e 0,33V): é suficiente para ser interpretada como 0 pelo circuito TTL (entre 0V e 0,8V). Problema com relação a corrente:
• Para entrada TTL nível baixo (100uA a 2mA – séries 74ALSXX e 74ASXX) as famílias 74HCXX e 74HCTXX podem absorver até 4mA – OK!
• Já para a séria 40XX (podem absorver até 0,4mA) não é possível
Prof. Michael
• Já para a séria 40XX (podem absorver até 0,4mA) não é possível comandar circuitos das séries 74XX (que fornece 1,6mA) ou 74ASXX.
• Tocci e Widmer.Sistemas Digitais. Princípios e
Aplicações;
• Floyd. Sistemas Digitais. Fundamentos e
Aplicações;
• Idoeta e Capuano. Elementos de Eletrônica
REFERÊNCIAS
21
• Idoeta e Capuano. Elementos de Eletrônica
Digital
• Mairton. Eletrônica Digital. Teoria e
Laboratório
• www.alldatasheet.com
• Notas de aula. Professor Stefano
Prof. Michael