Dezembro de 2005 Sistemas Digitais 1 Síntese com um flip-flop por estado Prof. Carlos Sêrro Adaptado para l ó gica positiva por Guilherme Arroz SISTEMAS

Dezembro de 2005Dezembro de 2005 Sistemas DigitaisSistemas Digitais 11

Síntese com Síntese com um flip-flop por estadoum flip-flop por estado

Prof. Carlos SêrroAdaptado para lógica positiva por Guilherme Arroz

SISTEMAS DIGITAISSISTEMAS DIGITAIS


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o

Métodos de sínteseMétodos de síntese

A síntese clássica que estudámos A síntese clássica que estudámos anteriormente tem um inconveniente: anteriormente tem um inconveniente: é morosa e complexa quando o é morosa e complexa quando o número de entradas externas, de número de entradas externas, de saídas e de estados é muito elevadosaídas e de estados é muito elevado Os quadros de Karnaugh e as tabelas de Os quadros de Karnaugh e as tabelas de

excitações e de saídas são muito grandesexcitações e de saídas são muito grandes Seria interessante outro método de Seria interessante outro método de

síntese que fosse mais simplessíntese que fosse mais simples


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Existem várias alternativas de síntese, Existem várias alternativas de síntese, mais ou menos complexasmais ou menos complexas Usando contadores, registos, etc.Usando contadores, registos, etc.

No nosso curso vamos estudar um No nosso curso vamos estudar um outro método, designado por outro método, designado por síntese síntese com 1 FF por estadocom 1 FF por estado

O logigrama do circuito (o “produto” O logigrama do circuito (o “produto” final do processo) é obtido final do processo) é obtido directamentedirectamente a partir do diagrama de a partir do diagrama de estadosestados


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Este método não usa tabelas de Este método não usa tabelas de excitação nem quadros de Karnaughexcitação nem quadros de Karnaugh

Naturalmente, trocamos a Naturalmente, trocamos a simplicidade da síntese por mais lógicasimplicidade da síntese por mais lógica Mais FFs: em vez do número Mais FFs: em vez do número mínimomínimo de de

FFs, usamos 1 FF por estadoFFs, usamos 1 FF por estado Ex: para 5 estados usamos 5 FFs, em vez de 3Ex: para 5 estados usamos 5 FFs, em vez de 3

Mais lógica nas excitações (porque Mais lógica nas excitações (porque usamos mais FFs)usamos mais FFs)


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o

Síntese c/ 1 FF por estadoSíntese c/ 1 FF por estado

O princípio em que se baseia este O princípio em que se baseia este método resulta de conseguirmos método resulta de conseguirmos estabelecer uma relação biunívoca estabelecer uma relação biunívoca entre entre partes do diagrama de estadospartes do diagrama de estados e e partes do logigramapartes do logigrama final do circuito final do circuito


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Quando a máquina está num Quando a máquina está num determinado estado actual, a saída determinado estado actual, a saída desse FF, no circuito, está activa, e as desse FF, no circuito, está activa, e as saídas dos outros estão inactivassaídas dos outros estão inactivas

Com o aparecimento de um flanco de Com o aparecimento de um flanco de comutação, a máquina passa ao comutação, a máquina passa ao estado seguinte, e o FF correspondente estado seguinte, e o FF correspondente a esse estado passa agora a ter a sua a esse estado passa agora a ter a sua saída activa e os outros nãosaída activa e os outros não


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Em resumo, Em resumo, em cada período de relógio em cada período de relógio apenas um FF tem a saída activaapenas um FF tem a saída activa

Ou seja, obtemos, no fim, uma Ou seja, obtemos, no fim, uma espécie espécie de registo de deslocamento complexode registo de deslocamento complexo

Evidentemente, temos de definir um Evidentemente, temos de definir um estado inicial para a máquina, estado inicial para a máquina, activando a saída desse FF e activando a saída desse FF e desactivando todas as outrasdesactivando todas as outras Activando inicialmente as entradas de Activando inicialmente as entradas de

Preset e de Clear assíncronasPreset e de Clear assíncronas


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Consideremos de novo o diagrama de Consideremos de novo o diagrama de estados de Mealy do detector de estados de Mealy do detector de sequências 0101 sobrepostas, e vamos sequências 0101 sobrepostas, e vamos sintetizá-lo com 1 FF por estadosintetizá-lo com 1 FF por estado


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Começamos por Começamos por perceber que, se perceber que, se temos 4 estados temos 4 estados vamos ter 4 flip-flopsvamos ter 4 flip-flops

A seguir convA seguir convémém estabelecer o estado estabelecer o estado inicial, A, fazendo o inicial, A, fazendo o Preset assíncrono do Preset assíncrono do FF A e o Clear dos FF A e o Clear dos restantesrestantes


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


O estado A é estado O estado A é estado seguinte do estado seguinte do estado actual A se X=1, ou actual A se X=1, ou do estado actual C do estado actual C se X=1se X=1

DA = QA X + QC x


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


O estado B é estado O estado B é estado seguinte do estado seguinte do estado actual A se X=0, ou actual A se X=0, ou do estado actual B do estado actual B se X=0, ou do se X=0, ou do estado actual D se estado actual D se X=0X=0

DB = QA X + QB X + QD X


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


O estado C é estado seguinte do O estado C é estado seguinte do estado actual B se X=1, ou do estado estado actual B se X=1, ou do estado actual D se X=1actual D se X=1

DC = QB X + QD X


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


O estado D é estado seguinte do O estado D é estado seguinte do estado actual C se X=0estado actual C se X=0

QD = QC X


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Finalmente, a saída Z vem a 1 no Finalmente, a saída Z vem a 1 no estado D se e só se X=1estado D se e só se X=1

Z = QD X


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o



Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Transição incondicionalTransição incondicional Vamos incondicionalmente de um estado Vamos incondicionalmente de um estado

actual A para um estado seguinte B actual A para um estado seguinte B (qualquer que seja o valor lógico nas (qualquer que seja o valor lógico nas entradas, no exemplo X)entradas, no exemplo X)


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Transição incondicionalTransição incondicional Quando a máquina está no estado A, a Quando a máquina está no estado A, a

saída do FF A está activa e a do FF B está saída do FF A está activa e a do FF B está inactivainactiva

Quando a máquina passa ao estado B, a Quando a máquina passa ao estado B, a saída do FF B vem activa e a do FF A vem saída do FF B vem activa e a do FF A vem inactivainactiva


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Transição condicionada ou “fork”Transição condicionada ou “fork” Vamos de um estado actual A para um de Vamos de um estado actual A para um de

vários estados seguintes, consoante o vários estados seguintes, consoante o valor lógico numa ou mais entradas (no valor lógico numa ou mais entradas (no exemplo apenas uma entrada, X, logo exemplo apenas uma entrada, X, logo transita-se de A para B ou para C)transita-se de A para B ou para C)


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Transição condicionada ou “fork”Transição condicionada ou “fork” Quando a máquina está no estado A, a Quando a máquina está no estado A, a

saída do FF A está activa e as dos outros saída do FF A está activa e as dos outros estão inactivasestão inactivas

Quando a máquina passa ao estado B, por Quando a máquina passa ao estado B, por exemplo,a saída do FF B vem activa e as exemplo,a saída do FF B vem activa e as dos outros vêm inactivasdos outros vêm inactivas


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Convergência ou “join”Convergência ou “join” Vamos de um de entre vários estados Vamos de um de entre vários estados

actuais para um estado seguinte comumactuais para um estado seguinte comum Na sua forma mais simples, essas Na sua forma mais simples, essas

transições não dependem dos valores transições não dependem dos valores lógicos nas entradaslógicos nas entradas


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Saídas de Mealy ou saídas Saídas de Mealy ou saídas condicionadascondicionadas Os dois exemplos possíveis são Z=X ou Os dois exemplos possíveis são Z=X ou

Z=XZ=X

Z = XZ = X Z = XZ = X


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Saídas de Mealy ou saídas Saídas de Mealy ou saídas condicionadascondicionadas


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Saídas de Moore ou saídas Saídas de Moore ou saídas incondicionaisincondicionais Os dois exemplos possíveis são Z=0 ou Os dois exemplos possíveis são Z=0 ou

Z=1Z=1

Z = 0Z = 0Z = 1Z = 1


Pro

f. C

arl

os

Sêrr

oPro

f. C

arl

os

Sêrr

o


Saídas de Moore ou saídas Saídas de Moore ou saídas incondicionaisincondicionais

Documents

Dezembro de 2005 Sistemas Digitais 1 Síntese com um flip-flop por estado Prof. Carlos Sêrro Adaptado para l ó gica positiva por Guilherme Arroz SISTEMAS