3
Universidade Federal de Campina Grande – UFCG Departamento de Engenharia Elétrica – DEE Arquiteturas de Sistemas Digitais – 2010.1 Data: 12/07/2010 Aluno:____________________________________________________ Matricula:_________ REPOSIÇÃO DA PRIMEIRA AVALIAÇÃO ESCOLAR 1. Escreva uma descrição em Verilog de um contador Johnson com 8 (oito) saídas S0 a S7. O circuito possui uma entrada de clock e uma entrada de reset assíncrono. Como exemplo, abaixo a tabela de um contador Johnson com 5 saídas. Dica: Registrador de deslocamento Estados Contagem A B C D E 0 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 2 1 1 1 0 0 3 1 1 1 1 0 4 1 1 1 1 1 5 0 1 1 1 1 6 0 0 1 1 1 7 0 0 0 1 1 8 0 0 0 0 1 9 2. Projete e descreva em Verilog uma máquina de estados com uma entrada Din e uma saída Val. A saída Val deve indicar a ocorrência da seguinte sequência de fatos: A entrada din foi zero em uma borda de clock. Após isso, Din pode ter qualquer valor nas próximas 8 bordas de clock e ter valor 1 na borda seguinte. (2.0) 3. Porque o processador em estudo só pode ter instruções que se realizam em um único ciclo de clock? (2.0) 4. Acrescente a instrução SLT (seta se menor que) ao processador em estudo. O formato da instrução é SLT RD, RA, RB e a operação realizada é R[DR] 1 se R[SA] < R[SB]. Utilize 0000100 como opcode para esta instrução. Indique as alterações na unidade de controle e na Unidade Funcional (desenhe o circuito com as alterações). As figuras com o datapath e os detalhes da unidade de controle e das instruções estão em anexo. Dica. Utilize subtração e os bits de estado (2.0) 5. Simule manualmente para o processador estudado a seguinte sequência de instruções, assumindo que cada registrador contém um valor igual ao seu índice, ou seja, R0 contém 0, R1 contém 1, e assim por diante: Instrução Valores alterados após o clock Flags Z, N ADD R0, R1, R2 SUB R3, R4, R5 SUB R6, R7, R0, ADD R0, R0, R3 SUB R0, R0, R6 ST R7, R0 LD R7, R6 ADI R0, R6, 2 ADI R3, R6, 3 Indique para cada instrução o conteúdo dos registradores ou de qualquer posição de memória que tenha sido alterado e o valor dos flags Z e N, preenchendo a tabela.

Elder Figueredo - Arquitetura de Computadores

Embed Size (px)

DESCRIPTION

Guia básico de Arquitetura de Computadores para Iniciantes.

Citation preview

Page 1: Elder Figueredo - Arquitetura de Computadores

Universidade Federal de Campina Grande – UFCG Departamento de Engenharia Elétrica – DEE Arquiteturas de Sistemas Digitais – 2010.1 Data: 12/07/2010 Aluno:____________________________________________________ Matricula:_________

REPOSIÇÃO DA PRIMEIRA AVALIAÇÃO ESCOLAR

1. Escreva uma descrição em Verilog de um contador Johnson com 8 (oito) saídas S0 a S7. O circuito possui uma entrada de clock e uma entrada de reset assíncrono. Como exemplo, abaixo a tabela de um contador Johnson com 5 saídas. Dica: Registrador de deslocamento

Estados Contagem

A B C D E

0 0 0 0 0 0

1 0 0 0 0 1

1 1 0 0 0 2

1 1 1 0 0 3

1 1 1 1 0 4

1 1 1 1 1 5

0 1 1 1 1 6

0 0 1 1 1 7

0 0 0 1 1 8

0 0 0 0 1 9

2. Projete e descreva em Verilog uma máquina de estados com uma entrada Din e uma saída Val. A saída Val deve indicar a ocorrência da seguinte sequência de fatos: A entrada din foi zero em uma borda de clock. Após isso, Din pode ter qualquer valor nas próximas 8 bordas de clock e ter valor 1 na borda seguinte. (2.0) 3. Porque o processador em estudo só pode ter instruções que se realizam em um único ciclo de clock? (2.0) 4. Acrescente a instrução SLT (seta se menor que) ao processador em estudo. O formato da instrução é SLT RD, RA, RB e a operação realizada é R[DR] 1 se R[SA] < R[SB]. Utilize 0000100 como opcode para esta instrução. Indique as alterações na unidade de controle e na Unidade Funcional (desenhe o circuito com as alterações). As figuras com o datapath e os detalhes da unidade de controle e das instruções estão em anexo. Dica. Utilize subtração e os bits de estado (2.0) 5. Simule manualmente para o processador estudado a seguinte sequência de instruções, assumindo que cada registrador contém um valor igual ao seu índice, ou seja, R0 contém 0, R1 contém 1, e assim por diante:

Instrução Valores alterados após o clock Flags Z, N

ADD R0, R1, R2

SUB R3, R4, R5

SUB R6, R7, R0,

ADD R0, R0, R3

SUB R0, R0, R6

ST R7, R0

LD R7, R6

ADI R0, R6, 2

ADI R3, R6, 3

Indique para cada instrução o conteúdo dos registradores ou de qualquer posição de memória que tenha sido alterado e o valor dos flags Z e N, preenchendo a tabela.

Page 2: Elder Figueredo - Arquitetura de Computadores

Figuras:

Page 3: Elder Figueredo - Arquitetura de Computadores