Elet+Di

7/24/2019 Elet+Di

1/87

CURSO DE AUTOMAO INDUSTRIAL

APOSTILA DE FUNDAMENTOS ELETRNICA DIGITAL

Prof. Guilherme Vicente Curcio

Prof. Rogrio Passos do A. Pereira

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

2/109

7/24/2019 Elet+Di

2/87

7/24/2019 Elet+Di

3/87


5/109

Converso Decimal Binrio :

Para se converter um nmero decimal em binrio, divide-se sucessivamente o nmerodecimal por 2 (base do sistema binrio), at que o ltimo quociente seja 1. Os restosobtidos das divises e o ltimo quociente compem um nmero binrio equivalente, comomostra o exemplo a seguir:

Converter os seguintes nmeros decimais em binrio:

a) 23 |2 .111 |2 .

15 |2 .

12 |2 .0 1bit mais significativo, logo: 23D= 10111B

b) 52 |2 .026

|2 .013 |2 .

1 6 |2 .

0 3 |2 .1 1bit mais significativo, logo 52D= 110100B

1.2.1.3 - Adio com nmeros binrios

A adio no sistema binrio efetuada de maneira idntica ao sistema decimal. Devemosobservar, entretanto, que o transporte (vai um) na adio em binrio, ocorre quandotemos 1+1 . A tabela abaixo ilustra as condies possveis para adio de Bits.

A B Soma Vai 10 0 0 --0 1 1 --1 0 1 --1 1 0 1


6/109

Observe, nos exemplos seguintes, como efetuada uma adio em binrio:

Adicionar os seguintes nmeros binrios.

a) 101110 + 100101

1 1 11 0 1 1 1 0

+ 1 0 0 1 0 11 0 1 0 0 1 1

b) 1001 + 1100

1 1 0 0 1+ 1 1 0 01 0 1 0 1

OBSERVAO:O termo transporte, (vai um) utilizado para indicar o envio de um dgito para a posioimediatamente superior do nmero chamado de CARRY em ingls. Este termo serutilizado a partir de agora, em lugar de "transporte", por ser encontrado na literatura

tcnica.

Subtrao em nmeros binrios

As regras bsicas para subtrao so equivalentes subtrao decimal, e estopresentadas na tabela a seguir.

A B Diferena Transporte0 0 0 --0 1 1 11 0 1 --

1 1 0 --

7/24/2019 Elet+Di

4/87

7/24/2019 Elet+Di

5/87


9/109

Exemplos:1 0 0 1 --- 9 1 0 0 0 --- 8 0 1 1 0 --- 60 1 1 1 --- 2complemento 1 0 0 0 --- 2complemento 1 0 1 0 --- 2 complemento| conserva | conserva | conserva1 complemento 1 complemento 1 complemento

SISTEMA DE NUMERAO HEXADECIMALO sistema hexadecimal, ou sistema de base 16, largamente utilizado nos computadores,microcomputadores e microcontroladores. Neste sistema so utilizados 16 smbolos pararepresentar cada um dos dgitos hexadecimais, conforme a tabela a seguir:

Decimal Hexadecimal Binrio

0 0 0000

1 1 0001

2 2 0010

3 3 0011

4 4 0100

5 5 0101

6 6 0110

7 7 01118 8 1000

9 9 1001

10 A 1010

11 B 1011

12 C 1100

13 D 1101

14 E 1110

15 F 1111

As letras A, B, C, D, E, F representam dgitos associados s quantidades, 10, 11, 12,13, 14, 15, respectivamente.


10/109

Converso Hexadecimal Decimal

Aplicando ao sistema hexadecimal a definio de um sistema de numerao qualquer,

teremos:

N = dn . 16n + . . . + d2 . 162 + d1 . 161 + do . 160

Para se efetuar a converso, basta adicionar os membros da segunda parcela daigualdade, como ilustra o exemplo a seguir:

Exemplo:Converter em decimal os seguintes nmeros hexadecimais.

a) 23H= 2 . 161+ 3 . 160

23H= 2 . 16 + 3 . 123H= 35D

b) 3BH= 3 . 161

+ B . 160

3BH= 3 . 16 + 113BH= 59D

Observe que o dgito hexadecimal "B", no exemplo (b), equivalente ao nmero 11 decimal,como mostra a tabela apresentada anteriormente.

Converso Decimal Hexadecimal

A converso decimal hexadecimal efetuada atravs das divises sucessivas do nmerodecimal por 16, como demostrado no exemplo a seguir.

Exemplo:Converter em hexadecimal os seguintes nmeros:

a) 152 |16 . .8 9 -- logo: 152D= 98H

b) 249 |16 ..:9 15 -- Logo: 249D= F9H

7/24/2019 Elet+Di

6/87


11/109

NMEROS DECIMAIS CODIFICADOS EM BINRIO (BCD)

Como j foi discutido anteriormente, os sistemas digitais em geral, trabalham comnmeros binrios. Com o intuito de facilitar a comunicao homem-mquina, foidesenvolvido um cdigo que representa cada dgito decimal por um conjunto de 4 dgitosbinrios, como mostra a tabela seguinte:

DECIMAL BINRIA

0 0000

1 0001

2 0010

3 00114 0100

5 0101

6 0110

7 0111

8 1000

9 1001

Esta representao denominado de cdigo BCD (Binary-Coded Decimal).Desta maneira, cada dgito decimal representado por grupo de quatro bits, comoilustrado a seguir:

527 = 0101 0010 0111527 = 010100100111

Observe que a converso decimal-BCD e BCD-decimal direta, ou seja, separando-se odgito BCD em grupos de 4 bits, cada grupo representa um dgito decimal.

Exemplo:

Converter os seguintes nmeros decimais em BCD.

a) 290 = 0010 1001 0000290 = 001010010000

b) 638 = 0110 0011 1000638 = 011000111000


12/109

Converter os seguintes nmeros em decimal.

a) 1001010000001000 = 1001 0100 0000 10001001010000001000 = 9 4 0 8

= 9408

b) 001001101001 = 0010 0110 1001001001101001 = 2 6 9

= 269

7/24/2019 Elet+Di

7/87


13/109

PORTAS LGICAS:

Os sistemas digitais so formados por circuitos lgicos denominados Portas Lgicas.Existem 3 portas bsicas que podem ser conectadas de maneiras variadas, formandosistemas que vo de simples relgios digitais aos computadores de grande porte.

Veremos as caractersticas das 3 portas bsicas, bem como seus smbolos e circuitos

equivalentes.

PortaAND (E)

Esta porta pode ter duas ou mais entradas e uma sada e funciona de acordo com aseguinte definio:

"A sada de uma porta AND ser 1, somente se todas as entradas forem 1" .

A seguir, temos o smbolo de uma porta AND de 2 entradas ( A e B) juntamente com umquadro que mostra todas as possibilidades de nveis de entrada com a respectiva sada.

Este quadro chamado de Tabela Verdade.

A

B

S

Smbolo lgico Tabela Verdade Equao Lgica

O circuito a seguir executa a funo AND. Considere o nvel lgico 1 igual a "chavefechada" e nvel lgico 0 (zero) igual a chave aberta.

A B

L

Quando tivermos a condio de chave A aberta (0) e chave B aberta (0), no circularcorrente e a lmpada L fica apagada (0).

A B S

0 0 0

0 1 0

1 0 0

1 1 1

S = A . B


14/109

Na condio de termos a chave A aberta (0) e a chave B fechada (1), ainda assim nocircula corrente e a lmpada est apagada (0). fcil observar que a condio inversa[chave A(1) e chave B(0)], tambm implica em a lmpada estar apagada (0).

Agora temos a condio em que a chave A fechada (1) e a chave B fechada (1), nestasituao a corrente pode circular e a lmpada acende (1).

Verifique portanto que a anlise acima descrita confirma a tabela verdade apresentada.

Para o circuito AND portanto, podemos afirmar que qualquer 0 (zero) na entrada leva asada para o 0 (zero).

- Porta OR (ou)

Esta porta tambm possui duas ou mais entradas, e uma sada, funcionando de acordocom a seguinte definio:

A sada de uma porta OR ser 1 se uma ou mais entradas fo rem 1 .

A seguir, temos o smbolo de uma porta OR de 2 entradas (A e B) juntamente com arespectiva tabela verdade.

A

B

S

Smbolo lgico Tabela VerdadeEquao Lgica

O circuito a seguir executa a funo OR:

Chave aberta = nvel lgico 0 (zero); chave fechada = nvel lgico 1 (um)

A

LB

A B S

0 0 0

0 1 1

1 0 1

1 1 1

S = A + B

7/24/2019 Elet+Di

8/87


15/109

Quando tivermos chave A fechada e chave B aberta, teremos corrente circulando econsequentemente a lmpada L estar acesa.

A lmpada fica acesa tambm com as condies:

- Chave A = Aberta e Chave B = Fechada- Chave A = Fechada e Chave B = Fechada.

A lmpada somente estar apagada quando as duas chaves (A e B) estiverem abertas.

Analisando o circuito e comparando-o com a tabela verdade fonecida, podemos afirmar,que para um circuito OR, qualquer 1 na entrada leva a sada para 1.

- Porta NOT (no)

A porta NOT possui somente uma entrada e uma sada e obedece seguinte definio:

"A sada de uma porta NOT assume o nvel lgico 1 somente quando sua entrada 0 (zero) e vice-versa".

Isto significa que a porta NOT um inversor lgico, ou seja, o nvel lgico da sua sadaser sempre o oposto do nvel lgico de entrada. A figura a seguir apresenta o smbolo daporta lgica NOT, sua tabela verdade e equao lgica.

A S


O circuito a seguir executa a funo NOT. Observe que o circuito se resume a uma chaveligada para o terra. Quando a chave est aberta, a corrente circula pela lmpada que ficaacesa. Quando a chave A fecha , a corrente circula agora pela chave. Com isso almpada se apaga, confirmando a tabela verdade fornecida.

A L

A S

0 1

1 0

AS =


16/109

- Porta NAND (no e)

As portas lgicas NAND so na realidade combinaes das portas bsicas AND e NOT.So consideradas como portas bsicas das famlias lgicas.

Na porta NAND que qualqu er 0 ( zero) na entrada, leva a sada para 1 A figura a seguir apresenta uma porta NAND de duas entradas com o smbolo e a tabelaverdade e sua equao lgica. Note que a porta NAND constituda de uma AND seguidade um inversor (NOT).

A

B

S


O circuito equivalente de uma porta NAND visto a seguir, onde fcil verificar a tabelaverdade.

A

LB

B.AS =

A B S

0 0 1

0 1 1

1 0 1

1 1 0

7/24/2019 Elet+Di

9/87


17/109

- Porta NOR (no ou)

As portas lgicas NOR so na realidade combinaes das portas bsicas OR e NOT. So

consideradas como portas bsicas das famlias lgicas."Na porta NOR, qualquer 1 na entrada leva a sada para 0 (zero)."

A figura a seguir apresenta uma porta NOR de duas entradas com o smbolo e a tabelaverdade e sua equao lgica. Note que a porta NOR constituda de uma OR seguidade um inversor (NOT).

A

B

S


Analisando o circuito da figura a seguir fcil concluir que quando qualquer uma dasentradas (Chave A ou Chave B) estiverem com 1(fechada) e sada S (lmpada L) estarcom 0 (zero) (lmpada apagada).

A LB

BAS +=

A B S

0 0 1

0 1 0

1 0 0

1 1 0


18/109

- Porta EXCLUSIVE OR (ou exclusiva)

A funo que esta porta executa, como o prprio nome diz; consiste em fornecer a sadaquando as variveis de entrada forem diferentes entre si. A figura a seguir apresenta o

smbolo de uma porta exclusive-OR, sua tabela verdade e equao lgica.

A

B

S


O circuito da figura a seguir demonstra o funcionamento da porta EXCLUSIVE OR,utilizando as chaves A e B. Na condio em que as chaves A e B esto abertas, no hcaminho para a corrente circular e a lmpada no acende. Com a condio das chaves Ae B fechadas, tambm no se tem corrente circulando e a lmpada no se acende.

Portanto, conclumos que esta porta s ter nvel 1 na sada quando suas entradas foremdiferentes.

A

LBA

B

A B S

0 0 0

0 1 1

1 0 1

1 1 0

BS =

7/24/2019 Elet+Di

10/87


19/109

- Porta EXCLUSIVE NOR (no ou exclu siva ou ci rcuit o coincidncia)

Esta porta tem como funo, fornecer 1 na sada somente quando suas entradas foremiguais.

A figura a seguir mostra o smbolo de uma porta exclusive-NOR, sua tabela verdade eequao lgica.

A

B

S


No circuito da figura a seguir existem agora as chaves A e B; que funcionam de maneira

inversa s chavesAe B, isto ; quando a chave A est aberta, a chaveAest fechada omesmo acontecendo com as chaves B e B.Desta maneira podemos verificar a tabela verdade atravs da seguinte anlise.

Quando as chaves A e B esto abertas (chaves Ae Besto fechadas) circula correntepela lmpada e ela estar acesa. Quando a chave A est fechada (chave

Aaberta)e a

chave B aberta (chave Bfechada) no circula corrente pela lmpada, o que implica emlmpada apagada. Na situao inversa chave A aberta (chave A fechada) e chave Bfechada (chave B aberta) ocorre a mesma coisa e a lmpada estar apagada. Com asduas chaves A e B fechadas (Chave Ae Babertas) circular corrente pela lmpada eesta estar acesa.

Portanto, pode-se afirmar que a porta exclusive-NOR ter 0 (zero) em sua sadaquando as entradas forem diferentes.

A

L

B

A B

A B S

0 0 1

0 1 0

1 0 0

1 1 1

BAS =


20/109

7/24/2019 Elet+Di

11/87


21/109

EXPRESSES / CIRCUITOS / TABELA VERDADE:

Todo circuito lgico executa uma expresso booleana, e por mais complexo que seja, formado pela interligao das portas lgicas bsicas. Pense nos operadores booleanos(mais, ponto e barra superior) como cdigos para as portas bsicas, ento voc podeescrever equaes para os circuitos lgicos usando o sinal mais para uma porta OU, oponto para uma porta AND e a barra para um inversor.

Obtendo expresses lgicas a partir de circuito s:

Podemos escrever a expresso booleana que executada por qualquer circuito lgico.Vejamos, por exemplo, qual a expresso que o circuito a seguir executa.

Vamos dividir o circuito em duas portas:

Na sada S1teremos o produtoAB . Logo, S1 = AB. Como S1 est aplicado, junto com C,numa outra porta do tipoAND, ento, na sada Steremos o produto S1.C.

Logo, S = S1.C. Finalmente, como S1= AB, podemos escrever:

S=ABC

Uma outra maneira mais simples para resolvermos o problema a de colocarmos nassadas dos diversos blocos bsicos do circuito as expresses por esses executadas daseguinte maneira:


22/109

Isto nos diz que o circuito lgico apresentado equivalente a urna porta AND de trsentradas, que pode ser obtida por um circuito integrado TTL SN7411, que contm trs

portas deste tipo encapsuladas em um Cl de 14 pinos.Exemplos: Determine as expresses booleanas caractersticas dos circuitos abaixo.

Esse circuito tambm pode ser representado desta forma:

EXEMPLOS:1)

2)

3)

Forma de representao de um

inversor ligado antes de uma porta

7/24/2019 Elet+Di

12/87


23/109

Circuitos obtidos de expresses lgicas:

Vimos como obter uma expresso caracterstica de um circuito lgico qualquer.

Podemos tambm desenhar um circuito lgico a partir de sua expresso caracterstica.Por exemplo, um circuito que execute a expresso:

Faremos como na aritmtica clssica, iniciaremos plos parnteses e fazemosprimeiramente as somas e aps as multiplicaes.

Dentro do primeiro parntese, temos a soma booleana A + B. logo o circuito que executaesse parntese ser a porta OR.

No segundo, temos a soma negada, tendo portanto como operando a porta NOR.

Por fim, h um produto dos termos resultantes dos parnteses, logo, o circuito queexecuta esta multiplicao ser a portaAND.

0 circuito completo fica:

Exemplo: Desenhe os circuitos que executam as seguintes expresses booleanas:


24/109

7/24/2019 Elet+Di

13/87


25/109

Expresses lgicas obtidas a partir da tabela verdade:

Suponhamos que um circuito lgico de trs entradas A, B e C deva proporcionar na sadaS1 os estados lgicos dados na tabela verdade abaixo.

A B C S0 0 0 0 0

1 0 0 1 1

2 0 1 0 1

3 0 1 1 0

4 1 0 0 1

5 1 0 1 0

6 1 1 0 0

7 1 1 1 1

Temos basicamente dois mtodos atravs dos quais podemos obter diretamente aexpresso de S na sua forma geral ou cannica. So elas:

SOMA DE PRODUTOS (ou MINTERMOS)

PRODUTO DE SOMAS (ou MAXTERMOS)

Obteno da equao a partir de Soma de Produtos :

Procedimento:

1. "Para cada condio em que a coluna de sada da tabela verdade for "1, faz-se oproduto das variveis de entrada, que devem ser negadas sempre que corresponderemao estado zero".

No nosso exemplo, S toma o valor lgico "1" para quatro condies diferentes de entrada,nas linhas: 1, 2, 4 e 7. Assim:


26/109

2. "Soma-se os produtos assim obtidos igualando-se tudo a S"

Portanto:

De posse da expresso caracterstica da tabela verdade podemos montar o circuito lgicocorrespondente.

O mtodo consiste no seguinte:

Sempre que uma das quatro condies surge na entrada do circuito, o produto que lhecorresponde toma o valor 1. Portanto, sada da porta E correspondente a este produtoser "1" e, as outras "O". Como s sadas das portas do tipo E so ligadas entrada deuma porta OU, a sada assume nvel"1" tendo em vista a definio da funo OU.

NOTA: O nome MINTERMO deriva do fato de que quando um mintermo individual tabulado a sua resposta um lgico 1, e este 1 nico. Todas as outras respostasrelativas do mintermo so O's. Ento temos um nmero mnimo de 1's e um

mximo de O's.A funo AND representa um mintermo: mnimo de 1's.

A B F

0 0 0

0 1 0 F = AB

1 0 0

1 1 1

7/24/2019 Elet+Di

14/87

7/24/2019 Elet+Di

15/87

7/24/2019 Elet+Di

16/87

7/24/2019 Elet+Di

17/87


33/109

Observe a figura:

Na realidade, qualquer expresso lgica pode ser manipulada de forma a ser totalmenteimplementada atravs de portas NAND ou NOR, como mostrado nos seguintes exemplos:

Exemplo 3:

1) Implemente as seguintes expresses lgicas:


34/109

2) implemente as seguintes expresses lgicas com portas NOR.

7/24/2019 Elet+Di

18/87

7/24/2019 Elet+Di

19/87


37/109

Mapa K para 4 variveis:

Seja a tabela-verdade, para 4 variveis:

Com 4 variveis sero necessrios 24=16 reas, logo:

Para o exemplo dado, o mapa preenchido fica:


38/109

Simplificaes de Funes com mapas de Karnaugh:

O mapa, a seguir, contm um par de uns que so adjacentes verticalmente (prximo umdo outro).

O primeiro 1 representa o produto BCDA , o segundo 1 representa o produto ABCD .Quando nos movemos para o segundo 1, somente uma varivel vai da forma

complementada para a ano-complementada ( A para A ); as outras variveis nomudam de forma (B. C e D permanecem no cpmplementadas). Sempre que isto ocorer,voc eliminar a varivel que muda de forma:

S=BCD

Vejamos porque:

A equao de soma de produtos correspondente ao mapa :

ABCDBCDAS += que se fatora em:

A)A(BCDS += como 1AA =+ , ento:

BCDS = ... como queramos demonstrar.

Geralmente um par de uns adjacentes, horizontal ou vertical, significa que a equao desoma de produtos ter uma varivel e um complemento que sero eliminados, comomostrado anteriormente.

Para fcil identificao, iremos circundar um par de uns adjacentes horizontal ou vertical.Sempre que houver um par, voc pode eliminar a varivel que aparece em ambas asformas, complementada e no-complementada. As variveis restantes (ou seuscomplementos) sero as nicas a aparecer no termo de um nico produto correspondenteao par de uns.

Exemplo: Obtenha a equao booleana para cada mapa K.

7/24/2019 Elet+Di

20/87


39/109

Existindo mais de um par num mapa K, voc pode fazer a soma dos produtossimplificados para obter a equao booleana, como a do exemplo S4.

Quando houver dois pares lado a lado como os dos mapas a seguir, estes poder seragrupa dos gerando o que chamamos de uma quadra.

Quando voc notar uma quadra (quatro uns que so adjacentes horizontalmente ouverticalmente), circunde-a sempre, porque ela leva a um produto mais simples, de fato,uma quadra elimina duas variveis e seus complementos, como demonstra o exemploseguinte.

O primeiro par representa CA , e o segundo par representa AC. A equao para estesdois pares :

ACCAS += que se fatora em:

A)A(CS += que se reduz em:

CS =

As equaes simplificadas para os mapas de quatro variveis anterior, seriam:

BAS1= DCS2 = CBS3 =


40/109

Seguindo o mesmo raciocnio, duas quadras adjacentes podem formar um octeto. Umocteto elimina trs variveis e seus complementos. Imagine o octeto como duas quadras.

A primeira quadra representa ADDAS += ; e a segunda quadra AD. A equao paraestas duas quadras :

ADDAS += que se fatora em:

A)A(DS += que se reduz em: DS =

Concluso: de agora em diante no se incomode com a lgebra. Simplesmente percorraos uns de um par, quadra ou octeto, e determine qual ou quais variveis que mudam deforma. Estas so as variveis que so eliminadas.

Exemplo: Suponha que voc tenha transformado uma tabela-verdade no mapa deKarnaugh mostrado a seguir.

Consegue-se a maior simplificao na equao quando primeiro forem circundados osoctetos, em segundo as quadras e, por ltimo, os pares. A figura acima ficar.

E a equao ser: DBACADCS ++=

ELETRNICA DIGITAL CEFET ES UNED S ELETRNICA DIGITAL CEFET ES UNED S

7/24/2019 Elet+Di

21/87


41/109

Sobreposio de Octetos, quadras e pares:

E possvel usar o mesmo 1 mais de uma vez. Isto , sobreponha grupos sempre que forpossvel para obter uma maior simplificao na expresso. Vejamos:

Como exemplo, temos a sobreposio de um par e uma quadra. A equao ser do tipo:

BCDADS += Enrolando o Mapa (Adjacncias Externas)

Outra coisa a saber sobre as adjacncias externas. Imagine que voc esteja pegando omapa e o enrolando de forma que um lado encoste no outro.

Voc ir perceber que os dois pares na realidade formam uma quadra. Prova:

CBCBS += equao para os dois pares

B)B(CS += que se reduz em:

CS =

Para indicar isto, desenhe semicrculos em torno de cada par, como mostrado a seguir:

Com esse ponto de vista, a quadra tem a equao:

CS = pois, A e B variam dentro da quadra.


42/109

Exemplo: Obtenha a equao booleana para cada mapa K.

Eliminando grupos Redundantes:

Aps terminar de circundar grupos, elimine qualquer grupo redundante, este um grupocujos uns j foram usados por outros grupos. Aqui esto dois exemplos:

Nos dois casos, a quadra redundante. Portanto, no dever entrar na equao.

CABACDBCADCAS1 +++= DBACABBDACBAS2 +++=

7/24/2019 Elet+Di

22/87

ELETRNICA DIGITAL CEFET ES UNED Serra ELETRNICA DIGITAL CEFET ES UNED Serra

7/24/2019 Elet+Di

23/87


45/109

3. Encontre a equao booleana, dado o mapa K.

Analizando o mapa K, se fizermos as condies irrelevantes das posies 6 e 15 iguais a1 e as codies das posies 1 e 10 iguais a O teremos:

BS = o que representa uma simplificao considervel.


46/109

EXERCCIOS

1. Obter as equaes booleanas simplificadas dos mapas de Karnaugh.

2. Considere as condies irrelevantes dos mapas K a seguir, de maneira a se ter mxima

simplificao. Obtenha as equaes:

3. Dada as tabelas-verdade, obtenha as equaes simplificadas a partir do mapa deKarnaugh.

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

7/24/2019 Elet+Di

24/87

ELETRNICA DIGITAL CEFET ES UNED Serra

47/109

4. O cdigo BCD faz uso de 4 bits para representar algarismos decimais de O a 9. Com 4bits podemos representar 16 combinaes, das quais, seis so invlidas. Desenvolva umcircuito que gere uma varivel lgica "S" de sada, que indique a validade do cdigo BCDde entrada.

onde: - Se S = O indica que o cdigo BCD de entrada vlido.- Se S = 1 indica que o cdigo BCD de entrada invlido.

5. Desenvolva o circuito lgico combinacional representado pelo diagrama de blocoabaixo; a seguir, proponha um nome para este circuito.

- Quando S = O, o nmero binrio B dever ser idntico ao nmero binrio A.

- Quando S = 1, B dever ser o complemento de A, ou seja, o nmero B dever ser igualao A com todos os seus bits invertidos.

ELETRNICA DIGITAL CEFET ES UNED Serra

48/109

FAMLIAS DE CIRCUITOSLGICOS:

As famlias utilizadas atualmente dentro da rea de Eletrnica Digital so TTL (Transistor-Transistor-Logic) e CMOS (Complementary Metal Oxide Semiconductor), porm derivamde uma srie de famlias lgicas, hoje obsoletas.

A seguir, vamos relacionar, em escala tecnolgica evolutiva, algumas famlias utilizadasanteriormente, precedentes famlia TTL:

DCTL (Direct-Coupled Transistor Logic)

RTL (Resistor-Transistor Logic)

RCTL (Resistor-Capacitor Transistor Logic)

DTL (Diode-Transistor Logic)

HTL (High-Threshold Logic)

ECL (Emiter-Coupled Logic)

CONCEITOS E PARMENTROS DAS FAMLIAS LGICAS

Estudaremos alguns parmetros, como nvel de tenso e corrente, das principais famlias.

FAMLA TTL

A porta "NO E" a base da famlia TTL, pois todas as outras portas desta famlia soderivadas dela.

Neste circuito usamos um transistor multiemissor, e na sada usamos dois transistores naconfigurao TOTEN POLE (quando um est em corte o outro est em saturao, e vice-versa).


7/24/2019 Elet+Di

25/87

49/109

NVEL DE TENSO

Na sada o menor nvel alto 2,4 Volts e na entrada o menor nvel alto 2,0 Volts,conseqentemente temos 0,4 volts de segurana ( margem de rudo ).

Na sada o maior nvel baixo 0,4 Volts e na entrada o maior nvel alto 0,8 Volts,conseqentemente temos 0,4 Volts de segurana ( margem de rudo ).

NVEL DE CORRENTE

O circuito abaixo mostra a conexo entre duas portas lgicas TTL.

50/109

FAN- OUT

O nmero mximo de portas que podemos conectar a uma outra porta denominamos deFAN-OUT, que neste caso igual a 10.

MARGEM DE RUDO

Observe que mesmo em condies de limiar, h uma margem de segurana de 0,4 Volts.


7/24/2019 Elet+Di

26/87

51/109

TEMPO DE PROPAGAO

o tempo que uma porta leva para responder, ou seja, passar do estado 1 para o estado0, ou vice- versa.

CIRCUITOS ESPECIAIS

OPEN -COLLECTOR (coletor aberto) Neste caso a sada no com transistores naconfigurao TOTEN -POLE.

Uma resistncia de sada colocada externamente, permitindo ao usurio escolher oresistor, possibilitando conectar um maior nmero de portas .

52/109

Observe que a conexo de vrias portas OPEN- COLLECTOR gera uma "PORTA E",onde chamamos de " PORTA E POR FIO".

SCHIMITT-TRIGGER

A porta com tecnologia TTL pode possuir em sua entrada a funo de SCHIMITT-TRIGGER, conforme a porta inversora abaixo.

Quando a porta possui esta funo ela mais imune a rudo.

Como exemplo, veja a inversora abaixo.

A porta considerar a entrada como sendo alto, enquanto sua tenso de entrada for maiorque VT+ ou at que caia abaixo de VT - .

A porta considerar a entrada como sendo baixa, enquanto sua tenso de entrada formenor que VT- ou at que suba acima de VT+.

DRIVER

Podemos ligar a sada de qualquer porta lgica a um DRIVER, permitindo ento forneceruma maior corrente ao circuito conectado porta, sem necessitar de drenar um alto valorde corrente pela sada desta porta.

Podemos tambm usar o DRIVER quando necessitamos alimentar um circuito com tenso

diferente da fornecida pela sada da porta lgica.


7/24/2019 Elet+Di

27/87

53/109

PORTAS COM TRANSISTORES SCHOTTKY

As portas com verso Schottky utilizam em seus circuitos o diodo SCHOTTKY, que sodiodos especiais construdos com metal de um lado da juno interna para aumentar avelocidade de comutao.

Este diodo devidamente colocado entre base e coletor de um transistor forma um conjuntodenominado TRANSISTOR SCHOTTKY, que possui a caracterstica de alta velocidade decomutao.

.

BUFFER

Na simbologia a bola no controle, pino M, significa chave fechada com nvel baixo.Sem a bola significa chave fechada com nvel alto.

54/109

PORTAS LGICAS COM TRI-STATE

As portas lgicas que possuem na sua sada a configurao TRI-STATE alm dos nveis

alto e baixo, possuem o estado de alta impedncia, funcionando com uma chave emaberto (no drena corrente).

BARRAMENTO

Usamos uma chave (buffer), habilitando as chaves ligadas ao registrador que

queremos que seu contedo aparea na via de dados .


7/24/2019 Elet+Di

28/87

55/109

VERSES DOS CIRCUITOS TTLCada verso possui uma caracterstica predominante, conforme tabela abaixo.

56/109

FAMLIA CMOS

A famlia CMOS possue circuitos integrados disponveis nas sries comerciais 4000a,4000b e 54/74C, sendo esta ltima semelhante TTL na pinagem dos circuitosintegrados e funes .

Alm destas, a famlia CMOS possui verses de alta velocidade e melhor desempenho:74hc/74hct.

ALIMENTAO

SRIE 4000 e 74C=FAIXA DE 3 V A 15 V

Existem outras sries com outras faixas. Em geral mxima tenso de entrada baixa igual a 30 % de VDD e a tenso mnima de entrada alta igual a 70 % de VDD.

FAN-OUT

De forma geral FAN-OUT igual a 50, sendo uma vantagem em relao ao TTL.TEMPO DE PROPAGAO

O tempo de propagao ,de uma maneira geral, maior que a TTL, porm estadesvantagem foi amenizada com o aparecimento de novas verses para uso de altavelocidade.

MARGEM DE RUDO

Muito maior que o do TTL.

CDIGOS

Existem vrios cdigos usados na eletrnica digital, sendo cada um til para certasituao.

Seguem abaixo alguns cdigos, onde destacamos o cdigo "BCD 8 4 2 1".


7/24/2019 Elet+Di

29/87

57/109

CODIFICADOR / DECODIFICADOR

De maneira geral usamos o termo decodificador quando referimos a um circuito quetransforma um cdigo em outro, porm, especificamente codificador o circuito quetransforma um cdigo conhecido em um cdigo desconhecido ou no usual, sendo de

codificador o contrrio.

DECODIFICADOR BINRIO / DECIMAL

TABELA VERDADE DE UM DECODIFICADOR B C D 8421 / DECIMAL

58/109

DECODIFICADOR "B C D PARA SEGMENTOS"

DISPLAY

DISPLAY CATODO COMUM DISPLAY ANODO COMUMO MAIS USADO

Exemplos: DISPLAY FND 500 e FND 560

7/24/2019 Elet+Di

30/87


7/24/2019 Elet+Di

31/87

61/109

CIRCUITO DO MULTIPLEXADOR DE 2 ENTRADAS DE 4 BITS

62/109

DEMULTIPLEXADOR

O multiplexador seleciona qual informao que chega em uma entrada ser encaminhadapara a sada selecionada.


7/24/2019 Elet+Di

32/87

63/109

APLICAES

64/109

CIRCUITOS COMBINACIONAIS / SEQUNCIAIS

At este momento estudamos vrios circuitos, porm, suas sadas dependiam somentedas entradas.Estes circuitos so chamados circuitos combinacionais.

Agora vamos estudar circuitos que suas sadas dependem de suas entradas, comotambm de suas prprias sadas (anterior) .Estes circuitos so chamados de circuitossequnciais.

FLIP-FLOP

Estudaremos primeiramente o funcionamento dos LATCH, depois faremos modificaespara chegarmos aos FLIP-FLOPs , nosso maior objetivo.

TABELA VERDADE TABELA SIMBOLOGIA

No devemos usar as combinaes "1 1 0 " e a "1 1 1", pois na sada teremos"nivel alto" tanto na sada "Q" e como na "Q barrado" ( por definio Q barrado oinverso de Q). .


7/24/2019 Elet+Di

33/87

65/109

DIAGRAMA EM BLOCO DO LATCH DINMICOS "R S"

Agora inserimos um clock, tornando um "LATCH" em "LATCH DINMICO", onde a sadaaltera somente quando o clock estiver ativo.

No caso abaixo o clock ativado com nvel alto.Existem latchs que so ativados quandoo clock for "zero".

66/109

LATCH "TIPO D"

Inserindo uma inversora na entrada do "LATCH RS" obteremos o LATCH TIPO D.

Enquanto o clock for ativo teremos a possibilidade da sada ser alterada vrias vezes.

Poderemos alterar o LATCH DINMICO para que o clock fique ativo somente na subidaou decida do clock, esse LATCH modificado chamamos de FLIP-FLOP.


7/24/2019 Elet+Di

34/87

67/109

FLIP- FLOP - EXEMPLO DE CIRCUITO GERADOR DE PULSO POSITIVO

Abaixo outros circuitos geradores de pulso na subido ou decida do pulso.

FLIP-FLOP TIPO D

SMBOLO DO FLIP-FLOP TIPO D

68/109

FLIP-FLOP TIPO J K

Alterando o FLIP-FLOP R S ", no haver necessidade de evitar a condio J =1 , K=1

Podemos alterar o FLIP-FLOP J K , inserindo as funes:Exemplo:

CLEAR=Torna a sada Q=0

PRESET =Torna a sada Q=1

CLEAR e CLEAR e

PRESET SENSVEIS PRESET SENSVEIS

AO NIVEL BAIXO AO NIVEL ALTO


7/24/2019 Elet+Di

35/87

69/109

FLIP -FLOP J K MESTRE ESCRAVO

Podemos usar dois LATCH J K para obtermos um FLIP-FLOP J K .

FLIP-FLOP DO TIPO T (TOGGLE) OU COMPLEMENTAR

70/109

CHAVES ANTI -BOUNCE

Quando movemos uma chave e mudamos sua posio, de nvel alto para baixo ou baixopara alto, conforme mostrado na figura abaixo, vrios estados temporrios acontecem ,gerando vrios pulsos.

Estes pulsos no desejveis podem , por exemplo , provocar a contagem errada quandoaplicados em circuitos contadores.

CIRCUITO DA CHAVE ANTI - BOUNCE


7/24/2019 Elet+Di

36/87

71/109

CONTADORES

A tabela abaixo mostra os estados das sadas de um contador.

Podemos desenvolver o circuito que execute a tabela acima de duas formas:

Observado a tabela anterior, conclumos que com flip-flops que alterem seus estado acada pulso de clock poderemos gerar um contador usando FLIP-FLOPs em cascata.

Com contador assncrono:

Com contador sncrono:

72/109

Observe a forma de onda do FLIP-FLOP T com entrada T com nvel alto quandoaplicado um clock .

Na sada teremos uma forma de onda com a frequncia que a da freqncia doclock.

Contadores assncronosUsamos vrios FLIP- FLOP T com nvel alto em cascata.

GRFICO PARA O CONTADOR MDULO 16 (CONTA AT 15)


7/24/2019 Elet+Di

37/87

73/109

CONTADOR DE DCADA:

CIRCUITO CONTADOR DE DCADA

Basta zerar os flip-flops quando o contador chegar a 10(Q3=1,Q2=0,Q1=1,QO=0)

OUTRA FORMA DE FAZER UM CONTADOR MDULO 10

Basta zerar todos os flip-flops quando Q3 e Q1 forem" 1"

74/109

Ateno: Mdulo significa estado.

Exemplo: Contador mdulo 4 possui 4 estados, logo conta at 3.(estado 00,01,10, 11)

CONTADOR MDULO 6Mdulo 6, significa 6 estados, 0 a 5, logo conta at 5

CONTADOR ASSNCRONO DECRESCENTE

Observe que as sadas so agora os "Qs BARRADOS"


7/24/2019 Elet+Di

38/87

75/109

Podemos construir um contador decrescente usando como clock a sada "Q Barrado" decada FLIP -FLOP TIPO T.

CONTADOR ASSNCRONO CRESCENTE / DECRESCENTEControle x=1, contador crescente.

Controle x=0, contador decrescente.

76/109

CONTADORES SNCRONOS

RECORDANDO FLIP-FLOP J K

CONTADOR SNCRONO MDULO 16 (CONTA AT 15)

TABELA VERDADE


7/24/2019 Elet+Di

39/87

77/109

PROJETO

CIRCUITO DO CONTADOR SNCRONO MODULO 16

J1=K1=Qo

78/109

CONTADORES COMERCIAIS

Existem vrios contadores comerciais, dos quais podemos citar o C I 7493, que umcontador mdulo 16, e o CI 7490, que um contador mdulo 10( dcada).

Seguem detalhes do CI 7490.

Exemplo : CI 7490

Obs:

- Se QA for conectado entrada B, e clock entrada A, contar segundo o cdigo B C D.- Se QD for conectado entrada A, e clock entrada B, contar segundo o cdigoBIQUINRIO.


7/24/2019 Elet+Di

40/87

79/109

DETALHE DO CIRCUITO INTERNO

CONTADOR AT 39 (MDULO 40)

80/109

MEMRIAS

Memria so dispositivos que armazenam informaes.

Na eletrnica digital trataremos de memrias que armazenam informaes codificadasdigitalmente que podem representar nmeros, letras, caracteres , comandos, endereos

ou qualquer outro tipo de dado.ESTRUTURA GERAL DE UMA MEMRIA

Endereo= indica em qual posio est guardada ou ser guardada a informao

Controle =indica o que desejamos executar :leitura ou escrita.

I/O=Local por onde os dados so retirados ou inseridos.

EXEMPLO DE TAMANHO DE MEMRIAS

32 * 8= 32 PALAVRAS de 8 BITS

2 k* 16= 2 *1024 PALAVRAS de 16 BITS

2k * 8=2048 PALAVRAS de 8 BITS

ENDEREAMENTO / CONTROLE / "I O " DE DADOS


7/24/2019 Elet+Di

41/87

81/109

MEMRIA ROM ( READ ONLY MEMORY)

Permite somente a leitura dos dados gravados previamente em sua fabricao.

O controle CS, chip enable, que est conectado a uns dos pinos da memria,habilita ouno a mesma. Quando desabilitado, para o caso acima, nvel alto, sua sada fica noestado de alta impedncia.

CS=Nvel baixo, memria funciona normalmente.

Nvel alto , memria no funciona, sua sada fica emalta impedncia.

ARQUITETURA INTERNA DE UMA MEMRIA ROM

EXEMPLO : MEMRIA ROM 4 * 8

82/109

SADA

MEMRIA COMPLETA

MEMRIA PROM (PROGRAMMABLE READ ONLY )

Permite o armazenamento dos dados pelo prprio usurio, porm feito de modo definitivo.

Aps a gravao transforma-se em uma ROM.


7/24/2019 Elet+Di

42/87

83/109

MEMRIA EPROM ( ERASEBLE PROM)

uma ROM PROGRAMVEL que permite a gravao de modo semelhante da PROM,com a vantagem de poder ser novamente apagada, mediante banho de luz ultravioleta.

EXEMPLO DE MEMRIA EPROM 2K * 8

MEMRIA EEPROM ou E 2 PROM

um avano em relao a EPROM, pois possibilita que os dados sejam apagadoseletricamente e, ainda, isoladamente por palavras de dados, sem necessidade dereprogramao total, permitindo alteraes no prprio circuito, sem a necessidade dedesconexo com circuito, como o caso da EPROM.

MEMRIA RAM (RANDOM ACESS MEMORY )

Permitem a escrita e leitura dos dados e possuem acesso aleatrio ou randmico.

So volteis, pois perdem seus dados com o desligamento da alimentao, o que noocorrem com a memrias estudadas at este momento.

84/109

ESTRUTURA DE MEMRIA RAM

CLULA BSICA DE UMA MEMRIA RAM

Cada bit armazenado em um FLIP-FLOP tipo D .

Ao FLIP-FLOP tipo D acrescentado um circuito para permitir que a sada do flip-flopchegue at a sada do chip( circuito integrado) quando desejado a leitura, e o contrrio,isto , o dado da entrada armazenado no FLIP FLOP D,quando o objetivo a escrita.

ARQUITETURA INTERNA DE UMA MEMRIA RAM


7/24/2019 Elet+Di

43/87

85/109

EXPANSO DE MEMRIA

Usamos o pino CS para habilitar, ou no, uma memria. No caso da figura anterior ahabilitao (funcionamento) com nvel 0.

EXEMPLO 1

Neste caso quando CS BARADO = 0 , RAM 1 est funcionando e a RAM 2 fica em tri-state.

CS BARRADO = 1 ,RAM 1 fica em tri-state e RAM 2 fica funcionando .

86/109

EXEMPLO 2

Neste caso:

CS BARRADO=1, DESABILITA TODAS AS 04 MEMRIAS

CS BARRADO=0, PODEMOS HABILITAR UMA MEMRIA DE CADA VEZ, CONFORMECONTROLE ABAIXO.

A6 ,A5=00 HABILITA MEMRIA 1





7/24/2019 Elet+Di

44/87

87/109

CIRCUITOS SOMADORES

Para projetar o circuito que execute a tabela abaixo, soma, usamos o mapa de karnaugh.

O circuito projetado o meio somado, que soma dois bits, isto , no deve haver oterceiro bit do " vai um " da etapa anterior.

O circuito que executar tabela abaixo soma inclusive se houver o terceiro bit devido ao "vai um" da etapa anterior.

88/109

Usando o mapa de karnaugh chegamos ao circuito que executa a soma de trsbits(terceiro bit), devido ao " vai um" (da etapa anterior).

Associando meio somador com somador completo conseguimos o circuito que executaqualquer soma.

A soma dos " bits menos significativos" no h " vai um" da etapa anterior, isto , a soma com certeza de somente dois bits , logo podemos usar o circuito "meio somador".


7/24/2019 Elet+Di

45/87

89/109 90/109

CIRCUITO SUBTRATOR

Seguindo o mesmo raciocnio, podemos chegar ao circuito subtrator.



7/24/2019 Elet+Di

46/87

91/109

UNIDADE LGICA E ARITMTICA (ALU)

Dentro da ALU existem vrios circuitos como portas lgicas, circuitos somadores esubtratores.

Conforme a seleo podemos escolher qual circuito queremos ativar, permitindo executar,

por exemplo, soma, subtrao ou mesmo a execuo de uma funo lgica, com umainversora.

92/109

CONVERSORES

Segue abaixo uma variao contnua ou analgica de uma grandeza genrica .

CONVERSORES DIGITAL - ANALGICO


EXEMPLO


CONVERSOR ANALGICO DIGITAL

7/24/2019 Elet+Di

47/87

93/109

EXEMPLO:

Podemos amplificar o sinal, o importante manter a proporcionalidade.

94/109

CONVERSOR ANALGICO-DIGITAL

Neste circuito a PORTA E permite a entrada do clock at que a tenso na sada doconversor D / A fique igual ao nvel da tenso de entrada ( que se deseja medir ).

A funo do comparador gerar nvel baixo na sua sada (entrada da PORTA E) noinstante que a entrada do comparador (sada do conversor) for igual tenso de entrada,impedindo mais clock no contador.

Neste instante o contador possui o valor da tenso que se deseja medir e o flip-flop

TIPO D armazena esta informao binria.


LABORATRIO


MDULO 8810 (MDULO DE EXPERINCIAS)

7/24/2019 Elet+Di

48/87

95/109

LABORATRIO

EXERCCIO: Monte um relgio digital, segue sugesto.

96/109

MDULO 8810-(MDULO DE EXPERINCIAS)

PLACA DE MONTAGENS


CIRCUITOS INTEGRADOS (C I)

7/24/2019 Elet+Di

49/87

97/109

ATENO PARA A CHAVE DE SELEO TTL OU CMOS

98/109

CIRCUITOS INTEGRADOS (C I)


EXERCCIOS SRIE 1:

7/24/2019 Elet+Di

50/87

99/109

7403-NO E com open collector

74126- Buffer com Tri-state

100/109

EXERCCIOS SRIE 1:

1-a)Transforme os nmeros abaixo da base 10 para as bases 2 , base 8 e base 16

1-a-1)20 1-a-2-)15 1-a-3-)40

1-b)Transforme os nmeros abaixo da base 2 para as base10 , base 8 e base 16

1-b-1) 1 0 1 0 1 1 1-b-2) 1 1 0 0 1 1-b-3) 0 11 1 0 0 0 1 0 1

1-c)Transforme os nmeros abaixo da base 16 para as base2 , base 8 e base 10

1-c-1) 2A 1-c-2) 15 1-c-3) 3D4

2)Monte a tabela verdade para as portas abaixo, considerando as variveis de entradacomo sendo A , B. S como sendo a sada.

2-1) PORTA E 2-2)PORTA OU 2 .3)PORTA NE 2.4) PORTA NOU

3)Montar a tabela verdade para a porta OU EXCLUSIVO e NO EXCLUSIVO.

4)Montar os circuitos das portas abaixo utilizando somente resistores,diodos e fonte de

alimentao.As entradas so A , B , C , D e a sada S

4.1)Porta E 4.2) PORTA OU

5) Monte a PORTA INVERSORA utilizando somente resistores ,transistores e fonte dealimentao.

6) Monte os circuitos abaixo.


7)Em binrio quantos BITs so necessrios para contar at :


13)Monte as expresses booleana para as tabelas verdade abaixo utilizando os mtodos:

7/24/2019 Elet+Di

51/87

101/109

) q p

7-1) 8 em decimal 7.2)10 em decimal 7.3)16 em decimal 7.4)33 em decimal

8) Para cada circuito monte a sua expresso booleana e a tabela verdade.

.

9)SIMPLIFIQUE

10) Quantos bits de controle so necessrios para um multiplexador de :

a) 4 palavras de 1 bit

b) 4 palavras de 10 bits

11) Quantos bits de controle so necessrios para um demultiplexador :

a)7 palavras de 1 bit

b)6 palavras de 10 bits

12) Monte o multiplexador para :

a) 2 palavras de 1 bit b) 4 palavras de 1 bit

102/109

) p p

SOMA DOS PRODUTOS, PRODUTROS DA SOMA e KARNAUGH.

As entradas so A , B , C . S so as sadas

13-1) 13-2)

A B S

0 0 1

0 1 1

1 0 0

1 1 0

A B C S1 S2

0 0 0 1 1

0 1 1 X X

1 1 0 1 X

1 0 1 0 0


EXERCCIOS SRIE 2:


6) Para o multiplexador abaixo, quantos bits de controle(endereo), no mnimo, so

7/24/2019 Elet+Di

52/87

103/109

1)Usando FLIP-FLOP J K sensvel a decida, monte:

1.1) Flip-flop tipo D 1.2) Flip-flop tipo T

2) FLIP-FLOP

OBS:CK igual a DE , pulso de clock , ck ,de alto para baixo.

CK igual a S, pulso de clock ,ck, de baixo para alto.

Considere in icialmente a sada QO=0

Complete a tabela abaixo para :

flip-flop D flip-flop T flip-flop JK flip-flop J KDecida subida Decida Subida

3) Usando FLIP-FLOP, monte os contadores assncronos:

3.1) Mdulo 16, crescente 3.2)Mdulo 8, decrescente

4) Possuindo um oscilador de onda quadrada de 400 khz, com valor de tenso de 0 v e 5v , e vrios flip-flops J K ,obtenha:

A)200 KHZ B)100 KHZ

5) Monte, com porta lgica, um multiplexador de 2 entradas , sendo entrada e sada de 1bit .

CK J K Q0

DE 1 0

S 0 1

DE 0 1

DE 1 1

S 0 1DE 1 0

DE 1 0

DE 1 1

CK D Q0

DE 1

DE 0

S 0

DE 1

DE 0S 1

S 1

S 1

CKT Q0

S 1

DE0

S 1

DE0

DE0S 1

S 1

S 1

CK J K Q0

S 1 0

S 0 1

DE 1 0

DE 1 1

S 0 1

DE 1 0

DE 1 0

DE 1 1

104/109

necessrios:

6.1)10 entradas , sendo entrada e sada de 1bit.

6.2) 4 entradas , sendo entrada e sada de 4 bit

7)Quantos FLIP- FLOPs so necessrios , no mnimo, para montar:

a)contador modulo 5 b)contador modulo 12

8) Quantos bits de endereamento so necessrios para uma memria de capacidade:

8-1) 1 k * 8 8-2) 128 * 4 8-3) 130 * 2 8-4) 8 * 16

9-Monte as expresses booleanas e o circuito dos seguintes decodificadores, sendo A ,Bas entradas . S1 , S2 , S3 so as sadas.

A )

A B S1 S2 S3

0 0 0 1 1

0 1 1 0 1

1 0 1 1 0

B)

A B S1 S2 S3 S4

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1


10) Usando o CI 7490, monte o contador mdulo:


7/24/2019 Elet+Di

53/87

105/109

a) 10 B) 2

c)24 (use 02 cis)

11)Use o CI 7490 para ser um divisor por :

a) Por 2 B) por 6

R01

QD QBCKA NC QA GND QC

CKB R02 NC VCC R91R91

7490

R01



7490

R01



7490

R01



7490

R01



7490

R01

QD QB

CKA NCQ

A GND QC


7490

106/109

OBS:Para o CI 7490 contar em BCD necessrio:

*Que a sada QA seja linterligada com a entrada B (CKB).

*O clock deverar ser ligado ao pino CK A(pino 14).

O CI 7490 sensvel decida do clock.

RESET INPUTS OUT PUTS

R01 R02 R91 R92 QD QC QB QA1 1 O X O O O O

1 1 X O O O O O

X X 1 1 1 O O 1

O X O X CONTAGEM

X O X O "

O X X O "

X O O X "

BCD

QD QC QB QA

O O O O

O O O 1

O O 1 O

O O 1 1

O 1 O O

O 1 O 1

O 1 1 O

O 1 1 1

1 O O O

1 O O 1


ASSUNTOS ABORDADOS


7/24/2019 Elet+Di

54/87

107/109

Sistemas de numerao

Portas lgicas

Expresses, circuitos e tabelas verdade

lgebra de Boole

Mapa de Karnaugh

Famlias de circuitos lgicos

Famlia TTL

Circuitos especiais

Open-collector

Schimitt-triggerPortas com transistores schottky

Tri-state

Barramento

Verses de circuitos TTL

Famlia CMOS

Cdigos

Cdigos /Decodificadores

Multiplexador / Demultiplexador

Circuitos combinacionais / Seqenciais

Flip-flip

Chaves anti-bounce

Contador

Memrias

Circuitos somadores

Circuitos Subtratores

Alu

Conversores digital/ analgico

Conversores analgico/digital

Laboratio

Exerccios

108/109


Bibliografia:

7/24/2019 Elet+Di

55/87

109/109

1. Elementos de Eletrnica DigitalAutores: Ivan Valeije Idoeta e Francisco Gabriel Capuano

Editora: rica

2. Apostila de Eletrnica DigitalAutor: Geraldo arcelo Alves de LimaCEFET-ES

3. Apostila de Eletrnica DigitalAutores: Jader de OliveiraSENAI-ES

7/24/2019 Elet+Di

56/87

1

Memria

Eletrnica Digital

CEFETES UnED/Serra

Definio

So dispositivos que armazenam informaes

Podem ser classificadas:

Acesso

Volatilidade

Troca de dados

Tipo de armazenamento

Acesso

Seqencial: Para acessar o dado em umendereo, tem que se passar por todas aslocalidades intermedirias. Ex.: Fita Magntica(Video Cassete)

Aleatrio: O acesso direto,

no precisando passarpelas outras localidades.

Volatilidade

Volteis: Perdem a informao quandodesligadas (RAM)

No volteis: No perdem a informaoquando desligadas (ROM). Ex.: CD-ROM.

Troca de dados

Escrita e leitura: Pode-se ler e escrever.

Memria RAM

Leitura: Apenas pode se efetuar leitura.

Memria ROM. Ex.: CD-ROM

Tipo de armazenamento

Estticas: So aquelas em que uma vezinserido o dado na localidade, este lpermanece. Ex.: CD-ROM

Dinmicas: So aquelas que necessitamosinserir dados tempos em tempos.

2

Estrutura

Uma memria armazena ou acessa as informaes digitais

mediante endereamento, em lugares denominados

localidades de memria.

Especificao

De maneira geral as memrias soespecificada pela notao N x m

N Quantidade de endereos

m Nmero de bits que pode ser armazenadoem cada localidade

Ex.: 32 x 8 - So 32 endereos de dado e cadaendereo armazena 8 bits.

Especificao

O nmero de endereos sempre mltiplo de 2n.

Designaes

1 Byte = 8 Bits

1 kbit = 1024 bits = 210 bits

1 Mbits = 1048576 bits = 220 bits

Ex: Memria 64 k x 8

64 x 1024 = 65536 endereos de memria de8 bits (1 byte) cada

Tipos de memria

RAM (Random Acess Memory)

ROM (Read/Only Memory)

RAM

Permitem a escrita e leitura dos dados e possuemacesso aleatrio ou randmico e so volteis.

So utilizadas em equipamentos digitaisprincipalmente como memria de programa e dedados para armazenamento de forma temporria.

7/24/2019 Elet+Di

57/87

3

RAM

Podem ser:

Estticas (SRAM Static RAM)

Dinmicas (DRAM Dynamic RAM)

Nas memrias estticas existe a memria DDR-SDRAM (Double Data Rate Sdram), so memriasque trabalham na borda de subida e de descida doclock duplicando a velocidade. Informaes no site

http://www.infowester.com/memddr.php

Estrutura - RAM

Como a memria RAM permite escrita e leitura,esta memria possui um pino de controle (R / W)que permite que a memria funcione como leitura(R / W = 1) ou escrita (R / W = 0). Alm disso, amemria RAM possu um pino (CS Chip Select)que habilita ou desabilita a memria parafuncionamento.

Estrutura - RAM

R / W = 0 (Escrita) R / W = 1 (Leitura)

CS = 0 (Funciona) CS = 1 (No funciona)

ROM

Permite somente a leitura de dados, possuemacesso aleatrio de dados e so no volteis.

So utilizadas para armazenamento de programasde sistemas operacionais em computadores e

outros sistemas digitais.

Estrutura - ROM

Como a memria ROM s permite a leitura, estamemria no possui o pino de controle (R / W),somente o pino de controle CS, que habilita ou noa memria.

Para gravar o dado, aumenta-se a tenso dealimentao da memria ou atravs de um pinopara habilitao da escrita (WE Write enable).

Estrutura - ROM

WE = 0 (Escrita)

CS = 0 (Funciona) CS = 1 (No funciona)

4

Tipos - ROM

Existe basicamente 4 tipos de memria ROM

MPROM E PROM

EPROM

FLASH

EEPROM

Tipos - ROM

Tipos - ROM

MPROM e PROM: Uma vez programada,no pode ser mais apagada ou reprogamada

EPROM: Pode ser apagada mediante aobanho de luz ultravioleta, atravs de uma

janela existente no dispositivo

Tipo - ROM

FLASH: Pode ser apagada eletricamente, massomente em blocos (partes da memria) outotalmente

EEPROM: Tambm conhecida como E2PROM,

pode ser apagada Byte a Byte ou ser apagadatotalmente eletricamente

Tipo - ROM

M Mask

P Programmable

E Erasable

EE Electrically Erasable

Tecnolgicado Esprito SantoCentro Federal de Educao

Eletrnica Digital Lista 1

7/24/2019 Elet+Di

58/87

Eletrnica Digital Lista 1

1)

Converta para o sistema decimal:

a)

1001102b) 0111102

c)

1110112

d) 10100002

e) 110001012

f) 110101102

g)

10112h) 100111002

i)

100112

j) 148

k) 678

l) 1538

m)

15448n) 20638

o)

47916

p) 4AB16

q) BDE16

r) F0CA16

s) 2D3F16

2)

Converta para o sistema octal e hexadecimal:

a) 1001102

b)

0111102c) 1110112

d) 10100002

e)

110001012

f) 110101102

g) 0110011001101012

h)

10112i) 100111002

j) 1101011102

k)

10000000012

l) 11010001012

m)100112

n)

11100111002o) 1001100100112

p) 111110111100102

q)

10000000001000102

3) Por que o nmero 15874 no pode ser octal ?

4)

Converta para o sistema binrio

a) 148

b) 678

c)

1538

d)

15448

e)

20638

f) 47916

g) 4AB16

h) BDE16

i) F0CA16

j)

2D3F16

k)

4778

l)

15238

m)47648

n) 67408

o) 100218

p) 8416

q)

7F16

r)

3B8C16

s)

47FD16

t) F1CD16

5) Converta o sistema decimal para as seguintes bases:

Binrio Octal Hexadecimal

a) 78

b)

102

c)

215d) 404

e) 808

f) 5429

g)

16383

h)

255

i)

512

j)

12

k) 2

l) 17

m)33

a) 107

b)

185

c)

2048d) 4097

e) 5666

f) 10

g)

20

h)

255

i)

512

j)

1024

k) 32

l) 100

m)2000

a) 486

b)

2000

c)

4096d) 5555

e) 35479

f) 16

g)

32

h)

1024

i)

255

j)

10

k) 64

l) 127

m)1000

Eletrnica Digital Lista 2Tecnolgicado Esprito SantoCentro Federal deEducao

1) Converta do sistema decimal para BCD

a)107b) 293

d)2589) 1903

g)3061h) 7892

4) A partir das expresses booleanas abaixo, determine a tabela verdade.

a) CACBA + )( b) CBA )( e) (A B)A

c)_______________________

CBACBA + d)______________

BABABA +++

7/24/2019 Elet+Di

59/87

b)293c)320

e)1903f)23

h)7892i) 2603

2)

Converta do sistema BCD para o sistema decimal

a)100100110001BCDb)100001110000BCDc)01000010BCD

d)1001010100110100 BCDe)010110000111 BCDf)010000011000 BCD

g)001001101001 BCDh)0110010100001000 BCDi) 0011011000010111 BCD

3) Escreva a expresso booleana executada pelos circuitos abaixo.

a) b)

c) d)

e) f)

g)

A

B

C

D

S

A

B

C

D

S

A

B

C

S

5) Escreva a expresso booleana executada pelos circuitos e desenhe o sinal de sada.

a)

b)

6) Desenhe o circuito a partir das expresses lgicas abaixo.

7) Obtenha as equaes lgicas e desenhe o circuito a partir da tabela verdade usando a soma deprodutos (ou mintermos), se possvel simplifique utilizando a lgebra booleana.

Entradas: A,B,C, D;Sadas: S1, S2, S3, S4.

a) A B C S1 S2 S3 b) A B C D S1 S2 S3

0 0 0 0 0 1 0 0 0 0 0 0 0 1 01 0 0 1 1 0 0 1 0 0 0 1 0 0 12 0 1 0 0 0 1 2 0 0 1 0 0 0 13 0 1 1 0 1 0 3 0 0 1 1 1 0 04 1 0 0 0 1 0 4 0 1 0 0 1 0 0

5 1 0 1 1 0 1 5 0 1 0 1 0 1 0

6 1 1 0 0 0 1 6 0 1 1 0 0 0 17 1 1 1 1 0 0 7 0 1 1 1 0 1 0

8 1 0 0 0 1 0 0c) A B C S1 S2 S3 S4 9 1 0 0 1 0 0 0

0 0 0 0 0 1 1 1 10 1 0 1 0 0 0 01 0 0 1 0 1 0 0 11 1 0 1 1 0 0 1

2 0 1 0 1 0 1 0 12 1 1 0 0 0 1 03 0 1 1 1 1 0 0 13 1 1 0 1 0 0 04 1 0 0 0 0 1 1 14 1 1 1 0 0 0 05 1 0 1 0 0 1 1 16 1 1 1 1 1 0 06 1 1 0 1 0 1 1

7 1 1 1 0 1 0 0

8) Levante a tabela verdade a esquematize o circuito que executa a seguinte expresso lgica:

9) Si lifi i t tili d l b b l

[ ] [ ]{ } CS ++= BACBA

7/24/2019 Elet+Di

60/87

9) Simplifique as seguintes expresses, utilizando a lgebra booleana.

.CA.BAa) + 1CA.Bj) ++

BA.A.Bb) + BCA.B.A.B.Cl) ++

.DAAc) + CA.CC.BA.m) ++

.B.CAA.d) A.B.CC.BA.CA.B.n) ++

A.CAe) + C.BA.CA.B..CBA.o) ++

YX.X.Y.Zf) + C.CB.AA.B.Cp) ++

CB.B.C.Dg) + .B.CA.CB.AA.B.Cq) ++

.EBBh) + A.B.CBA.Ar) ++

AA.C.i) A.BBA.CA.s) ++

10)

Desenhe o circuito OU Exclusivo, utilizando apenas portas NE.

11)Implemente um circuito lgico que indique entre dois nmeros binrios N1e N2de 2bits, qual o maior ou se so iguais.

12)Implemente um circuito lgico que avalie se um nmero binrio de 3 bits primoou no.

13)Implemente um circuito lgico que faa a mesma funo de um interruptor four-way.

14)

Determine um circuito lgico para, em um conjunto de trs chaves, detectar um nmero pardestas chaves ligadas. Considere o esquema abaixo, onde se convenciona chave fechada igual anvel lgico zero.

Circuito

lgico

A

B

C

0V

7/24/2019 Elet+Di

61/87

7/24/2019 Elet+Di

62/87

7/24/2019 Elet+Di

63/87

18)Obter um circuito lgico com 4 (quatro) entradas de dados e 1 (uma) entrada de controle que

funcione conforme a tabela abaixo.

7/24/2019 Elet+Di

64/87

19)Construa um multiplexador de 8 canais e 1 bit, utilizando mux de 4 canais e 1 bit.

20)Em um sistema de transmisso digital est sujeito a erros e um mtodo simples de deteco deerros usa o bit de paridade. O bit de paridade um bit extra que caminha junto com uma palavradigital e ajuda a detectar possveis erros que possam ocorrer durante a transmisso. Projete umcircuito, utilizando multiplexador, para gerao do bit de paridade par na transmisso de umsistema de 4 bits, ou seja, quando o nmero de 1s for mpar gerado um bit de paridade.

21)Desenhar o sinal de sada do circuito abaixo.

22)Obter um circuito lgico com 2 (quatro) entradas de dados e 1 (uma) entrada de controle que

funcione conforme a tabela abaixo.

A S1 S2 S3 S4

0 E1 E2 0 0

1 0 0 E1 E2

23)Construa um demultiplexador de 16 canais e 1 bit, utilizando demuxes de 4 canais e 1 bit.

24)Desenhar o sinal de sada do circuito abaixo.

Eletrnica Digital Lista 4Tecnolgicado Esprito SantoCentro Federal deEducao

1) Descreva a diferena entre um circuito combinacional e um circuito seqencial.

2) Para os latchs abaixo, indique as entradas S (set) e R (reset) e as sadas Q e Q .

7) Desenhe a forma de onda de sada para cada um dos flip-flops, todos os Q, inicialmente, esto

em nvel lgico 0:

Clock

J

J Qa

7/24/2019 Elet+Di

65/87

3) Qual a diferena entre Latch e Flip-flop ?

4) Converta os flip-flops (FF) do tipo:

a) JK em FF do tipo D; b) JK em FF do tipo T;

c) RS em FF do tipo JK; d) RS em FF do tipo D;

5) Desenhe abaixo o circuito anti-bounce a fim de se poderem eliminar as trepidaes em A e B.Indique no circuito, as entradas A e B e as sadas A e B. Observe que a chave em 2, A e Bdevem assumir respectivamente os nveis lgico alto e baixo e, com a chave em 1, os nveislgico baixo e alto.

6) Que estado um Flip-Flop assume ao ser ligada a alimentao do circuito? Como podemos

garantir um determinado estado inicial para o mesmo?

1K 1K

Circuito

Anti-

Bounce

+Vcc +Vcc

A

B

A

B

K

Qa

Qb

Qc

D

T

Clock

K

Qa

Clock

D

K

Qb

Qb

Clock

T Qc

Qc

8) Complete o diagrama de tempo para o circuito abaixo, todos os Q, inicialmente, esto em nvellgico 0:

Clock

TQ

Clock

TQ

Clock

TQ

Clock

Stop

Q0 Q1 Q2

Clear

CLRCLR CLR

Clock

Stop

Clear

Q0

Q1

Q2

9) Determine a sada Qpara o circuito abaixo (inicialmente Q=0): 15)Determine a seqncia de contagem (C B A) para o circuito abaixo.

7/24/2019 Elet+Di

66/87

10)Determine a forma de onda na sada Q(assuma inicialmente Q=0).

11)Determine a forma de onda dos sinais Cp1 e Cp2 para um clockde entrada de 100Hz (assumainicialmente Q=0).

12)Em funo dos sinais aplicados, determine as formas de onda da sada Q, para cada flip-flopmostrado abaixo.

13)Elabore um contador assncrono de:a) 0 a 3;

b) 0 a 9;c) 1 a 12 (simular as horas);

14)Desenhe o circuito de um contador assncrono de 0 a 7 para operar de forma

crescente/decrescente, conforme nvel aplicado a uma entrada X de controle (X=1 crescente e X= 0 decrescente).

16)Desenhe o circuito de um registrador de deslocamento de 5 bits.

17)Esboce as formas de onda para o registrador de deslocamento abaixo, em funo dos sinaisaplicados, considerando a entrada enable igual a 0.

18)Determine a situao das sadas Q3, Q2, Q1 e Q0 para o circuito do exerccio anterior, aps 3descidas de clock, sabendo-se que PR3 = 1, PR2 = 0, PR1 = 0 e PR0 = 0 e ES = 0, queinicialmente houve a passagem do clear de 0 para 1, que o enable passou de 0 para 1 e logo apsde 1 para 0.

19)Um conversor A/D de 10bits e com tenso mxima de 10V, determine a sua resoluo e a sadabinria para as tenses de 0V, 2.5V, 5V, 8V e 10V.

20)Dado conversor D/A bsico abaixo, construa a tabela verdade.

18,7K 37,5K 75K 150K

10K10V

V

ABCD

-

+Sada

Analgica

+12V

-12V

21)Elabore um conversor digital-analgico de 4 bits, utilizando amplificador operacional, com ascaractersticas:

Nvel 1 = 5V, Nvel 0 = 0V, Alimentao: +15V/-15V

A sada analgica dever ser lida na escala de um voltmetro de 0 a 20V.Monte tabela com todas as combinaes e sua respectiva tenso.

22)Desenhe o circuito esquemtico de um conversor D/A do tipo escada (R-2R) de 5 bits.

23)Listar a tenso de sada (Vout) no conversor D/A para cada combinao de entrada mostrada nafigura abaixo, considerar a entrada D mais significativa.

6V

7/24/2019 Elet+Di

67/87

Conversor

D/A

A

B

C

D

Vout

0V

24)Calcule:a) 1 byte so quantos bits ?

b) 1 Kbits so quantos bits ?

c) 1 Kbytes so quantos bits ?d) 1 Kbits so quantos bytes ?

25)Defina memria e como so classificadas ?

26)Qual a estrutura bsica de uma memria ?

27)Defina memria RAM e ROM e cite alguns exemplos de cada uma.

28)Determine a palavra de endereo inicial e final de uma memria de 1Kx16.

7/24/2019 Elet+Di

68/87

7/24/2019 Elet+Di

69/87

7/24/2019 Elet+Di

70/87

7/24/2019 Elet+Di

71/87

Eletrnica DigitalRepostas da Lista 3

7/24/2019 Elet+Di

72/87

7/24/2019 Elet+Di

73/87

7/24/2019 Elet+Di

74/87

7/24/2019 Elet+Di

75/87

7/24/2019 Elet+Di

76/87

15)

7/24/2019 Elet+Di

77/87

7/24/2019 Elet+Di

78/87

7/24/2019 Elet+Di

79/87

Eletrnica Digital Lista 4 - Respostas

1) Circuito combinacional: A sada depende somente da entrada.Circuito seqencial: A sada depende da entrada e dela mesma.

2)

Tecnolgicado Esprito SantoCentroFederal de Educao

S Q QR QR

8)

7/24/2019 Elet+Di

80/87

3) Pode-se dizer que o latch um flip-flop mais simples e menos verstil (quase sempre semclock), pois o flip-flop somente ativo na transio do sinal de clock (na subida ou na descida).

Enquanto o latch funciona de acordo com as entradas ou na utilizao do clock ativo quandoclock igual a 0 ou 1.

4)

5)

ou ou

6) No se sabe em que estado o flip-flop assume (0 ou 1) ao ser ligado a alimentao do circuito.Para garantir o funcionamento de um estado inicial, basta utilizar os pinos de Preset ou Clear

para forar um estado inicial.

7)

R Q QSQ

S

9)

Clock

Q

10)

11)

Clock

Q

Cp1

Q

Cp2

12)

13)a) b)

19)Resoluo: 1023/10 = 102,3

0 V 2,5 V 5 V 8 V 10 V

0000000000(0) 0100000000(256) 1000000000(512) 1100110011(819) 1111111111(1023)

20)D C B A Sada (V) D C B A Sada (V)

0 0 0 0 0 1 0 0 0 5,330 0 0 1 0,66 1 0 0 1 60 0 1 0 1 33 1 0 1 0 6 66

7/24/2019 Elet+Di

81/87

c)

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

Clock

Q0 Q1Vcc

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

Q2 Q3

Q0

Q1Q2Q3

14)

J

Q

Q

K

SET

CLR

Clock

Q0 Q1Vcc

Q2

J

Q

Q

K

SET

CLR

J

Q

Q

K

SET

CLR

Clear

0 - Decrescente

1 - Crescente

15)CBA100 (4), 011 (3), 010 (2), 001 (1), 000 (0), 100 (4), 011 (3), 010 (2), 001 (1), 000 (0), ...

16)

17)

Clock

QJK

QD

18)Q3= 0; Q2= 0; Q1= 0 e Q0= 1.

0 0 1 0 1,33 1 0 1 0 6,66

0 0 1 1 2 1 0 1 1 7,330 1 0 0 2,66 1 1 0 0 80 1 0 1 3,33 1 1 0 1 8,66

0 1 1 0 4 1 1 1 0 9,330 1 1 1 4,66 1 1 1 1 10

21)

22)R2R R

2R 2R

R

2R 2R 2R

R RF

2R

DE C B A

Sada+

-

23)6 V; 5,2 V; 2 V; 2,8 V; 2,4 V; 5,6 V; 3,2 V; 3,6 V e 1,2 V.

24)a) 8 bits; b) 1024 bits; c) 8192 bits; d) 125 bytes.

25)So dispositivos que armazenam informaes. So classificadas em relao ao tipo de acesso,volatilidade, troca de dados e tipo de armazenamento.

26)Basicamente a memria possui trs barramentos: Endereo (define a localidade da memria),Controle (escrita, leitura e funcionamento) e Dados.

27)RAM: Permite a escrita e leitura dos dados e possuem acesso aleatrio ou randmico e sovolteis. Ex.: Memria DDR do computador.ROM: Permite somente a leitura de dados, possuem acesso aleatrio e so no volteis. Ex.:CD-R.

28)1Kx161K = 1024

Endereo Inicial = 0000000000 (0) e Endereo Final = 1111111111 (1023)

Eletrnica Digital - Laboratrio 1

Portas Lgicas

1)Levante as tabelas verdades dos CIs 7400, 7402, 7404, 7408, 7432 e 7486, descrevendo a funolgica que representam e desenhe a sua simbologia correspondente.

A e B Entradas

7/24/2019 Elet+Di

82/87

A e B Entradas

Y Sada

A B Y A B Y0 0 0 00 1 0 11 0 1 01 1 1 1

A B Y A B Y

0 0 0 00 1 0 11 0 1 01 1 1 1

A Y A B Y0 0 01 0 1

1 0

1 1

2)Monte os circuitos correspondentes s expresses booleanas abaixo levantando ascorrespondentes tabelas verdades e compare os resultados com as portas anteriormenteanalisadas.

A B Y A B Y0 0 0 00 1 0 1

1 0 1 0

S A.B A.B= +

1 1

S A.B A.B= +

1 1

A B Y A B Y0 0 0 00 1 0 11 0 1 0

S A.B A.B= +

1 1

S A.B B= +

1 1

Eletrnica Digital - Laboratrio 2Circuitos Combinacionais

1)Implemente um circuito lgico capaz de detectar a presena de nmeros primos compreendidosentre 0 e 15.

7/24/2019 Elet+Di

83/87

2)

Implemente um circuito para, em um conjunto de trs chaves, detectar um nmero mpar destasfechadas. Convencionar que chave fechada equivale a nvel 0.

3)A figura abaixo mostra o entroncamento das ruas A, B e C. Neste cruzamento, queremos instalarum conjunto de semforos para as seguintes funes:

1 Quando o semforo 1 abrir para a Rua A, automaticamente ossemforos 2 e 3 devem fechar, para possibilitar ao motoristaambas as converses;2 Analogamente, quando o semforo 2 abrir, devem fechar ossemforos 1 e 2;

3 Pelo mesmo motivo, quando o semforo 3 abrir, devem fecharos semforos 1 e 3.

Devemos seguir tambm, as seguintes prioridades:

1 O motorista que est na rua A tem prioridade em relao ao motorista que est na rua B;2 O motorista que est na rua B tem prioridade em relao ao motorista que est na rua C;3 O motorista que est na rua C tem prioridade em relao ao motorista que est na rua A;4 Quando houver carros nas trs ruas, a rua A preferencial;5 Quando no houver nenhum carro nas ruas, devemos abrir o sinal para a rua A.

Obtenha as expresses e os circuitos dos sinais verdes e vermelhos, dos semforos 1, 2 e 3.

Eletrnica Digital - Laboratrio 3Codificadores e decodificadores

1)Levante a tabela verdade do decodificador 7442. Este decodificador possui 4 entradas no cdigoBCD e produz 10 sadas correspondendo aos dgitos decimais. O 7442 chamado DecodificadorBCD para Decimal ou Decodificador 1 de 10.

Y9

Uma amostra de como esses segmentos fornecem os dez dgitos mostrada abaixo. Note queapenas os segmentos de interesse so energizados. Para mostrar o nmero 2, por exemplo, ossegmentos a, b, g, e e d so energizados.

7/24/2019 Elet+Di

84/87

Decodif.

7442

BCD/

Decimal

A

B

C

D

Y8

Y7

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Vcc A B C D Y9 Y8

Y0 Y1 Y2 Y3 Y4 Y5 GND

7442

Y7

Y6

ENTRADA SADAN D C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y90 0 0 0 01 0 0 0 12 0 0 1 0

3 0 0 1 14 0 1 0 0

5 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 0

9 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0

13 1 1 0 114 1 1 1 0

15 1 1 1 1

2)Alguns display numricos usam uma configurao de 7 segmentos para produzir um caracteralfanumrico. Cada segmento de um material que emite luz quando percorrido corrente. Osmateriais mais comumente utilizados so diodos de emisso de luz (leds) e filamentos

incandescentes.Um decodificador BCD para 7 segmentos recebe entradas BCD de 4 bits e fornece as sadas queconduziro as correntes, atravs dos segmentos apropriados para mostrar o caracteralfanumrico.

Levante a tabela verdade do decodificador 7448 (BCD para 7 segmentos).

ba

cde

fg

a

b

cd

gf

e

ENTRADA SADALT RBI D C B A a b c d e f g RB0 N0 x x x x x

1 0 0 0 0 0

1 x 0 0 0 0

1 x 0 0 0 1

1 x 0 0 1 0

1 x 0 0 1 1

1 x 0 1 0 0

1 x 0 1 0 1

1 x 0 1 1 01 x 0 1 1 1

1 x 1 0 0 0

1 x 1 0 0 1

1 x 1 0 1 0

1 x 1 0 1 1

1 x 1 1 0 0

1 x 1 1 0 1

1 x 1 1 1 0

1 x 1 1 1 1


Multiplexador e Circuitos Aritmticos

1)Implemente um circuito lgico, utilizando multiplexador, para detectar se um nmero binrioentre 0 a 15 primo. Utilize o 74150 (multiplexador de 16 canais e 1 bit).

7/24/2019 Elet+Di

85/87

2)Monte o circuito abaixo e complete a tabela verificando a operao:

vem 1A4 A3 A2 A1

+ B4 B3 B2 B1vai 1 S4 S3 S2 S1

Entradas SadasA4 A3 A2 A1 B4 B3 B2 B1 Vem um

C0Vai um

C4S4 S3 S2 S1

0 0 0 0 0 0 0 0 0

0 0 0 1 0 0 0 0 0

0 0 0 1 0 0 0 1 0

0 0 0 1 0 0 1 0 0

0 0 1 0 0 0 1 0 00 0 1 0 0 0 1 1 0

0 0 1 1 0 0 1 0 1

0 0 1 1 0 1 0 0 0

0 1 0 0 1 0 0 0 0

0 1 1 0 1 0 0 0 0

1 0 0 0 1 0 0 0 0

1 0 0 0 1 0 0 0 1

1 0 0 1 1 0 0 1 0

1 1 1 1 0 1 1 0 1

1 1 0 0 1 0 1 0 1

7483

A1

A2

A3

A4

B1

B2

B3

B4

S1

S2

S3

S4

Vai um

Vem um


Flip-Flop e Contador

1)Latches do tipo Set/Reset podem ser construdos com portas NAND conforme o esquemaabaixo:

S R Q Q

7/24/2019 Elet+Di

86/87

0 0

0 11 01 1

Preencha a tabela verdade mostrando o comportamento deste tipo de latch.

2)Levante a tabela do flip-flop JK:

Entrada Sada

ERP RLC CLK J K Q Q

0 1 X X X1 0 X X X0 0 X X X1 1 0 01 1 0 11 1 1 0

1 1 1 11 1 1 ou 0 X X

3)Monte o circuito abaixo e descreva o seu funcionamento:


Registrador e Contador

1)Um registrador um grupo de elementos de memria que trabalham em conjunto como umanica unidade. Os mais simples guardam a palavras binrias, outras modificam a palavraguardada ou, ainda, executa operaes como multiplicao e diviso.

O i it b i i t d d d l t ( hift i t ) d d d l bit

7/24/2019 Elet+Di

87/87

O circuito abaixo um registrador de deslocamento (shift register), podendo deslocar os bitsguardados para a direita ou esquerda dependendo do projeto. Monte o circuito abaixo e descrevao seu funcionamento.

2)Devido necessidade geral de contadores, j existem muitos contadores de forma de CIs. O7490 um contador de dcadas (0 a 9). Monte o circuito abaixo e descreva o seu funcionamento.

Documents

Elet+Di