Experimento 6 de eletrônica 2

7/25/2019 Experimento 6 de eletrônica 2

http://slidepdf.com/reader/full/experimento-6-de-eletronica-2 1/11

Universidade de Brasília

Departamento de Engenharia Elétrica

Laboratório de Eletrônica 2 - 1/2016

Experimento 6 – Amplificador Cascode CMOS

Aluno: Lucas Silva Lopes

Matrícula: 11/0129482

Objetivos

Obter a característica de transferência DC, o ganho de tensão de pequenos

sinais, a máxima excursão de saída, a impedância de saída, e a resposta em

frequência de um circuito amplificador cascode CMOS.

Procedimento Experimental

Para a obtenção da característica transferência DC do amplificador cascode

CMOS (Figura 1), utilizou-se as seguintes configurações:

Gerador de Funções

o Função rampa

o Amplitude de 2,115Vpp

o Offset de 2,115V

o Frequência de 1kHz

o Output Setup: High Z

o Conectado à Ventrada

Osciloscópio

o Modo XY

o

Probe 1xo Acoplamento AC

o Canal 1 conectado à Ventrada

o Canal 2 conectado à Vsaída

Fonte DC F152A

o 12V

o Conectado à VDD

Fonte DC Agilent

o Saída de +6V:

6V

Conectado à VGG2

o

Saída de ±25V:

10V

Conectado à VGG3

Para a obtenção do ganho de tensão de pequenos sinais do amplificador cascode

CMOS, utilizou-se as seguintes configurações:



Gerador de Funções

o Função senoidal

o Amplitude de 100mVpp

o Offset de 2,115V

o Frequência de 1kHz

o

Output Setup: High Zo Conectado à Ventrada

Osciloscópio

o Modo Yt

o Probe 1x

o Acoplamento AC

o Canal 1 conectado à Ventrada

o Canal 2 conectado à Vsaída

Fonte DC F152A

o 12V

o Conectado à VDD

Fonte DC Agilento Saída de +6V:

6V

Conectado à VGG2

o Saída de ±25V:

10V

Conectado à VGG3

Para a obtenção da máxima excursão de saída, alterou-se a amplitude de pequenos

sinais do gerador de funções até o sinal na saída começar a distorcer. Para a

obtenção da resistência de saída a amplitude da onda senoidal do gerador foi

alterada para 300mVpp, Vsaída foi conectado em série com um capacitor de 4,7uF euma década resistiva, e a tensão nessa década foi medida com um canal do

osciloscópio. Para a medição da resposta em frequência (frequência de -3dB e

frequência de ganho unitário), alterou-se a frequência a partir de 1kHz até a

amplitude do sinal na saída se tornar 70% menor do que seu valor inicial (para a

obtenção da frequência de -3dB), e até a amplitude do sinal na saída se tornar igual

à amplitude do sinal na entrada (para a obtenção da frequência de ganho unitário).

Resultados e Discussão

No pré relatório (projeto) foi calculado um VGS,1 ≤ 2,88V para um ID,1 ≤

0,535mA e um ganho ≥ 20. Optou-se por ID,1 = 0,535mA. A resistência de saída

calculada foi 20746,88 Ω. Os pólos calculados, considerando apenas os Cgs dos

transistores e o CL = 18pF do osciloscópio, foram p1 = -2,67x106 e p2 = -53,55x106.

O zero foi considerado distante. Como Vsaída ≤ VGG3 +|VTP| (para todos os transistores

serem mantidos na saturação), para Vsaída ≤ 12V então VGG3 +|VTP| = 12V e VGG3 =

10,6V já que |VTP| = 1,4V. Como Ventrada ≤ (VGG2 -VTN)/2 (para todos os transistores

derem mantidos na saturação), para um Ventrada,máx= 3V (>2,88V) então VGG2 = 7,77V



pois VTN = 1,77V. Optou-se por VGG2 = 8V. Os parâmetros utilizados para os

transistores foram obtidos do modelo SPICE Level 1 fornecido pelo professor. As

fórmulas utilizadas foram obtidas do capítulo 5 da referencia [1].

No laboratório, verificou-se que o máximo que VGG2 poderia alcançar seria

6V. Utilizando novamente que Ventrada ≤ (VGG2 -VTN)/2, fazendo VGG2 = 6V obteve-se

um valor Ventrada,máx= 2,115V para manter todos os transistores na saturação.Utilizou-se este valor para VGS,1, apesar de que deveria ter sido descontada a

amplitude da entrada de pequenos sinais.

Inicialmente fez-se um teste com VGG3 = 10,6V, VGG2 = 6V e VGS,1 = 2,115V.

Uma figura da característica de transferência não foi obtida, mas um esboço é

mostrado na Figura 2. Supôs-se que a causa para a estranha característica de

transferência fosse um alto valor de VGG3 = 10,6V. Diminuiu-se então VGG3 para 10V.

A nova característica de transferência, mais de acordo com o esperado, é mostrada

na Figura 3. O circuito é inversor, pois ele é bastante semelhante ao amplificador

inversor com carga fonte de corrente, apenas com um transistor intermediário entre

M1 e M3 adicionado para aumentar a resistência de saída e concomitantemente o

ganho, e ainda melhorar a resposta em frequência, pois retira o efeito indesejadoque a capacitância parasitária Cgd1 tinha por conectar diretamente a saída à entrada.

Para a obtenção do ganho do amplificador cascode CMOS, inicialmente fez-se

um teste com um sinal de entrada de pequenos sinais de 20mVpp. Porém a saída

estava muito ruidosa. Portanto aumentou-se para 100mVpp. O ganho calculado foi

3,68/0,120 = 30,6, conforme se verifica pela Figura 4.

Para a obtenção da máxima excursão de saída, aumentou-se a amplitude da

entrada de pequenos sinais a partir de 100mVpp até imediatamente antes de o sinal

na saída começar a distorcer. Mediu-se uma tensão pico a pico do sinal na saída

igual à 9,44Vpp, quando o sinal de entrada era 300mVpp (Figura 5). Voltou-se a

amplitude do sinal de entrada para 100mVpp.

Para a obtenção da resistência de saída a amplitude da onda senoidal dogerador foi alterada para 300mVpp, Vsaída foi conectada em série com um capacitor

de 4,7uF e uma década resistiva, e a tensão nessa década foi medida com um canal

do osciloscópio, no modo Yt. A resistência de saída medida foi 45k Ω (Tabela 1),

maior que a calculada no projeto pois a corrente é menor e rout = rds3 = 1/ID,1λ 3.

Novamente verifica-se a relação entre ganho elevado e elevada resistência de saída.

Voltou-se a amplitude do sinal de entrada para 100mVpp.

Para a obtenção da resposta em frequência (frequência de -3dB e frequência

de ganho unitário ou 0dB), aumentou-se a frequência do sinal de entrada até a

amplitude do sinal na saída cair para 70% do seu valor inicial (para a obtenção da

frequência de -3dB) e até a amplitude do sinal na saída se tornar igual à amplitude

do sinal na entrada (para a obtenção da frequência de ganho unitário). Os valoresencontrados foram 17kHz e 560kHz respectivamente. Como o circuito para estas

medições precisou ser montado novamente (por desatenção durante a realização do

experimento), foi preciso mudar a polarização do circuito, pois quando montou-se o

mesmo circuito com as mesmas tensões obteve-se a característica de transferência

DC da Figura 6, onde o valor de offset da tensão de entrada não corresponde à

região de máxima inclinação da característica de transferência. Mudando a

polarização de VGS,1 = 2,115V para VGS,1 = 2,015V, obteve-se a característica de



transferência DC da Figura 7, onde o valor de offset da tensão de entrada voltou a

corresponder à região de máxima inclinação da característica de transferência. A

justificativa para esta necessidade de ajustar a polarização pode ser a posição

diferente em que o circuito foi montado na protoboard. Os contatos em diferentes

lugares da protoboard têm diferentes valores de capacitância de da resistência. Isso

pode afetar a tensão VGS,1 efetivamente na entrada do transistor, devido aoresultante divisor de tensão constituído pelo contato e o transistor. O novo ganho de

tensão obtido foi 6,8/0,208 = 32,69 (Figura 8). A frequência de -3dB foi obtida

quando o ganho era 4,68/0,208 = 22,5 (0,68% de 32,69) (Figura 9). A frequência de

ganho unitário foi obtida aproximadamente quando o ganho era 0,208/0,212 = 0,98

(Figura 10).

O valor da frequência de -3dB foi 17kHz. Isto significa que há um pólo nessa

frequência. Contudo, o valor calculado no pré-relatório para o menor pólo foi

2,67MHz. Uma justificativa para tal diferença é o fato de terem sido considerados

apenas os valores de Cgs dos transistores e o CL do osciloscópio. Não foram utilizados

os valores de outras capacitâncias parasitárias porque as estimativas do Modelo

SPICE Level 1 não estavam adequadas.

Referências

[1] P. E. Allen and D. R. Holberg, "CMOS Analog Circuit Design", Oxford University

Press, 2002.

Figura 1 – Amplificador Cascode CMOS. Pinos utilizados de um CD4007 em azul.



Figura 2 – Esboço da curva de transferência obtida quando todas as configurações

descritas no procedimento experimental foram seguidas, mas VGG3 = 10,6V.

Figura 3 – Característica de transferência DC para o amplificador cascode CMOS da

Figura 1, para as configurações descritas no procedimento experimental.



Figura 4 – Ganho de tensão do amplificador cascode CMOS da Figura 1, para as

configurações descritas no procedimento experimental.

Figura 5 – Máxima excursão do sinal de saída do amplificador cascode CMOS da

Figura 1, para as configurações descritas no procedimento experimental.



(A)

(B)

Figura 6 – (A) Curva de transferência quando o amplificador cascode foi remontado.

(B) equivalente à Figura 4 para quando o circuito foi remontado.





Figura 8 – Novo ganho quando o amplificador cascode foi remontado e a tensão de

offset do gerador foi alterada de 2,115V para 2,015V..

Figura 9 – Frequência de -3dB: 17kHz.



Figura 10 – Frequência de ganho unitário: 560kHz.

Tabela 1 – Obtenção da resistência de saída para o amplificador cascode CMOS da

Figura 1, conforme o que foi descrito no procedimento experimental.

Vrms [V] R [ohms] Pot [W]

0.069 1000 0.000004761

0.135 2000 9.1125E-06

0.318 5000 2.02248E-05

0.594 10000 3.52836E-05

1.02 20000 0.00005202

1.77 50000 0.000062658

2.37 100000 0.000056169

1.02 20000 0.00005202

1.32 30000 0.00005808

1.58 40000 0.00006241

1.76 50000 0.000061952

1.94 60000 6.27267E-05

2.08 70000 6.18057E-05

2.18 80000 0.000059405

2.28 90000 0.000057762.37 100000 0.000056169

1.46 35000 6.09029E-05

1.58 40000 0.00006241

1.69 45000 6.34689E-05

1.78 50000 0.000063368

1.86 55000 6.29018E-05



1.94 60000 6.27267E-05

2.01 65000 6.21554E-05

2.07 70000 6.12129E-05

1.57 40000 6.16225E-05

1.6 41000 6.2439E-05

1.62 42000 6.24857E-05

1.64 43000 6.25488E-05

1.66 44000 6.26273E-05

1.68 45000 0.00006272

1.7 46000 6.28261E-05

1.72 47000 6.29447E-05

1.74 48000 0.000063075

1.76 49000 6.32163E-05

1.78 50000 0.000063368

1.78 51000 6.21255E-05

1.8 52000 6.23077E-05

Documents

Experimento 6 de eletrônica 2