Upload
carl-agust-solano
View
218
Download
0
Embed Size (px)
DESCRIPTION
trabajo colaborativ 2 de sistemas digitales secuenciales del 2015
Citation preview
MOMENTO III TRABAJO COLABORATIVO II
PRESENTADO POR:CARLOS AUGUSTO ALAYON CC 1.123.085.104JUAN PABLO GALLEGO PRIMERO CC 1.116.442.823DIPSON ANTONIO PACHECO CLAVIJO CC 1.020.724.795
PRESENTADO A:CARLOS EMEL RUIZ(TUTOR)
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIAUNADSISTEMAS DIGITALES SECUENCIALES90178A_220INGENIERA ELECTRNICA2015
INTRODUCCINLa mayora de los sistemas digitales, se encuentran constituidos por circuitos combinatorios y elementos de la memoria, donde la seccin combinatoria acepta seales lgicas de entradas externas y de las salidas de los elementos de la memoria, el circuito combinatorio opera sobre estas entradas externas a fin de producir diversas salidas, algunas de las cuales se utilizan para determinar los valores binarios que se almacenarn en los elementos de la memoria, dichas salidas a su vez, se dirigen hacia entradas de compuertas lgicas en los circuitos combinatorios, este proceso indica que las salidas externas y de un sistema digital son funcin de sus entradas externas y de la informacin almacenada en sus elementos de memoria. El elemento ms importante de una memoria semiconductora es el flip-flop, el cual est formado por un ensamble de compuertas lgicas, el cual puede tener una o ms entradas que se emplean para provocar que el FF haga transiciones hacia atrs y hacia delante (flip-flop) entre sus posibles estados de salida. Con los flip-flops conectados en cascada, podemos disear diferentes dispositivos, en el caso que nos ocupa nos centraremos en los contadores digitarles que se utilizan para dividir la frecuencia de una seal de entrada, as como para contar o totalizar el nmero de pulsos de entrada. En la siguiente prctica lo que se quiere es implementar de manera correcta los flip-flops para la construccin de un contador digital capaz de realizar el cmputo de los impulsos que recibe la entrada destinada, con la opcin de visualizar la secuencia de siete nmeros. 2 4 6 8 0 12 14 15 13 11 9 7 5 3 1 de manera cclica mediante un display de siete segmentos, a continuacin se muestra el procedimiento a seguir para el diseo del mismo que nos permitir comprender el funcionamiento bsico de los sistemas digitales secuenciales.
TABLA DE CONTENIDOObjetivos4Desarrollo de la actividad...5Conclusiones..19Bibliografa..20
OBJETIVOS -Facilitar el proceso de aprendizaje partiendo de identificar los conocimientos previos sobre las temticas del curso sistemas digitales secuenciales. -Fortalecer y afianzar los conocimientos de circuitos secuenciales estudiados en la segunda unidad del curso sistemas digitales secuenciales.-Dar solucin al problema planteado desde el principio de forma sistmica que permita llegar a un acuerdo mutuo de solucin sobre el proyecto.-Lograr la programacin del circuito lgico a construir para que tome las decisiones correctas respecto a la programacin dada y los objetivos de esta.
DESARROLLO DE LA ACTIVIDAD
ACTIVIDADDisear un circuito secuencial que permita en un display de siete segmentos la secuencia de diez nmeros de la siguiente forma cclica. 2 4 6 8 0 12 14 15 13 11 9 7 5 3 1. Con un temporizador C555 con una frecuencia de oscilacin de tres (3) segundos.
Realizar dos videos, uno para el diseo implementado en el software de simulacin seleccionado y el otro con el montaje de la implementacin fsica del proyecto
DESARROLLO De acuerdo con la descripcin de problema se requieren cuatro (4) seales binarias de 0 y 1 respectivamente con la siguiente secuencia: 2 4 6 8 0 12 14 15 13 11 9 7 5 3 1.SecuenciaSeales Binarias
20010
40100
60110
81000
00000
121100
141110
151111
131101
111011
91001
70111
50101
30011
10001
DIAGRAMA DE ESTADOS.
El Diagrama de Estados representa la secuencia de avances del contador cada vez que se aplica un pulso de reloj.
En el ejercicio a realizar el nmero de estados por lo que pasa el contador es de 15 por lo que se necesitarn 4 Flip Flop para su diseo y funcionamiento.
TABLA DE ESTADO Y DE SALIDA
La tabla de estados o transiciones se desarrolla a partir de diagrama de estado, en donde listaremos cada uno de los estados presentes de la secuencia, y conocer cul debe ser el valor de entrada de los Flip Flop para que al aplicarse un pulso de reloj se pase al siguiente estado de la secuencia Estado futuro. Para ello nos ayudamos con la tabla de excitacin de los Flip Flop. Para el diseo del contador se utilizar el Flip Flop tipo JK.
TABLA DE ESTADO O EXCITACIN FLIP FLOP JK
Estado ActualEstado DeseadoCondicion Requerida
QnQn+1JK
000X
011X
10X1
11X0
TABLA DE ESTADOSSecuenciaQ3Q2Q1Q0
20010
40100
60110
81000
00000
121100
141110
151111
131101
111011
91001
70111
50101
30011
10001
TABLA DE ESTADOS FUTUROSEstado ActualEstado FuturoFF3FF2FF1FF0
SecuenciaQ3Q2Q1Q0Q3Q2Q1Q0J3K3J2K2J1K1J0K0
20010401000X1XX10X
40100601100XX01X0X
60110810001XX1X10X
8100000000X10X0X0X
000001211001X1X0X0X
121100141110X0X01X0X
141110151111X0X0X01X
151111131101X0X0X1X0
131101111011X0X11XX0
11101191001X00XX1X0
9100170111X11X1XX0
70111501010XX0X1X0
50101300110XX11XX0
30011100010X0XX1X0
10001200100X0X1XX1
TABLA DE UBICACIN PARA FACILITAR LA SIMPLIFICACIN
Q1Q0 Q1Q0 Q1Q0 Q1Q000011110
000132
014576
1112131514
108911
Q3Q2Q3Q2Q3Q2Q3Q2
La Tabla de transiciones para cada entrada de los FlipFlop se utiliza para obtener los Mapas de Karnaugh en funcin del estado presente, y se simplifica para obtener las funciones de las entradas de cada FlipFlop.
MAPAS DE KARNAUGH
Mapas de Karnaugh para J3 Q1Q0 Q1Q0 Q1Q0 Q1Q000011110
001000
010001
11XXXX
10XXX
Q3Q2Q3Q2Q3Q2Q3Q2F= (Q2Q1Q0) + (Q2Q1Q0)
Mapas de Karnaugh para J2
Q1Q0 Q1Q0 Q1Q0 Q1Q000011110
001001
01XXXX
11XXXX
10010
Q3Q2Q3Q2Q3Q2Q3Q2F= (Q3Q1Q0) + (Q3Q0)
Mapas de Karnaugh para J1
Q1Q0 Q1Q0 Q1Q0 Q1Q000011110
0001XX
0111XX
1111XX
1001X
Q3Q2Q3Q2Q3Q2Q3Q2F= (Q0 + Q2)
Mapas de Karnaugh para J0
Q1Q0 Q1Q0 Q1Q0 Q1Q000011110
000XX0
010XX0
110XX1
100XX
Q3Q2Q3Q2Q3Q2Q3Q2F= (Q3Q1)
Dar solucin al siguiente problema: Disear un circuito secuencial que permita en un display de siete segmentos la secuencia de diez nmeros de la siguiente forma cclica. 2 4 6 8 0 12 14 15 13 11 9 7 5 3 1. Con un temporizador C555 con una frecuencia de oscilacin de tres (3) segundos.
Este circuito secuencial funciona con la utilizacin de 4 flip-flop JK, con una seal de reloj proveniente del integrado 555 configurado como astable. Mediante los estados de las entradas y salidas de los flip-flop podemos obtener la secuencia que deseada, en este caso es la siguiente: 2, 4, 6, 8, 0, 1, 3, 5 7, 9, esto se logra por la configuracin del circuito de tal manera que las salidas Q3 Q2 Q1Y Q0 generen un nmero binario el cual se podr visualizar gracias a la ayuda el decodificador 4511 y display de siete segmentos de nodo comn. Las compuertas OR son las que nos permiten que se generen valores adecuados a las entradas de los flip-flop, con un adecuado arreglo aprovechando las salida de los FLIP-FLOP para no requerir utilizar ms compuertas y poder generar la secuencia anteriormente mencionada.Este circuito fue alimentado con una fuente de 9V. El 555 genera un periodo de secuencia de 3 segundos, formula periodo del 555:Para establecer el tiempo de carga tenemos la frmula: Para establecer el tiempo de descarga la frmula es:
LINK DEL VIDEO EN YOUTUBE DEL SISTEMA SIMULADO
http://youtu.be/JnSuiiOVIEA
CONCLUSION
En el anterior trabajo hemos demostrado nuestro aprendizaje en el transcurso del curso Sistemas Bsicos Digitales, a travs del diseo de un contador binario, en el cual de una manera detallada mostramos el procedimiento a seguir para el diseo del mismo, adems de ello se tuvo en cuenta la tabla de excitacin de los Flip-Flops tipo JK y su respectivo diagrama lgico resultante de dicho diseo.
REFERENCIAS BIBLIOGRAFICAS
GEORFFREY ACEVEDO GONZALEZ, Mdulo del curso Sistemas Digitales Secuenciales, MEDELLIN 2008.
PAGINAS WEB
http://www.kumbaya.name/ci1210/leccion10%20registros%20y%20contadores/Dise%C3%B1o%20de%20Contadores.htm
Video cargado en YouTube donde se evidencia la simulacin.
http://youtu.be/JnSuiiOVIEA