DP - Exercícios – Aula 09 Prof. Luís Caldas

1

MULTIPLICADORES e SUBTRATORES BINÁRIOS – págs. 205 a 209. DP – Exercícios Exemplo: Multiplicador de números de dois bits A e B, com matriz de duplo encadeamento.

Exemplo: Para um multiplicador de dois números A e B de quatro bits cada. Desenhar a configuração do multiplicador usando somador binário em bloco.

Multiplicação de a1 a0 por b1 e b0. a1 a0 b1 b0 p0 = p1 = p2 =

DP - Exercícios – Aula 09 Prof. Luís Caldas

2

SUBTRATORES BINÁRIOS – págs. 206 a 207. Exemplo: Construir um circuito aritmético para dois números binários de 1 bit A e B.

A) Tabela da verdade do meio subtrator. a) Representação em bloco do meio subtrator binário. a) Mapa de Karnaugh b) Representação em bloco do Subtrator Completo; c) Tabela da Verdade d) Mapas de Karnaughs

Ai

Bi

Si

∑

Si = Ai ⊕ Bi (Soma). Mi = Ai . Bi (Menos Um).

A B S M 0 0 0 1 1 0 1 1

Ai

Bi

Si

∑ Mi-1

Mi

Mi

A/B 0 1 0 1

S =

A/B 0 1 0 1

M =

A B Mi-1 S M 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

AB 00 01 11 10 Mi-10

1 S =

AB 00 01 11 10 Mi-10

1 M =

DP - Exercícios – Aula 09 Prof. Luís Caldas

3

VII - Sutratores para 4 bits.

Exercícios : Realizar a operação de subtração entre os números : a) N1 = (1011110011)2 e N2 = ( 10010100010)2 b) S = N1 – N2 Exercícios de subtração em bases diversas N1 = (19)10 N2 = (14)10 N3 = (23)4 N4 = (15)4 N5 = (6714)8 N6 = (621)16 N7 = (1001111)2 N8 = (221)4 a) S = N1 – N2. b) S = N3 – N4 c) S = N5 – N6 (resultado na base 8). d) S = N7 – N8 (resultado na base 2). ENTREGA OPCIONAL : PRAZO MÁXIMO 02 SEMANAS. (Sem prorrogação). Exercício : Implementação de somador/subtrator. 1) Implementar o meio somador usando MUX de 02 variáveis de seleção S1 = MSB. 2) Idem 1) para o somador completo. 3) Implementar o meio somador usando DEMUX de 02 variáveis de seleção, saída lógica negativa. 4) Idem 3) para o subtrator completo usando DEMUX de 03 variáveis de seleção, saída lógica negativa. 5) Implementar um subtrator de 02 números na base 4, pede-se : a) Tabela da verdade b) Implementação com DEMUX, saída lógica negativa. 6) Implementar um subtrator de 02 números na base 3, pede-se : a) Tabela da verdade b) Implementação com DEMUX, saída lógica negativa.

DP - Exercícios – Aula 09 Prof. Luís Caldas

4

Unidade Lógica e Aritmética – ULA págs. 218 a 220. I – Introdução : A ULA é um dispositivo capaz de realizar operações lógicas e aritméticas. Possui as seguintes características técnicas.

• Entrada para 02 números de quatro bits cada; • Possui três entradas de seleção; • Possui operações básicas aritméticas de soma e subtração; • Possui operações básicas lógicas E,OU, XOR e NÃO.

a) ULA de oito bits. Exemplo 4.22: Projeto de uma ULA de 8 bits, conforme esquema a seguir.

ULA A7...0

B7...0

F7...0

S2...0

x y z Funcional/TABELA 0 0 0 S = A + B 0 0 1 S = A – B 0 1 0 S = A + 1 0 1 1 S = A 1 0 0 S = A E B 1 0 1 S = A OU B 1 1 0 S = A XOR B 1 1 1 S = NÃO A

DP - Exercícios – Aula 09 Prof. Luís Caldas

5

Projeto da unidade extensora AL. De acordo com o diagrama de bloco, deve-se projetar a lógica extensora para 1 bit e a lógica do bit de transporte cin. A unidade lógica possui cinco variáveis de entrada x, y, z, ai e bi e três variáveis de saídas Iai, Ibi e cin. Iai = Ibi = cin = Unidade Lógica e Aritmética comercial - ULA de quatro bits, descrita a seguir. a) Bloco Funcional b) Tabela Funcional

ULA A3...0

B3...0

F3...0

S2...0

S2 S1 S0 Funcional/TABELA 0 0 0 Clear F3=F2=F1=F0=0 0 0 1 Subtração F = B – A 0 1 0 Subtração F = A – B 0 1 1 Soma F = A + B 1 0 0 XOR F = A ⊕ B 1 0 1 OR F = A + B 1 1 0 AND F = A AND B 1 1 1 Preset F3=F2=F1=F0=1

xyz 000 001 011 010 110 111 101 100aibi 00 01 11 10

xyz 000 001 011 010 110 111 101 100aibi 00 01 11 10

xyz 000 001 011 010 110 111 101 100aibi 00 01 11 10

DP - Exercícios – Aula 09 Prof. Luís Caldas

6

Associação de ULA para 8 bits, entrada X e Y e saída Z, números de 04 bits cada. Exemplos 1.o Somar 02 números de 0 a 9 em BCD-8421. Gerar a saída F com o resultado da soma e uma saída V ALTO sempre que o resultado da soma for : 1) Maior do que a capacidade da ULA; 2) Um número proibido em BCD. Pede-se : a) A configuração da ULA e as saída F e V. 2.o Usando a ULA de 4 bits e lógica adicional de saída, gerar uma saída Z ALTO sempre 02 números X e Y de 4 bits forem iguais. Pede-se : a) A configuração da ULA e da lógica adicional. 3.o Gerar F = A ⊕ B ⊕ C, sendo A,B e C números de 2 bits cada. Usando uma ULA de 4 bits, pede-se : a) A configuração da ULA. 4.o Gerar a F = A’, sendo A um número de 04 bits. Pede-se : a) A configuração da ULA. b) A configuração da ULA e da lógica adicional. 5.o Gerar F = A + B + C lógica, sendo A,B e C números de 2 bits cada. Usando uma ULA de 4 bits, pede-se : a) A configuração da ULA.

Cn Cn

Cn+4 Cn+4

B3...0 B3...0 A3...0 A3...0

F3...0 F3...0

S2...0 S3...0