PROJETO DE UM VSC-HVDC EM ESCALA REDUZIDA PARA FINS DIDÁTICO

Sabrina Caputi Guimarães

Rio de Janeiro, RJ

Setembro de 2015

Projeto submetido ao corpo docente do

Departamento de Engenharia Elétrica da

Escola Politécnica da Universidade Federal

do Rio de Janeiro como parte dos requisitos

necessários para a obtenção do grau de

Engenheiro Eletricista

Orientador: Robson Francisco da Silva Dias

ii

PROJETO DE UM VSC-HVDC EM ESCALA REDUZIDA PARA FINS DIDÁTICO

Sabrina Caputi Guimarães

PROJETO SUBMETIDO AO CORPO DOCENTE DO DEPARTAMENTO DE

ENGENHARIA ELÉTRICA DA ESCOLA POLITÉCNICA DA UNIVERSIDADE FEDERAL

DO RIO DE JANEIRO COMO PARTE DOS REQUISITOS NECESSÁRIOS PARA A

OBTENÇÃO DE GRAU DE ENGENHEIRO ELETRICISTA.

Aprovada por:

______________________________________________

Prof. Robson Francisco da Silva Dias, D. Sc.

______________________________________________

Prof. Luís Guilherme Barbosa Rolim, Dr.-Ing.

______________________________________________

Eng. Silvangela Lilian da Silva Lima Barcelos, D.Sc.

Rio de Janeiro, RJ

Setembro de 2015

iii

Agradecimentos

Aos meus pais, meu maior agradecimento. Pelo amor e pelo carinho incondicional. Pelo

esforço para prover o melhor na minha educação e formação. Por serem minha torcida

mais calorosa e por sempre acreditarem em meu potencial. Aos que me fizeram

apaixonar pela área de “humanas”, mas que sempre me apoiaram quando escolhi o

difícil caminho das “exatas”, sempre serei grata pelos dias e noites estudando História

e Geografia, e pelas listinhas de palavras diferentes para incluir nas redações do

vestibular. Nada seria possível sem a presença de vocês. Vocês sempre serão meus

maiores exemplos.

Ao meu namorado, Tadeu. Obrigada pelo carinho e paciência. Por ser meu suporte e

meu maior encorajador na tomada de decisões. Pelas broncas e conselhos. Pelos “for”

dentro de “for”. Por ser o melhor companheiro para esta etapa e para todas as próximas.

Aos meus primos-irmãos Edu, Lívia e Manrrick. À minha tia e madrinha Lúcia. À minha

tia Lulude. Ao meu tio e padrinho, Marcelo. À minha vó Guiomar, meu maior exemplo

de dedicação e sabedoria. À minha vó Therezinha. Aos meus sogros Penha e Jorge. À

minha cunhada Bianca. E a todos que eu tenho o orgulho de intitular como minha família.

Muito obrigada por todo o carinho e por sempre se mostrarem orgulhosos de mim.

Aos grandes presentes que a graduação me deu, em especial aos meus meninos,

Marcelo Nesci, Marcos Cesar, Luiz André e Guilherme Telles, e às minhas meninas,

Hannah Caldeira, Lívia Lisandro e Thuanne Baptista. Por me ensinarem que um grande

carinho pode ser criado em meio a um cenário de incertezas e muito estudo. Não poderia

ter escolhido pessoas mais especiais para trilhar este caminho ao meu lado.

Aos queridos professores, Heloi José Fernandes Moreira e João Carlos Basilio. Por me

fazerem encantar pela engenharia elétrica e por terem sido muito marcantes em

momentos críticos da graduação. Pela torcida, carinho e dedicação como mestres, meu

sincero obrigada!

Ao professor Luís Guilherme Barbosa Rolim e à aluna Laís Ferreira Crispino pelo grande

apoio nos momentos finais deste projeto. É enorme a gratidão por poder trabalhar com

vocês.

iv

Ao professor e orientador, Robson Francisco da Silva Dias. Pelos conselhos

acadêmicos e não acadêmicos. Por ter se mostrado presente em muitos momentos da

graduação. Este projeto não seria possível sem o seu apoio.

A todos os excelentes professores e funcionários da UFRJ, em especial aos do

departamento de engenharia elétrica. Todos são grandes exemplos de profissionalismo

e dedicação.

Ao CNPq pelo apoio financeiro ao longo da faculdade.

Agradeço ainda a todos que direta ou indiretamente compartilharam dessa jornada

comigo.

A todos, muito obrigada!

v

Resumo do Projeto de Graduação apresentado à Escola Politécnica/UFRJ como parte

dos requisitos necessários para a obtenção do grau de Engenheiro Eletricista.

PROJETO DE UM VSC-HVDC EM ESCALA REDUZIDA PARA FINS DIDÁTICO

Sabrina Caputi Guimarães

Setembro de 2015

Orientador: Robson Francisco da Silva Dias

Departamento: Engenharia Elétrica

Este trabalho tem por objetivo apresentar os conceitos básicos sobre a transmissão de

energia em corrente contínua em alta tensão utilizando conversores fonte de tensão. O

projeto de um sistema VSC-HVDC em escala reduzida possibilitará a utilização do

presente texto para fins didáticos, visando enfatizar a importância da inclusão de uma

visão prática relacionada à transmissão em corrente contínua ao escopo do curso de

graduação de Engenharia Elétrica. O sistema ora proposto, também possibilitará testes

de novas configurações de sistemas HVDC, como um sistema multiterminal.

A técnica de controle utilizada é baseada na teoria das potências ativa e reativa

instantâneas, PLL e transformadas de Clarke e de Park, utilizando controle de corrente

e controle de tensão. Em conjunto é apresentada uma metodologia para

dimensionamento dos controladores proporcionais e integrais. Por fim, serão

apresentados resultados experimentais preliminares para a montagem de um sistema

VSC-HVDC completo. É posto em evidência, também, uma plataforma para testes em

bancada encontrada no Laboratório de Eletrônica de Potência.

vi

Sumário

Lista de Figuras .......................................................................................................... viii

Lista de Tabelas ........................................................................................................... x

1 Introdução .............................................................................................................. 1

1.1 Considerações Gerais .................................................................................... 1

1.2 Motivação ....................................................................................................... 3

1.3 Objetivo .......................................................................................................... 3

1.4 Visão Geral do Texto ...................................................................................... 3

2 Sistemas VSC-HVDC ............................................................................................ 5

2.1 Conceitos Básicos do Sistema VSC-HVDC .................................................... 5

2.1.1 Configuração ........................................................................................... 5

2.1.2 Topologia do Conversor .......................................................................... 6

2.2 Sistema de Controle ....................................................................................... 9

2.2.1 Estratégias de Controle ........................................................................... 9

2.2.2 Controle de Tensão no elo CC .............................................................. 10

2.2.3 Controle de Potência ............................................................................. 12

2.2.4 Controle Implementado ......................................................................... 13

2.3 Phase Locked Loop (PLL) ............................................................................ 15

2.3.1 Estrutura Básica do PLL ........................................................................ 16

2.3.2 PLL Implementado ................................................................................ 17

2.4 Modulação Por Largura de Pulso (PWM) ...................................................... 18

2.4.1 Conceitos Básicos ................................................................................. 18

2.4.2 PWM Dois Níveis e Três Níveis ............................................................. 19

2.5 Filtros Passivos ............................................................................................ 22

2.5.1 Tipos de Filtros CA ................................................................................ 23

3 Sistema em Escala Reduzida .............................................................................. 24

3.1 Sistema Utilizado .......................................................................................... 24

3.2 Dimensionamento de Componentes do Sistema .......................................... 24

vii

3.3 Dimensionamento do Filtro CA ..................................................................... 26

3.3.1 Filtros Projetados ................................................................................... 29

3.4 Cálculo dos Ganhos do Controlador PI ......................................................... 29

3.4.1 Controle de Corrente do Sistema HVDC-VSC ....................................... 30

3.4.2 Controle de Tensão do Sistema HVDC-VSC ......................................... 35

4 Simulação e Teste em Bancada .......................................................................... 40

4.1 Simulações Realizadas ................................................................................ 40

4.1.1 Simulação do Retificador (Primeira Parte do Sistema HVDC-VSC) ....... 40

4.1.2 Simulação com Inversor Acoplado (Sistema HVDC-VSC Completo) ..... 45

4.1.3 Código de Proteção ............................................................................... 49

4.2 Microprocessador TI F28335, Geração de Código e Utilização do Code

Composer Studio .................................................................................................... 51

4.3.1 Microprocessador TI F28335 ................................................................. 51

4.3.2 Geração do Código no PSIM ................................................................. 53

4.3.3 Utilização do Code Composer 5 ............................................................ 56

4.3 Testes Realizados em Bancada ................................................................... 63

4.3.1 Bancada Eletrônica................................................................................ 63

4.3.2 Resultados Experimentais ..................................................................... 67

5 Conclusões .......................................................................................................... 73

Referências ................................................................................................................ 74

Apêndice A ................................................................................................................. 76

Bancada Eletrônica do Laboratório ......................................................................... 76

A.1 Matriz de Contados ................................................................................... 76

A.2 Circuito Auxiliar ......................................................................................... 78

viii

Lista de Figuras

Figura 1: Configuração do sistema VSC-HVDC, adaptado de [2].................................. 5

Figura 2: Topologia VSC de dois níveis ........................................................................ 7

Figura 3: Símbolo e curva característica de um IGBT ................................................... 8

Figura 4: Configuração série com diodo em paralelo .................................................... 8

Figura 5: Metodologia de Controle ................................................................................ 9

Figura 6: Simplificação do controle de tensão no elo CC ............................................ 10

Figura 7: Simplificação do controle de potência .......................................................... 12

Figura 8: Esquema do controle implementado para o retificador ................................ 13

Figura 9: Esquema do controle implementado para o inversor ................................... 13

Figura 10: Estrutura do PLL, adaptado de [6] ............................................................. 16

Figura 11: Esquema simplificado do SRF-PLL, adaptado de [8] ................................. 17

Figura 12: Diagrama de blocos do PWM, adaptado de [1] .......................................... 19

Figura 13: Inversor monofásico ................................................................................... 20

Figura 14: Sinais para um PWM de dois níveis ........................................................... 20

Figura 15: Comparação entre as formas de onda de tensão e corrente em modulação

PWM de 2 e 3 níveis ............................................................................................ 21

Figura 16: Comparação entre os espectros dos sinais PWM de 2 e 3 níveis .............. 21

Figura 17: Representação dos componentes dimensionados para o sistema ............. 26

Figura 18: Configuração de um filtro shunt de sintonia simples .................................. 26

Figura 19: Característica da impedância do filtro ........................................................ 28

Figura 20: Diagrama esquemático do controlador de corrente e de potência ativa e

reativa em coordenadas dq, retirado de [13] ........................................................ 30

Figura 21: Diagrama de bloco do controle de um sistema VSC de corrente controlada,

adaptado de [13] .................................................................................................. 32

Figura 22: Diagrama de blocos simplificado para o sistema VSC com controle de

corrente da Figura 21, adaptado de [13] .............................................................. 33

Figura 23: Diagrama esquemático do controle de tensão no elo CC, [13] ................... 35

Figura 24: Diagrama de blocos de controle do regulador de tensão do barramento CC

com base no modelo linear, [13] .......................................................................... 37

Figura 25: Representação do circuito utilizado na simulação do retificador ................ 41

Figura 26: Ângulo de fase extraído pelo PLL e os dois sinais de referência de entrada

na simulação do retificador .................................................................................. 41

Figura 27: Frequência angular gerada pelo PLL na simulação do retificador .............. 42

ix

Figura 28: Correntes Id e Iq e suas respectivas referências na simulação do retificador

............................................................................................................................ 42

Figura 29: Tensão no elo CC da simulação do Retificador ......................................... 43

Figura 30: Forma de onda da corrente de carga ......................................................... 44

Figura 31: Correntes Id e Iq e suas respectivas referências na simulação do retificador

com degrau de carga ........................................................................................... 44

Figura 32: Tensão no elo CC da simulação do Retificador com degrau de carga ....... 45

Figura 33: Representação do circuito utilizado na simulação do sistema completa .... 45

Figura 34: Sequência de simulação ............................................................................ 46

Figura 35: Ângulo gerado pelo PLL da simulação do Sistema Completo .................... 46

Figura 36: Frequências angulares geradas pelos PLLs na simulação ......................... 47

Figura 37: Correntes Id e Iq e suas respectivas referências na simulação do sistema

completo .............................................................................................................. 48

Figura 38: Tensão no elo CC da simulação do Sistema Completo.............................. 48

Figura 39: Fluxograma para código de proteção ......................................................... 50

Figura 40: DSP TMS320F28335 ................................................................................. 52

Figura 41: Emulador USB da Recriar Tecnologias ...................................................... 52

Figura 42: Componentes usados para geração do código .......................................... 53

Figura 43: Como importar os componentes usados para geração do código .............. 53

Figura 44: Configuração do Simulation Control ........................................................... 54

Figura 45: Exibição do código gerado ......................................................................... 55

Figura 46: Criação da pasta com o código gerado ...................................................... 55

Figura 47: Tela inicial do Code Composer Studio ....................................................... 56

Figura 48: Passo 1 para importação do arquivo de código ......................................... 56

Figura 49: Passo 2 para importação do arquivo de código ......................................... 57

Figura 50: Passo 3 para importação do arquivo de código ......................................... 57

Figura 51: Passo 4 para importação do arquivo de código ......................................... 58

Figura 52: Passo para abrir o projeto .......................................................................... 58

Figura 53: Passo 1 para configurar o DSP .................................................................. 59

Figura 54: Passo 2 para configurar o DSP .................................................................. 59

Figura 55: Passo 3 para configurar o DSP .................................................................. 60

Figura 56: Passo 4 para configurar o DSP .................................................................. 60

Figura 57: Passo 5 para configurar o DSP .................................................................. 61

Figura 58: Passo 1 para rodar o código ...................................................................... 61

Figura 59: Passo 2 para rodar o código ...................................................................... 62

Figura 60: Interface final do Code Composer Studio ................................................... 62

Figura 61: Esquema de montagem da bancada eletrônica ......................................... 63

x

Figura 62: Esquema da disposição da bancada eletrônica ......................................... 64

Figura 63: Foto da bancada eletrônica ........................................................................ 64

Figura 64: Leitura de tensão CC ................................................................................. 67

Figura 65: Leitura de corrente na carga trifásica ......................................................... 68

Figura 66: Sinais de corrente em αβ ........................................................................... 70

Figura 67: Sinal do ângulo gerado pelo PLL e a variável de referência iα ................... 71

Figura 68: Sinal da frequência gerado pelo PLL ......................................................... 71

Figura 69: Painel frontal da bancada eletrônica .......................................................... 76

Figura 70: Conexões elétricas da matriz de contatos .................................................. 77

Figura 71: Componentes disponíveis para montagem na bancada eletrônica ............ 77

Figura 72: Exemplificação da montagem dos componentes na bancada .................... 78

Lista de Tabelas

Tabela 1: Bases monofásicas do projeto .................................................................... 25

Tabela 2: Valores dos componentes do sistema ......................................................... 25

1

1 Introdução

1.1 Considerações Gerais

Em função da crescente demanda por energia elétrica e o fato das centrais

hidroelétricas do Brasil se encontrarem em regiões muito distantes das centrais

consumidoras, os estudos sobre as linhas de transmissão em corrente contínua para

longas distâncias voltam à tona dentro do cenário nacional. Exemplos disso são as

usinas do rio Madeira, localizadas na região amazônica, que já possuem a corrente

contínua como alternativa para a transferência da energia gerada.

A transmissão de energia usando o sistema de corrente alternada (CA) se mostrou

robusto e eficiente ao longo dos últimos anos, o problema principal no que diz respeito

a este tipo de transmissão é a complexidade envolvida na controlabilidade do sistema.

Por outro lado, a transmissão em corrente contínua em alta tensão (HVDC – High-

Voltage Direct Current) apresenta vantagens sobre a transmissão em corrente alternada

em determinadas situações.

Numa avaliação preliminar, os custos dos sistemas de transmissão em alta tensão em

corrente contínua, mais particularmente das linhas de transmissão propriamente dita,

mostram-se mais convidativos para as longas distâncias, além de sofrerem perdas

elétricas menores quando comparada à transmissão CA. Para distâncias mais curtas, o

uso da transmissão CC ainda pode ser justificado, apesar do maior custo com

equipamento de conversão, face a outros benefícios, tais como os demonstrados a

seguir [3].

No que diz respeito à operação, os sistemas do tipo HVDC permitem a transmissão de

energia entre os sistemas de transmissão de corrente alternada não sincronizados, sem

a necessidade de subestações intermediárias, uma vez que o fluxo de energia, através

de uma ligação HVDC pode ser ajustado, independente do ângulo de fase entre fonte e

carga. Esse sistema pode estabilizar uma rede contra as alterações devido às rápidas

mudanças de potência, como também permite a transferência de potência entre

sistemas operando em diferentes frequências, tais como 50 Hz e 60 Hz. Isso melhora a

estabilidade e a economia de cada sistema, permitindo troca de energia entre redes

incompatíveis.

2

Existem, atualmente, duas tecnologias em uso para conversores em sistemas HVDC:

VSC - Voltage Sourced Converter (Conversor Fonte de Tensão), com base em GTO ou

IGBT, e o LCC - Line Commuted Converter (também denominado CSC - Current Source

Converter ou Conversor Fonte de Corrente), com base em tiristores [3].

O CSC é, no momento, o mais utilizado e permite construir conversores de maior

potência e tensão. Em contrapartida, a transmissão com VSC-HVDC tem algumas

vantagens técnicas, podendo ser benéfica para a performance de todo o sistema. Essa

tecnologia é capaz de controlar tanto a potência ativa quando a potência reativa de

forma rápida e independente, provendo uma rápida resposta a perturbações. O seu

desempenho frente a afundamentos de tensão é outra vantagem a ser destacada, sendo

eficaz no abastecimento de cargas isoladas no sistema. Este tipo de conversores ainda

apresenta dimensões físicas menores quando comparado ao sistema CSC-HVDC.

Entretanto, algumas desvantagens devem ser mencionadas. Para eliminação de curto-

circuito na linha de transmissão CC, é necessária a abertura dos disjuntores CA dos

dois lados do sistema, visto que ainda não foram desenvolvidos disjuntores CC de

grande porte. Além disso, as perdas de comutação no VSC são maiores quando

comparadas ao HVDC convencional, visto que a frequência de chaveamento é maior do

que os conversores comutados pela linha. Há, contudo, a possibilidade do conversor

VSC se tornar um dos componentes mais importantes nos sistemas de potência no

futuro.

O VSC-HVDC é baseado no conversor fonte de tensão, em que as chaves são

compostas por IGBTs e a modulação PWM é utilizada para dar origem à forma de onda

de tensão desejada. Com a modulação PWM, é possível criar forma de onda com

qualquer ângulo de fase e magnitude da componente fundamental, desde que sejam

respeitados os limites de tensão no lado CC e de frequência de chaveamento do

dispositivo semicondutor. Para alterar qualquer uma dessas configurações, deve-se

realizar alterações nos parâmetros da modulação PWM, como a frequência da

portadora. Assim, é possível considerar o VSC como uma fonte de tensão controlável.

Este trabalho consistirá na introdução dos conceitos básicos, para fins didáticos, de um

sistema do tipo HVDC e os respectivos procedimentos para a sua implementação

prática através de um controle em malha fechada. Será indicada uma metodologia de

cálculo de parâmetros para controladores PI [13] e serão apresentados os princípios

para a utilização dos softwares PSIM e Code Composer Studio na geração de código e

exportação para o microprocessador TI F28335. Por fim, será proposta uma plataforma

na qual o sistema poderá ser testado e validado futuramente. Este protótipo possibilitará

3

a apresentação destes novos conceitos aos alunos de engenharia e poderá ser usado

para fins didáticos.

1.2 Motivação

Sendo o sistema HVDC uma das únicas maneiras viáveis para conectar duas redes fora

de sincronismo, podendo ser empregado em longas distâncias de transmissão

subterrânea e submersa, esse complementa, de forma satisfatória, a transmissão em

corrente alternada. Tendo diversas aplicações, tais como transmissão de energia por

longas distâncias, transmissão offshore, sistemas multiterminais, entre outras [3].

Em conjunto, é crescente a necessidade do estudo de novas estratégias de transmissão

de energia mais eficientes. Isso enfatiza a importância da inclusão de uma visão prática

sobre transmissão em corrente contínua ao escopo dos cursos de graduação em

Engenharia Elétrica, sobretudo vislumbrando preparar os futuros profissionais para um

mercado de trabalho cada vez mais exigente.

1.3 Objetivo

O objetivo do presente trabalho é apresentar os conceitos básicos sobre a transmissão

de energia em corrente contínua e alta tensão utilizando conversores fonte de tensão.

Além disso, será projetado um sistema VSC-HVDC em escala reduzida, que poderá ser

utilizado para fins educacionais. O sistema ora proposto, também possibilitará testes de

novas configurações de sistemas HVDC, como por exemplo, um sistema multiterminal

[4].

1.4 Visão Geral do Texto

O presente trabalho está estruturado da seguinte forma:

4

• Capítulo 1: “Introdução”. Neste capítulo faz-se uma breve apresentação do tema

que será abordado ao longo do trabalho (isto é, transmissão em corrente

contínua em alta tensão), bem como seus objetivos e organização.

• Capítulo 2: “Sistemas VSC-HVDC”. Neste capítulo será apresentada a teoria

relacionada aos sistemas do tipo VSC-HVDC, bem como a topologia, o controle

e os filtros a serem utilizados no projeto.

• Capítulo 3: “Sistema em Escala Reduzida”. Neste capítulo serão evidenciadas

as premissas adotadas para o projeto, o dimensionamento dos componentes a

serem utilizados e o cálculo de componentes do controle.

• Capítulo 4: “Simulações Realizadas e Teste em Bancada”. Neste capítulo são

apresentados os resultados obtidos através das simulações realizadas no

software PSIM, explicações relevantes sobre a geração de código e exportação

para o microprocessador. Também será proposta uma plataforma para futuros

testes com conversores e, em conjunto, serão evidenciados os resultados

parciais obtidos na mesma.

• Capítulo 5: “Conclusões”, em que são apresentadas, de forma sucinta, as

conclusões do trabalho.

5

2 Sistemas VSC-HVDC

Neste capítulo serão apresentados os conceitos básicos de sistemas do tipo VSC-

HVDC, bem como a sua configuração e a topologia dos conversores utilizados. Será

introduzido o embasamento teórico necessário para o entendimento do controle a ser

implementado, bem como a Teoria das Potências Instantâneas Ativa e Reativa (teoria

PQ) e conceitos de phase-locked loop (PLL). Também será feita uma conceituação

sobre a modulação por largura de pulso (PWM), necessária para a realização do

chaveamento dos dispositivos semicondutores, e os filtros a serem projetados.

2.1 Conceitos Básicos do Sistema VSC-HVDC

2.1.1 Configuração

Uma configuração básica do sistema VSC-HVDC é composta essencialmente de dois

conversores VSC a três condutores em ponte trifásica, um capacitor em cada terminal

do elo CC, filtros CA, reatores de fase, transformadores e o cabo CC. Este tipo de

configuração é representado em uma forma unifilar na Figura 1.

Figura 1: Configuração do sistema VSC-HVDC, adaptado de [2]

Neste tipo de configuração, o primeiro conversor opera como retificador, transformando

a corrente alternada em corrente contínua, para ser transmitida, e o segundo opera

como um inversor, transformando a corrente contínua da transmissão em corrente

alternada para a distribuição ou para ser entregue a outra linha de transmissão. Os dois

conversores são conectados ou na forma back-to-back ou através de cabos CC,

dependendo da aplicação. Vale lembrar que a operação como retificador ou como

Sistema

#1

Sistema

#2

Transformador Reator

de Fase

Conversor

Filtro CA Cabo CC

Capacitor CC

Filtro CA

6

inversor só depende do sentido do fluxo de potência, ou seja, ambos os conversores

possuem a mesma função.

Normalmente, os conversores são ligados ao sistema de corrente alternada através de

transformadores. Em alguns casos, utilizando conversores multiníveis, o uso dos

transformadores é dispensável [2].

O capacitor tem função de manter a tensão no elo CC constante, garantindo um ripple

de tensão dentro de limites aceitáveis, minimizando os efeitos dos harmônicos gerados

pelo chaveamento e mantendo estáveis os controles de corrente do conversor [3]. Além

disso, este realiza o balanço de energia instantaneamente. O dimensionamento do

capacitor CC dependerá da tensão necessária no elo.

O filtro CA tem como objetivo impedir que os harmônicos de alta frequência e

componentes CA de frequência fundamental, provenientes do chaveamento dos

semicondutores, se propaguem pela rede, o que causaria mau funcionamento dos

equipamentos do sistema. Os filtros passa-altas são instalados para amenizar esses

harmônicos de alta frequência. Em conversores do tipo VSC, a quantidade de

harmônicos de baixa ordem na corrente é pequena, reduzindo drasticamente a

quantidade de filtros neste tipo de conversores, em comparação aos conversores de

comutação natural [2].

Os reatores na saída do conversor têm papel de auxiliar na filtragem da tensão no Ponto

de Conexão Comum (PCC) entre o reator, o transformador e o filtro CA. Estes também

tem a função de ajudar no controle de corrente do conversor. Por outro lado, especificar

um valor alto para o reator de fase pode provocar queda de tensão elevada neste

componente (devido ao aumento da reatância indutiva do mesmo), podendo até

acarretar em limitação de potência do conversor. Portanto, o dimensionamento do reator

de fase deve ser feito com cautela.

2.1.2 Topologia do Conversor

A configuração de dois níveis é a mais simples que pode ser utilizada para construir

uma ponte VSC trifásica de comutação forçada e tem sido amplamente utilizada em

muitas aplicações, em diversos níveis de energia [2]. Sua topologia é apresentada na

Figura 2.

7

Figura 2: Topologia VSC de dois níveis

A ponte de dois níveis é constituída por seis chaves e cada uma consiste de um IGBT

e um díodo em antiparalelo. Com a finalidade de utilizar a ponte de dois níveis em altas

potências, a ligação em série dos dispositivos semicondutores pode ser necessária. O

número de dispositivos necessários é determinado pela potência nominal da ponte e a

capacidade de manipulação de energia dos dispositivos semicondutores.

Reunindo as características de comutação dos transistores bipolares de potência

(TBPs) com a alta impedância de entrada dos transistores de efeito de campo (FETs),

o IGBT se torna cada vez mais popular nos circuitos de controle de potência. Por um

lado, os TBPs apresentam vantagens quando utilizados no controle de correntes

elevadas. No entanto, por operarem como amplificadores de corrente, trazem certas

desvantagens em algumas aplicações. Por outro lado, os MOSFETs também são

vantajosos no controle de potências elevadas pelo fato de exigirem tensão para o

disparo. Porém, embora sejam dispositivos de alta impedância, têm como desvantagem

perdas em condução que variam com o aproximadamente com o cubo da tensão de

bloqueio. Combinando as vantagens dois tipos de transistores, o IGBT alia a facilidade

de acionamento dos MOSFETs com a velocidade de chaveamento e as pequenas

perdas em condução dos TBPs.

Uma chave completa de um IGBT consiste de um IGBT, um diodo em antiparalelo, um

driver de disparo, e um dissipador de calor [3]. A representação simplificada do mesmo

é encontrada na Figura 3 e, ao lado, é ilustrada a sua curva característica.

Em relação ao seu funcionamento, quando aplicada uma tensão positiva entre o gate e

o emissor, a corrente de base do IGBT começa a circular e o IGBT inicia a condução.

8

Por outro lado, basta aplicar tensão nula entre os terminais do gate e do emissor para

que a corrente de base do IGBT deixe de circular e o IGBT entra em estado de bloqueio.

Para descarregar a capacitância parasita rapidamente, basta aplicar tensão negativa

entre esses terminais.

Figura 3: Símbolo e curva característica de um IGBT

Como mencionado anteriormente, com o intuito de possibilitar a comutação de tensões

mais altas do que a tensão nominal de um IGBT, as chaves podem ser conectadas em

série, semelhante aos tiristores em sistemas HVDC convencionais, como mostrado na

configuração da Figura 4. Todos os IGBTs conectados em série devem ligar e desligar

no mesmo instante de tempo, para que seja possível alcançar uma tensão

uniformemente distribuída [3]. Na Figura 4, ainda estão ilustrados os diodos antiparalelo

às chaves, que garantem um caminho para a corrente reversa em caso de carga

indutiva.

Figura 4: Configuração série com diodo em paralelo

Analisando a configuração de duas chaves ligadas em série em uma mesma perna, é

de extrema importância que as duas chaves não fechem exatamente no mesmo

instante, o que provocaria um curto circuito no elo de corrente contínua. Por isso, é

imprescindível o uso de uma estratégia de segurança, criando um intervalo de tempo,

Q1

Q2

9

chamado de tempo morto, entre o instante em que a primeira chave da perna entra em

estado de bloqueio e o instante em que a próxima chave da perna começa a conduzir.

Neste intervalo de tempo, nenhuma das chaves da perna se encontra em estado de

condução. Em simulação, esse tempo morto pode ser incluído no bloco PWM.

2.2 Sistema de Controle

2.2.1 Estratégias de Controle

Em sistemas do tipo VSC-HVDC, o lado retificador controla a tensão CC e o lado do

inversor controla a potência ativa, como ilustrado na Figura 5, sendo possível que o fluxo

de potência circule em qualquer direção. Com o VSC-HVDC a potência reativa poder

ser controlada independentemente da potência ativa, usando modulação PWM é

possível controlar a potência reativa e a potência ativa de forma independente [2].

Figura 5: Metodologia de Controle

No controle de potência, para que as potências ativa e reativa possam ser controladas

por cada um dos conversores, é necessária a determinação de seus respectivos valores

de referência. Dessa forma, uma malha de controle adequada será capaz de rastrear

esse valor e convergir o valor medido a partir do circuito de potência ao mesmo, em

regime permanente.

O controle do sistema VSC-HVDC é baseado em um controle de corrente rápido com

realimentação. De forma análoga ao controle da potência, o controle de corrente deve

incluir sinais de referência para as correntes trifásicas para que haja a realimentação. A

10

referência de corrente é fornecida pelos sensores externos de medição que podem ser

de [2], tensão CC no elo, tensão trifásicas no lado CA, potência ativa, potência reativa

ou frequência.

Como será posto em evidência nas seções seguintes, no presente projeto, no controle

do retificador, a potência ativa terá valor de referência gerado a partir da tensão no elo

CC e, no controle do inversor, este será definido manualmente. Em ambos os controles

a potência reativa será mantida nula e os valores de referência para as correntes serão

gerados a partir das tensões trifásicas medidas no lado CA.

2.2.2 Controle de Tensão no elo CC

O controlador de tensão do elo CC é projetado para balancear o fluxo de potência do

sistema e garantir condições para o intercâmbio de energia no HVDC. Geralmente, o

projeto deste controlador visa a estabilidade do sistema tendo uma dinâmica mais lenta

que o controlador de corrente. Esse controle, como já mencionado, é feito pelo

retificador e seu esquema simplificado é ilustrado na Figura 6.

Figura 6: Simplificação do controle de tensão no elo CC

11

Primeiramente, através do controle de tensão, a medição de tensão no elo CC é

comparada com o sinal de tensão CC de referência, que é uma variável de entrada do

controle. Essa comparação gera um sinal de erro que, passando por um bloco

proporcional e integral, dará origem ao sinal de referência para a potência ativa. A

referência de potência reativa pode ser definida a partir de uma malha de controle da

tensão CA ou determinando um valor de fator de potência constante. No presente

trabalho, a referência de potência reativa foi mantida igual a zero, isto é, fator de

potência unitário. Estes sinais de referência servirão de entrada para o bloco de controle

calculador de referência de corrente em conjunto com as medições das tensões

trifásicas do circuito de potência.

Em seguida, através do controle de corrente, as correntes trifásicas medidas no circuito

de potência são comparadas com os sinais de corrente de referência gerados pelo bloco

calculador de referência de corrente. São gerados, então, os sinais senoidais nas

coordenadas dq que, através da transformada de Park que utiliza a referência de fase

de um PLL, serão transformadas para as coordenadas abc e servirão como referência

para o PWM. Essas referências, que possuem frequência igual à da sequência positiva

da tensão da rede, por sua vez, são comparadas com uma onda portadora triangular de

10 kHz de frequência. O resultado desta comparação, a cada instante, gera os sinais de

disparo para cada um dos seis IGBTs que compõem a ponte conversora, como será

explicado com mais detalhes na seção de modulação PWM.

A partir das realimentações do sinal de medição de tensão CC e do sinal de medição

das correntes trifásicas, a malha de controle tentará zerar o erro gerado por ambos os

sinais quando comparados aos seus respectivos valores de referência, fazendo com

que, em regime permanente, a tensão no elo CC seja igual ao valor determinado.

A explicação detalhada de cada um dos blocos de controle mostrados na Figura 6 será

apresentada na seção 2.2.4. Os blocos que simbolizam os sinais de tensões, as

correntes trifásicas e a tensão no elo CC representam o circuito de potência e, por isso,

aparecem em vermelho na ilustração. Por outro lado, os blocos que simbolizam o

controle do retificador, representam o circuito digital e, por isso, aparecem em azul. O

valor de referência para a tensão do elo CC é destacada em verde.

12

2.2.3 Controle de Potência

O controle da potência que flui no sistema é feito, como já mencionado, pelo inversor. E

seu esquema simplificado é mostrado na Figura 7.

Figura 7: Simplificação do controle de potência

Através do controle de corrente, de forma análoga ao controle de tensão no elo CC, as

medições de correntes trifásicas do circuito de potência são comparadas com os sinais

de corrente de referência gerados pelo bloco de controle calculador de referência de

corrente, para gerar os sinais das senóides trifásicas que serão as entradas de

referência do PWM. Neste caso, temos que o bloco de controle calculador de referência

de corrente tem como entrada as tensões trifásicas do circuito de potência e a referência

de potência reativa, como no caso anterior, e o sinal de referência para a potência ativa

que, neste caso, é uma variável de entrada do controle, em vez de ser calculada

internamente.

A partir da realimentação das correntes e tensões trifásicas, o valor de potência medido

no circuito, em regime permanente, convergirá ao valor de referência proposto a medida

que a malha de controle zera o erro entre a corrente de referência e a corrente de

medição. Essa metodologia terá uma descrição mais detalhada na seção 2.2.4.

Novamente, os sinais referentes ao circuito de potência aparecem em vermelho, os

blocos de controle, pertencentes ao circuito digital, aparecem em azul, e os sinais de

referência para a potência ativa e potência reativa são destacados em verde.

13

2.2.4 Controle Implementado

O controle proposto é baseado na Teoria da Potência Ativa e Reativa Instantânea [5] e

nas Transformadas de Clarke e de Park. Os diagramas de blocos que mostram, em

detalhes, a metodologia do controle do retificador e do inversor já apresentadas

previamente nas seções anteriores, pode ser visto na Figura 8 e Figura 9.

Figura 8: Esquema do controle implementado para o retificador

Figura 9: Esquema do controle implementado para o inversor

14

Neste esquema são evidenciadas as tensões trifásicas, Va, Vb e Vc, devidamente

medidas no circuito de potência que serão transformadas para as coordenadas αβ0. A

transformada de Clarke é válida para regimes permanentes e transitórios, assim como

para formas de ondas genéricas de tensão e corrente. É, na realidade, uma

transformação algébrica de um sistema de tensões e correntes trifásicas em um sistema

de referência estacionário. Ao contrário do sistema abc, este possui coordenadas

ortogonais, e não a 120°.

A transformação direta e inversa das tensões , , para , , são dadas por

(2.1) e (2.2).

= 23 .1 √2 1 √2 1 √2

1 − 1 2 − 1 20 √3 2 − √3 2

(2.1)

= 23 .1 √2 1 01 √2 − 1 2 √3 21 √2 − 1 2 − √3 2

(2.2)

Expressões similares podem ser encontradas para as correntes , e . Vale ressaltar

que uma das vantagens desta transformação é a separação de sua componente de

sequência zero ( e ).

As tensões, já nas coordenadas αβ0, serão a entrada do calculador de referência de

corrente que, junto com os sinais de referência de potência ativa e reativa, Pref e Qref,

darão origem às correntes de referência, nas coordenadas αβ0, através da equação

(2.3).

! !" = 1# + # −" %&'()&'(" , (2.3)

que serão transformadas para as coordenadas dq, dando origem a id ref e

iq ref. Em paralelo, as correntes de carga são medidas e transformadas também para as

coordenadas dq, dando origem a id med e iq med.

A transformação direta e inversa das tensões , para +, , são dadas por (2.4) e

(2.5).

15

-+, . = - cos 2 sin 2−sin 2 cos 2. " (2.4)

" = -cos 2 − sin 2sin 2 cos 2 . -+, . (2.5)

As variáveis de referência e as variáveis medidas serão comparadas e o resultado dessa

comparação será a entrada do controlador proporcional e integral, cuja metodologia

para o cálculo dos parâmetros será apresentada no capítulo 3.

Os sinais de saída dos controladores, são as tensões nas coordenadas dq. Após a

transformação para as coordenadas abc, essas tensões serão utilizadas para a geração

de pulsos para as chaves através do controle PWM, que será explicado na seção 2.4.

Ainda nos esquema da Figura 7 e da Figura 8, notamos mais uma variável, o θPLL, que

é obtida a partir do bloco PLL (Phase Locked Loop), um dos mais importantes circuitos

com aplicações eletrônicas de todos os tipos. O bloco PLL é, muitas vezes, encontrado

na forma de caixa preta em muitos softwares, porém, para melhor entendimento, ele foi

desmembrado para o projeto. Sua teoria é descrita a seguir.

2.3 Phase Locked Loop (PLL)

Visando o disparo preciso dos IGBTs, é fundamental que o sinal de disparo esteja

devidamente sincronizado com as grandezas elétricas da rede. Possíveis desvios na

frequência na rede, por exemplo, devem ser compensados para que a eficácia dos

conversores não seja comprometida.

Os circuitos de sincronismo são capazes de detectar, de forma contínua, a frequência

de grandezas alternadas do sistema. Dentre outras técnicas de modelagem para esses

circuitos de sincronismo, uma das mais comuns utilizada em equipamentos baseados

em eletrônica de potência é a sincronização através de circuitos PLL (Phase Locked

Loop).

O PLL é um sistema de controle capaz de gerar um sinal sincronizado com um dado

sinal de referência. Trata-se de um sistema de realimentação negativa que responde às

variações de fase e frequência do sinal de referência. Este altera a frequência de um

oscilador controlado, até que o sinal produzido por este esteja sincronizado com o sinal

de referência.

16

2.3.1 Estrutura Básica do PLL

A estrutura básica de um PLL é representada, em digrama de blocos, na Figura 10.

Nesse diagrama estão representados o sinal de referência, o detector de fase (PD –

Phase Detector), o filtro passa-baixas (LF – Loop Filter) e o oscilador controlado por

tensão (VCO – Voltage Controlled Oscilator).

Figura 10: Estrutura do PLL, adaptado de [6]

Em relação ao sinal de referência, existem duas possibilidades: uma em que os sinais

de entrada possuem frequências iguais, mas estão defasadas, e outra em que a

frequência de um dos sinais é maior que a frequência do outro. Como será mostrado na

próxima seção, o presente trabalho trata do primeiro caso.

A função do detector de fase (PD), como o próprio nome sugere, é detectar a diferença

de fase entre o sinal de referência e o sinal gerado na saída do oscilador (VCO). Ou

seja, este gera um sinal de tensão média linearmente proporcional à diferença de fase

entre a saída e a entrada.

O filtro de malha (LF) visa remover as componentes de altas frequências que estiverem

presentes no sinal de saída do detector de fase (PD), por este motivo também pode ser

denominado filtro passa-baixas. Esse bloco é de extrema importância, dado que as

componentes de altas frequências são prejudiciais ao funcionamento do oscilador

(VCO). Existem diversas modelagens para o filtro de malha, podendo ser ativos ou

passivos, e de diversas ordens, dependendo das necessidades do projeto.

O oscilador controlado por tensão (VCO), por definição, é capaz de controlar a sua

frequência de oscilação através de sua tensão de entrada. Em outras palavras, este

gera um sinal de frequência proporcional à entrada que irá realimentar o sistema até

17

que, em regime permanente, o sinal de saída do PLL esteja sincronizado com o sinal de

referência.

2.3.2 PLL Implementado

É importante destacar que a estrutura apresentada na Figura 10, corresponde a um PLL

monofásico logo, quando for necessário o uso de sinais de entrada trifásicos, pequenas

modificações devem ser feitas. Sinais trifásicos podem ser facilmente convertidos para

as coordenadas αβ através da transformada de Clarke, como mostrado anteriormente,

e, nesse novo referencial estacionário, o PLL monofásico pode ser modelado sem que

haja qualquer comprometimento do sinal de referência de entrada, como apresentado

em [7].

No presente trabalho, o bloco PLL foi modelado a partir do esquema do SRF-PLL

(Synchronous Reference Frame Phase Locked Loop) proposto em [8] e [7]. A

configuração básica desse PLL é mostrada na Figura 11.

Nessa configuração o sinal de referência é fornecido pelas tensões e . Essas

passam pelo bloco detector de fase (PD), representado pelo multiplicador, em conjunto

com os sinais de realimentação sin 2788 e cos 2788, gerando o sinal de entrada para o

filtro passa-baixas (LF), que é representado pelo controlador PI. Finalmente, o ângulo

θPLL é encontrado integrando a saída ω do controlador PI somada ao ωref de referência

do sistema, que é dado por 29(60;<) ≅ 377&?@/B. Após atingir regime permanente, a

frequência do sinal de saída θPLL é idêntica à frequência da tensão da rede elétrica,

60Hz.

Figura 11: Esquema simplificado do SRF-PLL, adaptado de [8]

18

O SRF-PLL apresenta bons resultados quando sujeito a tensões de alimentação não

distorcidas e equilibradas. Por outro lado, sob tensões de alimentação muito distorcidas

e/ou desequilibradas, a saída do PLL fica distorcida, sendo menos eficaz em

comparação a outras modelagens de PLL, como apresentado em [8]. No entanto, para

o presente projeto, esta configuração mostrou-se eficiente ao atendimento às exigências

do controle, em razão dos sinais de referência, que tem como origem a rede básica, não

apresentam elevados níveis de distorções suficientes para comprometer o

funcionamento do bloco.

As simulações realizadas com esta estrutura para o PLL e os resultados positivos

quanto ao sincronismo do seu sinal de saída com as grandezas elétricas da rede serão

apresentados mais à frente, no Capítulo 3.

2.4 Modulação Por Largura de Pulso (PWM)

O comportamento da tensão de saída de um conversor é feito controlando os tempos

em que as chaves semicondutoras estão ligadas ou desligadas. O valor médio da tensão

de saída depende dos tempos ton e toff, respectivamente, o tempo em que a chave está

em condução e o tempo em que a chave está em bloqueio. O método de controle

empregando frequência de comutação constante e controlando-se o tempo de

condução da chave é denominado Modulação por Largura de Pulso (PWM).

2.4.1 Conceitos Básicos

Na comutação PWM com uma frequência de comutação constante, o sinal de controle

do gate, que controla o estado (ligado ou desligado) da chave, é gerado comparando

um nível de tensão (sinal de referência) com uma forma de onda repetitiva, como

mostrado na Figura 12.

19

Figura 12: Diagrama de blocos do PWM, adaptado de [1]

Dentre as várias técnicas de modulação PWM existentes, o PWM seno-triângulo é uma

das mais usadas. O princípio desta estratégia se baseia na comparação de uma onda

senoidal de referência com uma onda triangular portadora, de frequência muito maior

que a frequência a ser sintetizada. Quanto maior a frequência da onda portadora, mais

simples é o projeto do filtro de eliminação de harmônicos. Por outro lado, maiores são

as perdas no conversor em função da alta frequência de chaveamento.

A razão entre a amplitude da forma de onda de referência ( !) e a amplitude da forma

de onda da portadora triangular (CD) define o índice de amplitude, dado por (2.6).

E = !CD (2.6)

Quando E ≤ 1, o conversor está operando na faixa linear, ou seja, a componente

fundamental da tensão de saída varia proporcionalmente com ma. Por outro lado,

quando E > 1, os picos das tensões de referência excedem o pico da onda triangular.

Neste caso, ocorre a chamada sobremodulação e a amplitude da componente

fundamental da tensão de saída varia com ma, porém de forma não-linear [1].

2.4.2 PWM Dois Níveis e Três Níveis

O PWM será dito de dois níveis quando existirem apenas dois valores possíveis para a

tensão de saída do conversor. Analogamente, o esquema de chaveamento será dito de

três níveis quando foram possíveis três níveis de tensão na saída do conversor. O

espectro harmônico desses sinais é diferente, sendo que, no caso do PWM de dois

níveis, os primeiros harmônicos que aparecem têm frequência em torno da frequência

de chaveamento. Já no caso do PWM três níveis esses harmônicos estão em torno do

dobro da frequência de chaveamento. Ou seja, quanto maior for o número de níveis na

saída, menor será a sua distorção harmônica.

Para as análises feitas a seguir, por simplicidade, será considerado o circuito do inversor

monofásico representado na Figura 13, adaptado de [1]. Conforme descrito na seção

anterior, a Figura 14 mostra a modulação de uma onda senoidal, produzindo na saída

uma tensão com dois níveis, na frequência da onda triangular.

20

Figura 13: Inversor monofásico

É possível ainda obter uma modulação a três níveis (positivo, zero e negativo). Este tipo

de modulação apresenta um menor conteúdo harmônico, como será mostrado a seguir.

A produção de um sinal de três níveis é ligeiramente mais complicada para ser gerado.

Uma maneira de fazê-lo, para um inversor monofásico, tomando como referência a

Figura 13, é de acordo com a seguinte sequência, adaptada de [12].

Figura 14: Sinais para um PWM de dois níveis

• durante o semiciclo positivo, T1 permanece sempre ligado; o sinal PWM é enviado

a T4 e o mesmo sinal negado (complementar) é enviado a T2.

21

• no semiciclo negativo, quem permanece conduzindo é T3; o sinal PWM é enviado a

T2 e o sinal negado (complementar) vai para T4.

Sendo assim, é possível comparar o comportamento do conversor operando com o

PWM de dois níveis e com o de três níveis. Os resultados dessa comparação, adaptado

de [11], para os sinais de corrente e tensão são apresentados na Figura 15. Com o

intuito de confirmar que distorção harmônica diminui conforme número de níveis do

conversor é aumentado, também foram comparados os espectros para ambos os casos.

O resultado dessa comparação é ilustrado na Figura 16.

Figura 15: Comparação entre as formas de onda de tensão e corrente em modulação PWM de 2 e 3 níveis

Figura 16: Comparação entre os espectros dos sinais PWM de 2 e 3 níveis

22

2.5 Filtros Passivos

Como já foi mencionado anteriormente, o chaveamento de conversores eletrônicos de

potência gera harmônicos na forma de onda sintetizada pelo conversor. Como

consequência, são geradas distorções em maior ou menor grau nessas formas de onda.

Sob o ponto de vista de sistemas de potência, estes harmônicos podem causar danos

nos equipamentos, tais como os transformadores e as máquinas elétricas, e nos cabos

elétricos por sobreaquecimento. A utilização de filtros CA e de técnicas de controle de

chaveamento PWM, como já explicado, possibilitam a minimização dos componentes

harmônicos indesejados.

Os filtros CA modelados para conversores VSC-HVDC são menores quando

comparados com os modelados para conversores convencionais e não são requisitados

para a compensação de potência reativa [3].

Uma das formas mais conhecidas para se medir o nível de distorção harmônica de uma

forma de onda é através distorção harmônica total (THD - Total Harmonic Distortion).

Dado que qualquer onda contínua e periódica pode ser decomposta em série de Fourier,

que caracteriza uma soma infinita de termos em seno e cosseno, de acordo com [1], o

efeito dos harmônicos de tensão num sistema de baixa, média ou alta tensão pode ser

quantificado por meio da razão (2.5). Em Vn é o valor eficaz da tensão harmônica de

ordem n e V1 é o valor eficaz da componente fundamental da tensão.

H;I = ∑ (KL#)MLN#KO# P100% (2.5) A escolha da configuração mais adequada ao projeto deve ser feita considerando

aspectos de atenuação da forma de onda e eficácia na filtragem da tensão no ponto de

interesse, avaliada através do THD, e de impacto da dinâmica do filtro no controle do

conversor. Determinado o valor de THD considerado razoável para o sistema projetado,

o dimensionamento inicial dos componentes do filtro é feito de forma matemática mas

dependerão de processos iterativos de simulação para que sejam feitos ajustes nas

dimensões dos mesmos e o filtro opere como desejado. Para a escolha dos

componentes do filtro e o modo de conexão dos mesmos, são apresentados a seguir

alguns tipos de filtros CA.

23

2.5.1 Tipos de Filtros CA

Em relação aos elementos que o compõem, segundo [9], os filtros CA podem ser: RC

série, a composição mais simples usada; shunt de sintonia única, composto por um RLC

série; shunt amortecido de segunda ordem, também conhecido como filtro passa-alta,

composto por R em paralelo com L, em série com C. Cada filtro é projetado

individualmente e sintonizado em uma determinada frequência com o objetivo de

atenuar certa quantidade de nível harmônico. O conceito de “sintonia” do filtro será

tratado a frente.

Em relação modo como são conectados, os filtros CA podem ser: série, impedindo que

os harmônicos passem do conversor para a rede elétrica ou linha CA, por serem

compostos de uma alta impedância série; ou shunt, desviando os harmônicos por uma

impedância shunt baixa; ou série shunt, realizando as duas ações em relação aos

harmônicos.

O filtro série deve carregar a corrente total do circuito principal e ser isolado

completamente para tensão plena para a terra. Essa configuração consome potência

reativa do circuito. O filtro shunt pode ser aterrado em um dos terminais e carrega

somente a corrente harmônica para a qual ele é ajustado mais a corrente fundamental,

muito menor que a corrente do circuito principal. Nesta configuração o filtro fornece a

potência reativa necessária e, pela composição de componentes citada, torna-se muito

mais barato que um filtro série de igual eficiência.

Pelo fato do filtro em configuração shunt apresentar algumas vantagens, como as

citadas, em relação à configuração série quando ambos são dimensionados em relação

ao lado CA do circuito, a seção a seguir tratará exclusivamente dessa primeira

configuração e trará sugestões e considerações para o dimensionamento desse filtro.

Uma última caracterização a ser feita, considerando que o filtro dimensionado é do tipo

shunt, é o fator de qualidade Q. Quando é dimensionado um Q elevado, temos o

chamado filtro ajustado, que é sintonizado em grau elevado a uma ou duas frequências

harmônicas mais baixas. Por outro lado, quando o Q é reduzido, temos o filtro

amortecido, que, se conectado em derivação, oferece uma baixa impedância em uma

banda ampla de frequências, compreendendo, por exemplo, os harmônicos de ordens

maiores. O segundo tipo é também chamado de filtro passa-alta.

24

3 Sistema em Escala Reduzida

Neste capítulo, serão evidenciados os cálculos realizados para o presente projeto. Será

apresentado o dimensionamento dos componentes do sistema, em conjunto a uma

proposta de dimensionamento para o filtro CA, que pode ser acrescentado ao projeto, e

por fim, será sugerida uma estratégia de cálculo dos ganhos para controladores

proporcionais e integrais.

3.1 Sistema Utilizado

Para o devido dimensionamento do sistema, é necessário especificar as premissas

iniciais de tensão e potência sob as quais o sistema será sujeito. Todos os conceitos e

relações matemáticas podem ser encontradas em maiores detalhes em [1].

Para a maior verossimilhança do projeto, o sistema tem como fonte de alimentação a

rede elétrica trifásica, ou seja, o mesmo é alimentado por 220V. Com esta condição, é

possível especificar a tensão a ser encontrada no elo de corrente contínua através da

relação (3.1). Em que, VDC é a tensão no elo de corrente contínua e VLL é a tensão

trifásica medida fase-fase de alimentação.

KRS = T3√29 K88U . 120% (3.1)

Após uma aproximação, a tensão desejada no elo de corrente contínua é de 400V. Foi

imposta também a condição de uma potência igual a 400 Watts.

3.2 Dimensionamento de Componentes do Sistema

Especificadas as condições desejadas, o passo seguinte é o dimensionamento dos

componentes utilizados no circuito. Para isso, é necessário especificar as bases do

sistema que devem ser normalizadas pelo valor de pico. As relações utilizadas são

evidenciadas em (3.3), (3.4) e (3.5).

25

VWXYZ[\ = VWXYZ]]√3 . √2 , (3.3)

IWXYZ[\ = SWXYZ√3VWXYZ]]. √2 , (3.4)

e

ZWXYZ[\ = aVWXYZ[\b#SWXYZ[\

(3.5)

Na Tabela 1 são apresentados os valores de base, todas monofásicas, para a potência,

tensão, corrente e impedância, a partir das relações (3.3), (3.4) e (3.5).

Tabela 1: Bases monofásicas do projeto

SBASE 400,00 VA

VBASE 179,63 V

IBASE 1,48 A

ZBASE 80,67 Ω

FP 1,0

Especificadas as bases do sistema, o próximo passo é o dimensionamento da

indutância LS, que é facilmente encontrada através da relação (3.6), retirada de [1].

c. de ≥ 0,05. ghiej (3.6)

Para o projeto, em específico, uma impedância correspondente a 1% da impedância

base se mostrou suficiente.

Na Tabela 2 são expostos os valores encontrados para os componentes utilizados no

sistema. Na Figura 17 esses componentes são evidenciados conforme sua localização

no circuito.

Tabela 2: Valores dos componentes do sistema

Componente Valor

Indutor 3 mH

Capacitor 1000µF

Resistência da fonte 0,1 Ω

26

Figura 17: Representação dos componentes dimensionados para o sistema

Os resultados encontrados também devem coincidir com valores comerciais disponíveis

no laboratório e, como este possui indutores de 1mH, uma associação série tornam

possível a implementação dos valores destacados.

A resistência da fonte é um valor estimado, podendo variar para cada caso. O capacitor

não foi calculado matematicamente já que seu dimensionamento foi dado através de

simulações com os valores disponíveis no laboratório e o apresentado foi o que mostrou

melhor performance.

3.3 Dimensionamento do Filtro CA

A topologia mais utilizada em projeto de filtros passivos é a RLC série, adaptada de [10]

e apresentada no Figura 18, por ser um modelo simples e de baixo custo. A

característica desse tipo de filtro, como mencionado, consiste em criar um caminho de

baixa impedância para reter as componentes harmônicas de corrente, impedindo que

sejam injetadas no sistema, conforme [9].

Figura 18: Configuração de um filtro shunt de sintonia simples

27

A sua impedância é dada por (2.6).

g!DkCl = m + n ocd − 1cpq (2.6) Em uma frequência ressonante, sua impedância é representada por uma baixa

resistência R. Sua banda passante é geralmente considerada como limitada pelas

frequências em que rg!DkClr = √2m. Nessa frequência, a reatância da rede se iguala a

resistência e o ângulo de fase é dado por ±45°. Considerando que a frequência angular sintonizada ωn seja dada por (2.7),

cL = 1√dp (2.7)

o desvio u, em p.u., da frequência a partir da frequência sintonizada seja (2.8),

u = c − cLcL (2.8)

a reatância do indutor XL e do capacitor XC são iguais a uma reatância X0 dada por (2.9)

quando c = cL,

w = cLd = 1cLp = dp (2.9)

e o fator de qualidade Q do indutor, também chamado de grau de sintonia do filtro, dado

em (2.10),

) = wm (2.10)

Podemos encontrar relações para os termos da equação (2.6), como segue. A partir de

(2.8), temos (2.11).

c = cL(1 − u) (2.11)

Substituindo (2.10) em (2.11) e reorganizando, para C, temos (2.12).

p = 1cL)m (2.12)

De forma análoga, para L, temos (2.13).

28

d = )mcL 2.13 Substituindo as relações encontradas (2.11), (2.12) e (2.13) em (2.6) e organizando,

tem-se (2.14).

g!DkCl m o1 $ n)u 2 $ u1 $ uq2.14 Como estamos interessados em pequenos desvios de frequência, podemos supor que

u 1. Consideraremos, então, a aproximação (2.15) para a impedância.

g!DkCl ≅ m1 $ n)2u w o1) $ n2uq2.15 O módulo da impedância será:

rg!DkClr ≅ my1 $ 4)#u# w 1)# $ 4u#2.16 O comportamento do módulo da impedância desse filtro em razão da frequência angular

ω, adaptada de [10], é ilustrada na Figura 19. Nesta, como já determinado, cL é a

frequência de ressonância, ou sintonizada, e Q é o fator de qualidade do filtro.

Figura 19: Característica da impedância do filtro

Analisando a Figura 19, quando a frequência angular é menor do que a frequência de

ressonância, c z cL,a impedância do filtro possui uma característica capacitiva. A

ressonância ocorre quando a frequência angular for igual a frequência de ressonância

(c cL). Na frequência angular cL, a impedância do filtro possui apenas parcela real

29

em virtude da resistência R, e a parcela imaginária da impedância do filtro é nula em

decorrência da soma das reatâncias indutiva e capacitiva. Nesta frequência, o ramo

RLC é percorrido com sua corrente máxima. Quando a frequência angular é maior do

que a frequência de ressonância (c z cL), o filtro possui impedância com característica

indutiva.

3.3.1 Filtros Projetados

Apesar dos diversos modelos de filtros citados, projetados especificamente para atenuar

os harmônicos de alta frequência da tensão no ponto de interesse, a indutância do

conversor também auxilia na filtragem destes harmônicos, como foi mencionado na

seção 2.1. Por outro lado, especificar um valor alto para o reator de fase pode provocar

queda de tensão elevada neste componente (devido ao aumento da reatância indutiva

do mesmo), podendo até acarretar em limitação de potência do conversor. Portanto, o

dimensionamento do reator de fase deve ser feito com cautela.

No presente trabalho, não houve a necessidade do projeto de um filtro CA já que o

conversor encontrado no Laboratório de Eletrônica de Potência, que será explicado em

mais detalhes no capítulo seguinte, possui um filtro LC integrado. Como será ilustrado

futuramente, é utilizado um banco capacitivo de 10µF conectado em Y e um banco de

indutores trifásico de 2mH. A única precaução que deve ser tomada é a devida inclusão

desse filtro nas simulações antes da realização de testes experimentais.

3.4 Cálculo dos Ganhos do Controlador PI

Dimensionados os componentes do sistema, o próximo passo é calcular os ganhos dos

controladores proporcionais e integrais empregados no controle. Os esquemas e as

relações apresentadas a seguir podem ser encontradas de forma mais detalhada em

[13].

A metodologia de controle utilizada pode ser dividida em duas partes: o controle de

corrente, que será empregado tanto no controle das chaves do retificador quando do

inversor, e o controle de tensão, que será empregado no controle das chaves do

retificador.

30

3.4.1 Controle de Corrente do Sistema HVDC-VSC

A Figura 20 mostra o diagrama esquemático simplificado de um conversor com

controlador de corrente e de potência ativa e reativa em seu controle, como o que é

aplicado ao controle do inversor deste projeto. Veremos a frente, que a estrutura deste

controle é análoga à do controle aplicado no retificador. De forma resumida, os sinais

de corrente e tensão trifásicas são transformados, conforme apresentado na seção

2.2.4, para as coordenadas dq e, então, processados pelos compensadores, que são

detalhados a seguir, para produzir um sinal de controle na coordenada dq. Por fim, os

sinais de controle são transformados para as coordenadas abc, que alimentam o

conversor VSC.

Figura 20: Diagrama esquemático do controlador de corrente e de potência ativa e reativa em coordenadas dq, retirado de [13]

Assumindo que o controle esteja operando em regime permanente, e considerando uma

frequência angular ω0, após manipulações matemáticas [13] é possível deduzir as

equações (3.7) e (3.8),

d @+@ dc, m $ &lL+ $ KC+ K|+ 3.7

31

d @,@ dc+ m $ &lL, $ KC, K|, (3.8)

Em que Vtd e Vtq são dados por (3.9) e (3.10), respectivamente, e c é a frequência de

operação do sistema (377 rad/s).

KC+ = KRS2 E+() (3.9)

KC, = KRS2 E,() (3.10)

As equações (3.9) e (3.10) representam o modelo de conversor VSC no plano dq. Nas

equações (3.7) e (3.8), id e iq são variáveis de estado, Vtd e Vtq são entradas do controle,

e Vsd e Vsq entradas de perturbação. Devido ao termo Lω0 nas equações (3.7) e (3.8),

as dinâmicas de id e iq são acopladas. Para compensar esse acoplamento,

determinamos md e mq como

E+ = 2KRS ~+ − dc, + K|+ (3.11)

e

E, = 2KRS ~, − dc+ + K|, (3.12)

Em que ud e uq são duas novas entradas do controle. Substituindo os valores

determinados de md e mq nas equações (3.9) e (3.10), respectivamente, e substituindo

por Vsd e Vsq nas equações (3.7) e (3.8), encontramos as relações

d @+@ = −(m + &lL)+ + ~+ (3.13)

e

d @,@ = −(m + &lL), + ~, (3.14)

As relações (3.13) e (3.14) são independentes e lineares de primeira ordem. Baseando-

se nestas relações, id e iq podem ser controlados por ud e uq, respectivamente.

Na Figura 21, o circuito da Figura 20 é representado em diagrama de blocos. O controle

de corrente é destacado para que fique evidente a analogia ao bloco da Figura 20. Nesta

representação, ud e uq são as saídas de dois controladores. O controlador do eixo d tem

32

como entrada o erro, ed = id ref - id, que dá origem a ud. Em seguida, a partir da relação

(3.11), ud fornece md. De forma análoga, o controlador do eixo q tem como entrada o

erro, eq = iq ref – iq, que dá origem a uq que, a partir da relação (3.12), fornece md.

Encontrados os valores de md e mq, o VSC os amplifica por um fator de VDC/2, gerando

Vtd e Vtq, que controlam id e iq a partir das relações (3.7) e (3.8).

Figura 21: Diagrama de bloco do controle de um sistema VSC de corrente controlada, adaptado de [13]

É possível esboçar um diagrama de blocos simplificado, evidenciado na Figura 22. Este

indica que as plantas de controle para os eixos d e q são idênticas. Por este motivo, os

controladores correspondentes também poderão ser idênticos. Finalmente, o bloco

+B ser configurado a partir de um controlador proporcional-integral (PI).

A função de transferência do bloco +B é dado pela seguinte relação

+B B $ DB 3.15 As parcelas e D são os ganhos proporcional e integral, respectivamente. Assim, o

ganho de malha do diagrama da Figura 21 será dado por

ℓB TdBU B $ D ⁄B $ m $ &lL d⁄ 3.16

33

Figura 22: Diagrama de blocos simplificado para o sistema VSC com controle de corrente da Figura 21, adaptado de [13]

Nota-se que, devido ao pólo da planta em B m $ &lL d⁄ , que é muito próximo da

origem, a magnitude e a fase do ganho de malha começam a diminuir a partir de uma

frequência relativamente baixa. Desta forma, o pólo da planta deve ser cancelado pelo

zero do controlador, B D ⁄ , e o ganho de malha assume a forma (3.17).

ℓB dB 3.17 Então, a função de transferência em malha fechada, dada por ℓB 1 $ ℓB⁄ , terá

forma (3.18)

+B+ !B DB 1DB $ 13.18 se as condições (3.19) e (3.20) forem atendidas.

d/D 3.19 D m $ &lL D⁄ 3.20

Em que D é a constante de tempo resultante do sistema em malha fechada.

A equação (3.18) indica que, se e D são escolhidos baseados em (3.19) e (3.20), a

resposta de +B para + !B será baseada em uma função de transferência de

primeira ordem cuja constante de tempo D é uma escolha específica para cada projeto.

Esta constante de tempo deve ser pequena para uma resposta rápida do controle de

34

corrente, mas suficientemente grande para que 1/D, a largura de banda do sistema de

controle em malha fechada, seja consideravelmente menor que a frequência de

chaveamento do sistema VSC. Dependendo dos requisitos de uma aplicação específica

e a frequência de chaveamento do conversor, D é normalmente selecionado no intervalo

de 0,5 a 5ms.

No caso do projeto, controle foi dimensionado para que o sistema obedecesse ao critério

de constante de tempo D igual a 5ms. Dado os valores dos componentes já

especificados anteriormente, resistor igual a 0.1Ω, capacitor 1000µF e indutor 3mH, e

considerando a resistência das chaves próxima de 0.88mΩ, os ganhos proporcional e

integral são calculados, respectivamente, a partir das equações (3.19) e (3.20), tendo

os valores apresentados em (3.21) e (3.22), respectivamente.

= . (3.21)

= . (3.22)

O ganho ,(B), a ser adotado para o eixo q, é idêntico ao ganho +(B).

Para a utilização em simulações, os ganhos +(B) e ,(B) serão utilizados para

encontrar os parâmetros do controlador PI. Dado que o controlador proporcional e

integral tem a forma (3.23) e os ganhos +(B) e ,(B) tem a forma (3.15), após

manipulações matemáticas simples, temos que o ganho do controlador e o tempo de

integração H são dados pelas relações (3.24) e (3.25), respectivamente.

% = BH + 1BH (3.23)

= (3.24)

H = D (3.25)

Substituindo (3.21) e (3.22) em (3.24) e (3.25), o ganho K do controlador e seu tempo

de integração T serão dados por (3.26) e (3.27), respectivamente.

= . [/] (3.26)

= . [] (3.27)

35

3.4.2 Controle de Tensão do Sistema HVDC-VSC

O sistema VSC representado na Figura 23 é conceitualmente igual ao apresentado na

Figura 20, exceto pelo fato da fonte CC ter sido substituída por uma fonte de tensão CC

variável e ter sido incluído um bloco para realimentação da tensão CC e respectivo

rastreamento da referência. O esquema de controle desse sistema representa o controle

aplicado ao retificador do projeto.

Como exposto anteriormente, o objetivo principal da segunda parte do controle é regular

a tensão no elo CC, VDC. Para que isso seja possível, o bloco para controle de tensão,

em destaque na Figura 23, é incluído. Neste bloco o quadrado da leitura de

realimentação da tensão CC é comparada ao quadrado do seu valor de referência,

gerando um sinal de erro que ajustará a potência ativa do sistema ao gerar o valor de

referência Pref que deverá ser rastreado. A potência reativa, por sua vez, pode ser

controlada de forma independente, sendo o seu valor de referência uma variável de

entrada a ser determinada. No presente projeto, como já mencionado, esta é regulada

da em zero.

Figura 23: Diagrama esquemático do controle de tensão no elo CC, [13]

36

É importante enfatizar que, nesta metodologia de cálculo proposta em [13], o

rastreamento da tensão CC é feito utilizando o quadrado do valor de referência e o

quadrado da medição de tensão no elo. A dinâmica de VDC2 pode ser representada por

(3.28).

@KRS#@ 2p % C − % +| − %e + T2d %e3K|+# U @%e@ + T2d )e3K|+# U @)e@ (3.28)

Em que VDC2 é a saída, PS é a entrada do controle, e Pext, Pperdas e QS são distúrbios de

entrada.

Para derivar a função de transferência (B) = %e(B)/%e !(B), devemos considerar a

condição (3.29), em que D(B) é dado pela relação (3.18).

+(B) = D(B)+ !(B) (3.29)

Assumindo que Vsd é constante e multiplicando ambos os lados da equação (3.29) por

(3/2)Vsd, obtemos a relação (3.30).

%e(B) = D(B)%e !(B) (3.30)

Deduzimos que (B) = D(B) e, baseado na equação (3.18), encontramos (3.31)

%e(B)%e !(B) = (B) = 1DB + 1 (3.31)

Notamos, porém, que a planta de controle apresentada em (3.28) é não linear devido

aos termos %e +7+C e )e ++C . A planta linearizada da mesma é apresentada em (3.32).

@KRS#@ = 2p % C − %e + T2d %e 3K|+# U @%e@ + T2d )e 3K|+# U @)e@ (3.32)

Em que os subscritos “~” e “0” representam, respectivamente, um pequeno sinal de

perturbação e o valor em estado permanente das variáveis.

Aplicando a transformada de Laplace na planta (3.32), é possível deduzir que a função

de transferência (B) = KRS# /%e é dada por (3.33).

(B) = − o2pq B + 1B (3.31)

Em que a constante de tempo τ é dada por (3.32).

37

2d%e3K|+# 2d% C3K|+# 3.32 A relação (3.32) indica que τ é proporcional ao fluxo de potência ativa em regime

permanente Pext0. A Figura 23 pode ser simplificada através do diagrama de blocos da Figura 24. O

esquema de controle é composto pelo compensador B, o controlador de potência

ativa B e o controlador da planta B.

Figura 24: Diagrama de blocos de controle do regulador de tensão do barramento CC com base no modelo linear, [13]

Para dimensionar B, primeiramente determinamos a frequência de ganho unitário,

ωc, que deve ser menor que a largura de banda de B, de forma que seja possível

assumir que nc ¤ 1 $ n0. Desta forma, B é projetado para a pior condição de

operação, ou seja, quando B tem fase mais atrasada pelo valor negativo de Pext. Como a função de transferência B é de primeira ordem, o método do lugar das raízes

pode ser uma boa opção para o dimensionar B de forma que o sistema seja estável

(lugar das raízes localizado no semi-plano da esquerda) . A vantagem do método do

lugar das raízes é que os índices de desempenho, como o percentual de overshoot e

tempo de acomodação, estão relacionados com os pólos e zeros da função de uma

forma mais simples [14].

Os índices de desempenho podem ser escritos de acordo com (3.33) e (3.34).

%¥% 'P¦T §9y1 §#U . 1003.33

38

| 4§cL (3.34)

Com algumas manobras algébricas, podem-se encontrar os valores de § e cL, como em

(3.35) e (3.36), respectivamente.

§ = (ln %¥)#(ln %¥)# + 9# (3.35)

cL = 4§| (3.36)

Os índices de desemprenho utilizados para o sistema em questão devem ser tais que

se obtenha um sistema sub-amortecido (constante de amortecimento menor que 1) com

tempo de acomodação próximo de 50ms e valor de pico de, no máximo, 5%. Utilizando

a relação (3.35), encontramos um valor para a constante de amortecimento § igual

(3.37).

§ = 0,6901 (3.37)

Concluímos que, qualquer valor entre (3.37) e 1 fornece uma porcentagem satisfatória

de overshoot. Consideraremos, então, uma constante de amortecimento § igual a 0.7.

Como já evidenciado anteriormente, será considerada uma constante de tempo D igual

a 5ms, o que corresponde a uma função de transferência de (B) e D(B) igual a (3.38).

(B) = D(B) = 200B + 200 (3.38) A equação (3.38) indica que a largura de banda da função de transferência (B) é 200

rad/s. Assim, para o controle da planta da Figura 24, escolhemos ωc sendo um quinto

da largura de banda de (B), desta forma, ωc é dado por (3.39).

c = 40 &?@/B (3.39)

A função de transferência da planta da Figura 24 será dado por (3.41).

ℓ(B) = −(B)(B)(B) (3.40)

ℓ(B) = (B) 2(B + 1)pB(DB + 1) (3.41)

39

É importante lembrar que B será dimensionado para o pior ponto de operação, que

no presente projeto %e 400©. Além disso, para garantir erro zero em regime

permanente, B deve incluir um termo de integração e um proporcional, como já era

esperado.

Substituindo os valores das componentes de circuito e dos índices de desempenho

propostos, é possível encontrar uma das possíveis combinações para valores dos

parâmetros do controlador, (3.43) e (3.44). Esse dimensionamento forneceram uma

resposta estável para o sistema, atendendo, de forma satisfatória, as exigências do

projeto.

ª. « (3.43)

= «. ª (3.44)

Ainda respeitando o controlador proporcional e integral de forma (3.23), temos que o

ganho do controlador e o tempo de integração H são dados por (3.45) e (3.46),

respectivamente.

= ª. « [/] (3.45)

= . [] (3.46)

40

4 Simulação e Teste em Bancada

Neste capítulo serão apresentadas as simulações realizadas no software PSIM, será

descrito o processo de exportação do código gerado pelo PSIM que será recebido pelo

microprocessador TI F28335, assim como o funcionamento do mesmo para o

processamento dos sinais digitais. Será apresentada, por fim, uma proposta de

plataforma que possibilitará testes futuros e, em conjunto, os resultados experimentais

preliminares encontrados.

4.1 Simulações Realizadas

Como o sistema do tipo HVDC-VSC consiste em dois conversores, para simplificar os

possíveis ajustes necessários, as simulações serão divididas em duas etapas. Primeiro,

será testado um sistema que consiste apenas na primeira parte do sistema, o retificador.

Em seguida, a segunda parte do sistema, o inversor, é acoplada.

Para ambas as simulações foi considerado um capacitor inicialmente carregado no elo

CC. Essa é uma das formas de simular a pré carga que deve ser utilizada na montagem

experimental para amenizar os picos durante o estado transitório.

4.1.1 Simulação do Retificador (Primeira Parte do S istema HVDC-VSC)

Para esta primeira etapa de simulação, foi utilizado o circuito apresentado na Figura 25.

As dimensões dos componentes utilizados nesta etapa de simulação estão devidamente

evidenciadas nesta representação.

A primeira verificação que deve ser feita em relação ao controle é o ângulo gerado pelo

PLL. Este será o principal componente responsável pelo chaveamento correto dos

dispositivos semicondutores e deve ter a forma de um sinal dente de serra sem

distorções. É importante verificar se o mesmo apresenta a frequência proposta para o

sistema, que no caso é 60Hz, e se rastreia a entrada de referência corretamente. Como

ilustrado na Figura 26, o sinal de θPLL atende às exigências citadas, rastreando a

componente da tensão em alpha.

41

Figura 25: Representação do circuito utilizado na simulação do retificador

Figura 26: Ângulo de fase extraído pelo PLL e os dois sinais de referência de entrada na simulação do retificador

A próxima verificação referente aos sinais de controle é o comportamento da frequência

angular gerada pelo bloco PLL, que deve ser capaz de rastrear o seu valor de referência.

Para observar este rastreamento, foi aplicado um degrau de frequência, ou seja,

inicialmente o sistema opera a 60Hz e, a partir do instante de 0,2s, essa frequência é

reduzida para 50 Hz. Esse degrau da frequência de referência fica evidente na Figura

27, em que o ωREF é iniciado em 377 rad/s e, no instante 0,2s, é reduzido para 315 rad/s.

Na Figura 27, também é mostrado que o ωPLL rastreia as referências propostas e que

alcança o regime permanente (±2% valor final) antes do tempo de acomodação de 50ms

projetado.

0.01 0.02 0.03 0.04 0.05Time (s)

0

-2

2

4

6

8

Theta_pll Valpha Vbeta

42

É importante ressaltar que esse degrau de frequência aplicado só servirá para observar

o comportamento do ωPLL e averiguar se o bloco PLL funciona como o esperado. O

restante da simulação é realizado respeitando a frequência de 60 Hz da rede básica.

Figura 27: Frequência angular gerada pelo PLL na simulação do retificador

A última verificação relacionada às variáveis geradas pelos blocos de controle é o

rastreamento das correntes de eixo direto e de quadratura, Id e Iq, em função de seus

respectivos valores de referência. Como ilustrado na Figura 28, essas correntes

medidas acompanham os valores determinados como referência.

Figura 28: Correntes Id e Iq e suas respectivas referências na simulação do retificador

0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45 0.5Time (s)

300

320

340

360

380

400

420

wPLL wREF

(pu)

(pu)

(pu)

(pu)

43

Finalizadas as análises dos sinais gerados pelo controle, temos que observar o

comportamento do sinal de tensão no elo de corrente contínua até que o mesmo

apresente o valor determinado em regime permanente, que no caso é 400V. Outra

importante consideração é o tempo de acomodação do sistema, ou seja, o tempo que o

sistema demora a atingir ±2% do valor projetado em regime permanente, que foi

inicialmente determinado como 50ms.

Como ilustrado na Figura 29, o sistema atinge o valor de regime permanente antes do

tempo de acomodação. Podemos ainda analisar o overshoot inicial de simulação, posto

em evidência na Figura 29, que respeita o percentual de 5% projetado.

Figura 29: Tensão no elo CC da simulação do Retificador

A última avaliação a ser feita nesta primeira etapa de simulação é a resposta do sistema

quando aplicado um degrau de carga, utilizando o esquema das chaves acionadas por

tempo ilustrado na Figura 25, ou seja, no instante de simulação igual a 0,2 s, o resistor

de 400Ω é aberto e o resistor de 200Ω é integrado ao circuito. O degrau de carga fica

evidente na Figura 30, em que a corrente de carga é dobrada no instante 0,2s.

Novamente, deve ser observado o rastreamento das correntes de eixo direto e de

quadratura, Id e Iq, em função de seus respectivos valores de referência. Como ilustrado

na Figura 31, essas correntes medidas acompanham suas referências, como na

simulação sem degrau de carga. É possível notar que a corrente Id não sofre

perturbações quando o degrau de carga é aplicado.

(V)

44

Figura 30: Forma de onda da corrente de carga

Figura 31: Correntes Id e Iq e suas respectivas referências na simulação do retificador com degrau de carga

Finalmente, a resposta do sistema a esse degrau de carga é apresentada na Figura 32.

Notamos que, ao dobrar a carga, a tensão CC sofre uma oscilação que respeita o limite

de overshoot de 5% e se estabiliza dentro do tempo de acomodação de 50ms.

Dado que a primeira parte do sistema HVDC-VSC funcionou como o esperado, a

segunda parte, o inversor, pode ser acoplada e análises análogas serão realizadas.

0 0.1 0.2 0.3 0.4 0.5Time (s)

0

0.5

1

1.5

2

2.5

I_carga

0

-5

-10

5

10Id_med Id_ref

0.1 0.2 0.3 0.4 0.5Time (s)

0

-5

-10

5

10Iq_med Iq_ref

(A)

(pu)

(pu)

(pu)

(pu)

45

Figura 32: Tensão no elo CC da simulação do Retificador com degrau de carga

4.1.2 Simulação com Inversor Acoplado (Sistema HVDC -VSC Completo)

Para esta segunda etapa de simulação, foi utilizado o circuito apresentado na Figura 33.

A dimensão dos componentes utilizados nesta etapa de simulação está devidamente

evidenciada nesta representação.

Figura 33: Representação do circuito utilizado na simulação do sistema completa

Dado a complexidade do sistema proposto, para esta segunda parte da simulação

encontrou-se a necessidade da ocorrência dos eventos do projeto em etapas distintas.

Na Figura 34 cada etapa é evidenciada e os eventos correspondentes às mesmas são

enumerados a seguir.

(V)

46

Figura 34: Sequência de simulação

• ETAPA 1: o sistema começa a ser energizado e o controle do retificador mantém-se

desabilitado, ou seja, o retificador opera a diodo. A chave que realiza o acoplamento

do inversor ainda se encontra aberta.

• ETAPA 2: o controle do retificador é habilitado e o controle da tensão no elo CC é

iniciado. Em conjunto, os seis primeiros IGBTs começam a chavear;

• ETAPA 3: é fechada a chave que acopla a segunda parte do sistema ao retificador

e, neste momento, o controle do inversor permanece desabilitado.

• ETAPA 4: o controle do inversor é habilitado e os últimos seis IGBTs começam a

conduzir. Porém, ainda não há injeção de potência no sistema.

• ETAPA 5: a injeção de potência de referência é iniciada e o sistema começa a operar

de forma completa.

O primeiro passo na análise dos sinais, como já feito na primeira parte da simulação, é

a verificação dos sinais para os ângulos gerados pelos blocos PLLs, do retificador e do

inversor. Como ilustrado na Figura 35, notamos que ambos os θPLL atendem à exigência

de rastreamento de uma das senoides determinadas como referência de entrada do

bloco.

Figura 35: Ângulo gerado pelo PLL da simulação do Sistema Completo

47

A próxima verificação é a frequência angular gerada pelo bloco PLL. Como evidenciado

na Figura 36, ambos os ωPLL oscilam sobre referência de 377 rad/s respeitando o limite

de overshoot projetado. É possível observar também o comportamento de ambos os

sinais dada cada uma das etapas de alteração no circuito de potência.

Figura 36: Frequências angulares geradas pelos PLLs na simulação

A última verificação referente ao controle é em relação às correntes de eixo direto e de

quadratura, Id e Iq, em função de seus respectivos valores de referência. Como ilustrado

na Figura 37, essas correntes medidas acompanham os valores determinados como

referência. Deve-se atentar para o fato de que a ausência de filtros CA no sistema

implicam em uma maior ocorrência de ripples, isso fica evidente ao comparar o

comportamento dessas correntes, na Figura 37, em relação à primeira etapa de

simulação, sem o acoplamento do inversor, na Figura 28.

Finalmente, na Figura 38 podemos visualizar o comportamento da tensão do elo CC no

instante de cada uma das etapas enumeradas. Quando operando apenas a diodo, é

sabido que a saída do retificador deve ser igual a 135% da tensão de linha trifásica. Na

simulação, a tensão no elo CC tem valor aproximadamente igual ao valor teórico de

1,35 ∗ K88 = 1,35 ∗ 220 = 297K.

Notamos ainda que o sistema, em regime permanente, alcança os 400V propostos.

Considerando que esse começa a operar em plenitude no instante de 0.6s, o sistema

300

320

340

360

380

400wPLL_ret

0 0.2 0.4 0.6 0.8 1Time (s)

300

320

340

360

380

400wPLL_inv

48

respeita tanto o critério imposto de tempo de acomodação de 5ms como o de overshoot

máximo de 5%.

Figura 37: Correntes Id e Iq e suas respectivas referências na simulação do sistema completo

Figura 38: Tensão no elo CC da simulação do Sistema Completo

(V)

49

4.1.3 Código de Proteção

No que diz respeito ao funcionamento do circuito experimentalmente, é importante que

seja incluído na simulação um bloco de código responsável pela proteção do sistema.

Quando o sistema é implementado em bancada, possíveis picos de tensão e corrente

ou falhas técnicas podem ocorrer, o que provocaria danos aos equipamentos. Por

razões de segurança, o código implementado deve ser capaz de identificar três tipos de

faltas possíveis:

• Sobretensão : o valor de tensão no elo de corrente contínua atinge um valor acima

do valor especificado.

• Sobrecorrente instantânea : os valores de pico das correntes trifásicas atingem

níveis superiores, em módulo, ao valor especificado.

• Sobrecorrente temporizada : os valores RMS das correntes trifásicas atingem

níveis superiores ao valor especificado.

O fluxograma do código é ilustrado na Figura 39.

No caso da sobretensão e da sobrecorrente instantânea, os códigos se baseiam apenas

na comparação do sinal recebido, a cada instante, com o valor de tensão ou corrente

estipulado pelo usuário.

No caso da sobrecorrente temporizada, não é possível realizar cálculos de integrais

digitalmente, logo o código se baseia na comparação do valor determinado pelo usuário

com o somatório de sinais armazenados durante um período Ti dividido por esse

período.

Esse último tipo de proteção é necessário devido ao fato de, apesar da corrente não

ultrapassar o valor máximo de pico, um dado nível de corrente por um grande intervalo

de tempo também pode danificar o equipamento.

Na hipótese de que um desses valores de análise ultrapasse os limites propostos, o

PWM deve entrar em estado de bloqueio e os dispositivos semicondutores finalizam o

chaveamento. Por outro lado, o usuário também deve ser capaz de bloquear o

funcionamento do PWM manualmente, logo uma variável de entrada brk também deve

ser incluída no código.

50

Figura 39: Fluxograma para código de proteção

51

Um detalhe importante que também deve ser incluído é o acionamento do PWM

somente a partir de um degrau de descida. Ou seja, considerando que o controle seja

iniciado com o PWM em bloqueio (bloq = 1), o usuário deverá entrar com brk = 0 para

que, na inexistência de faltas de tensão ou corrente, o PWM funcione.

Essa medida de segurança é de extrema importância na hipótese de que, em operação

normal de brk = 0, ao ocorrer um erro, o PWM é bloqueado (erro > 0, logo bloq = 1) mas,

após a extinção da falta, o sistema retornaria com o valor de erro = 0 e,

consequentemente, bloq = 0 e o PWM voltaria a funcionar instantaneamente.

Com o acionamento por degrau de descida, mesmo que o erro seja zerado pelo sistema,

o usuário deverá entrar com brk = 1 e em seguida com brk = 0 para que, então, o PWM

seja acionado novamente.

4.2 Microprocessador TI F28335, Geração de Código e

Utilização do Code Composer Studio

O Code Composer Studio pode ser usado para desenvolver o código de funcionamento

do DSP, porém esta não é a proposta do projeto, já que o código usado será

desenvolvido automaticamente pelo PSIM. Portanto, este capítulo se limita a explicar

como compilar e rodar o código no DSP, assim como o funcionamento no mesmo.

4.3.1 Microprocessador TI F28335

O Digital Signal Processor (DSP) é um microprocessador de sinais digitais que tem

velocidade operacional superior quando comparado a outros microcontroladores. Além

de ser otimizado em relação ao cancelamento de ruídos.

Para escrever o código de funcionamento do DSP pode-se, por exemplo, usar

linguagem C/C++ ou ferramentas como Matlab/Simulink, sendo que, em todos esses

casos, o usuário necessita ter conhecimento de programação relativamente avançado.

No entanto, foi desenvolvida uma ferramenta facilitadora dentro do simulador PSIM

chamada SimCoder. Nele é possível gerar automaticamente o código para o DSP TI

F28335 e, portanto, este foi escolhido para realizar as simulações do projeto. Após a

52

geração do código pelo SimCoder, este é exportado para o Code Composer Studio,

onde o projeto é compilado e rodado no DSP.

Para que se possa usufruir desta funcionalidade, será utilizado o DSP TMS320F28335,

ilustrado na Figura 40, que possui diversos periféricos como, por exemplo, canais PWM,

conversor analógico-digital, pinos I/O de entrada e saída, entre outros. Para integrar a

placa com o software de desenvolvimento é utilizado o emulador USB mostrado na

Figura 41.

Figura 40: DSP TMS320F28335

Figura 41: Emulador USB da Recriar Tecnologias

53

4.3.2 Geração do Código no PSIM

O SimCoder é um módulo do PSIM onde um código em C genérico é gerado

automaticamente, após a simulação do circuito esquemático. Além disso, se for utilizado

o DSP de ponto flutuante TI F28335 da Texas Instruments, o SimCoder gera um código

pronto para rodar no DSP, sem nenhuma necessidade de alteração.

Todos as informações postas em evidência podem ser vistas, em mais detalhes em [15].

Abaixo, segue o passo-a-passo de como gerar o código no PSIM, compilá-lo, abri-lo no

Code Composer Studio e rodá-lo no DSP.

1. Ao montar o projeto, adicione os componentes usados na geração do código, como

DSP Clock e Hardware Configuration, mostrados na Figura 42, que podem ser

encontrados em Elements → SimCoder → TI F28335 Target, como mostrado na

Figura 43.

Figura 42: Componentes usados para geração do código

Figura 43: Como importar os componentes usados para geração do código

54

2. Com o circuito pronto, antes de fazer a simulação, deve-se configurar o projeto para

funcionar no Code Composer Studio. Isto é feito no Simulation Control, escolhendo-

se o elemento e a configuração em Hardware Target. Neste caso, o elemento

utilizado é o TI F28335. Os tipos de configurações estão listados abaixo:

• “RAM Debug”: Compilar o código no modo “debug” e rodá-lo na memória RAM;

• “RAM Release”: Compilar o código no modo “release” e rodá-lo na memória

RAM;

• “Flash Release”: Compilar o código no modo “release” e rodá-lo na memória

Flash;

• “Flash RAM Release”: Compilar o código no modo “release” e rodá-lo na

memória RAM.

Será utilizado o modo “Ram Debug”, como mostra a configuração da Figura 44. O

código só é gerado se o controle estiver na forma discreta, não na forma contínua.

Frequentemente, a primeira simulação é feita na forma contínua e só então

convertido para a discreta.

Figura 44: Configuração do Simulation Control

55

3. Depois de simular o circuito na forma discreta, o código pode ser gerado em

Simulate → Generate Code e aparecerá numa janela aberta automaticamente.

Como ilustrado na Figura 45. O PSIM também gera uma pasta com todos os

arquivos necessários para rodar o projeto no Code Composer Studio.

Figura 45: Exibição do código gerado

4. Com a pasta do código criada no mesmo local do arquivo do projeto, como mostrado

na Figura 46, siga o passo-a-passo descrito na seção seguinte para compilar o

código e rodá-lo no DSP.

Figura 46: Criação da pasta com o código gerado

56

4.3.3 Utilização do Code Composer 5

O objetivo é compilar, carregar e, em seguida, rodar um programa no microprocessador

e observar os sinais gerados. Para isso, deve-se estabelecer a comunicação entre

software de desenvolvimento e o microprocessador. Segue abaixo o passo-a-passo

para realizar esta comunicação.

1. Ao abrir o Code Composer Studio 5, a tela apresentada será como da Figura 47.

Figura 47: Tela inicial do Code Composer Studio

2. Importar o projeto para convertê-lo, já que o código gerado pelo PSIM não é de

formato compatível com o Code Composer Studio 5. Este processo é ilustrado na

Figura 48.

Figura 48: Passo 1 para importação do arquivo de código

57

3. Selecionar Legacy CCSv3.3 Project , como na Figura 49 e clique em Next.

Figura 49: Passo 2 para importação do arquivo de código

4. Selecionar o arquivo .pjt do projeto que se deseja compilar, como na Figura 50. E

depois clique em Finish na tela da Figura 51.

Figura 50: Passo 3 para importação do arquivo de código

58

Figura 51: Passo 4 para importação do arquivo de código

5. Para abrir o projeto, basta dar dois cliques rápidos no arquivo .c ou .pjt , como na

Figura 52. Neste momento, o DSP já deve estar conectado ao computador.

Figura 52: Passo para abrir o projeto

59

6. Para fazer a conexão com o DSP, deve-se configurá-lo em New Target Configuration . Para isso, clique em Target Configuration , como mostrado na Figura 53, e em New Target Configuration , como mostrado na Figura 54.

Figura 53: Passo 1 para configurar o DSP

Figura 54: Passo 2 para configurar o DSP

60

7. Nomeie a configuração do DSP, como na Figura 55

Figura 55: Passo 3 para configurar o DSP

8. Na parte inferior da tela referente ao DSP que está sendo configurado, existem as

abas Basic, Advanced e Source. Em Basic, selecione na lista de Connection a

opção Texas Instruments XDS100v2 USB Emulator , como mostrado na Figura 56.

Figura 56: Passo 4 para configurar o DSP

9. Após selecionar o emulador, selecione o tipo do DSP em Board or Devices escolha

o DSP que será usado, o Experimenter’s Kit – Delfino F28335 como na

10. Figura 57. Finalize a configuração clicando em save.

61

Figura 57: Passo 5 para configurar o DSP

11. Finalizando a configuração, clique em Debug (Figura 58) ou no atalho do teclado

F11.

Figura 58: Passo 1 para rodar o código

62

12. Caso nenhum erro seja encontrado pelo programa, agora o código deve ser rodado

no DSP em Run como na Figura 59.

Figura 59: Passo 2 para rodar o código

13. Neste momento, o programa já está rodando o código no DSP e a interface fica

como na Figura 60.

Figura 60: Interface final do Code Composer Studio

63

4.3 Testes Realizados em Bancada

Visando validar a teoria apresentada anteriormente, iniciaram-se testes em bancada

com o conversor desenvolvido pela Recriar Tecnologias, encontrado no Laboratório de

Eletrônica de Potência. Inicialmente, o intuito do projeto seria realizar os experimentos

na bancada didática, mas, por problemas técnicos relacionados às conexões da mesma,

a realização de testes preliminares foi impossibilitada. Realizando os devidos ajustes,

esta bancada didática pode ser utilizada futuramente, por isso, seu detalhamento é

encontrado no Apêndice A.

4.3.1 Bancada Eletrônica

Para o melhor entendimento da montagem da bancada experimental, na Figura 61 é

apresentado um esquema de blocos simplificado que ilustra as conexões do conversor.

Figura 61: Esquema de montagem da bancada eletrônica

Na Figura 62 é ilustrado o esquema da disposição dos elementos do conversor cujas

ligações respeitam o esquema de cores da Figura 61. Na Figura 63 a foto da bancada

facilita a identificação de cada elemento, devidamente numerados em função da Figura

62.

64

Nesse esquema da Figura 62, temos a entrada das tensões trifásicas através de um

disjuntor trifásico que é ligado ao barramento, neste ponto são coletados os dois sinais

de tensão de linha. O barramento é ligado ao capacitor do filtro LC, que, como já

mencionado, é composto por um banco capacitivo de 10µF conectado em Y e um banco

de indutores trifásico de 2mH. Do indutor, temos uma ligação para o conversor, onde

são realizadas as três medições de corrente.

Todas as medições são enviadas para o DSP, onde o código é rodado, que envia os

pulsos de chaveamento para o conversor. Por fim, temos o ponto de alimentação CC.

No lado da pré-carga, temos a alimentação auxiliar que é ligada à fonte e ao disjuntor

monofásico. O sistema de proteção, composto pelo relé e pelo diodo também são

alimentados nesta parte da bancada.

Figura 62: Esquema da disposição da bancada eletrônica

Figura 63: Foto da bancada eletrônica

65

Como mencionado, a bancada é composta por um sensor de tensão para o elo CC, dois

sensores de tensão para as tensões linha-linha e três sensores de corrente para as

correntes de fase. A seguir, são descritos todos os sensores acoplados ao conversor,

juntamente com seus ganhos e suas respectivas entradas analógicas no DSP TI

F28335. Também são evidenciadas as saídas do bloco PWM trifásico F28335.

4.3.1.1 Medição de tensão CA

No conversor são medidas 2 tensões de linha, Vab e Vbc. A medição é feita em três

estágios:

• Isolador por alta impedância → G1 = (100. 10®)/(4. 10¯)

• Atenuador → G2 = (1,5. 10®)/(10. 10®)

• Soma de nível CC para condicionamento à faixa de 0 a 3 V do ADC → Offset ≈ 1,5V

Ganho do sensor de tensão CA:

²³´µ = ²¶· ∗ , «ª + , ª

Canais AD

²¸¹ → »«

²¹¼ → »½

4.3.1.2 Medição de Tensão no elo CC

A medição de Vcc é feita com o sensor LEM LV20-P, em dois estágios:

• É utilizada a resistência de entrada igual a 50e3 e a resistência de medição igual a

120R → G1 = (120)(2,5)/(50. 10®)

• Segundo ganho → G2 = 1,25

Ganho do sensor de tensão CC:

²³´µ = ²¶· ∗ , ª

66

Canais AD

²¾¾ → »ª

4.3.1.3 Medição de Corrente CA

São utilizados três sensores CEM HXS20-NP para a medição das correntes trifásicas,

separada em duas etapas:

• Ganho do Sensor → G1 = 0.625/20

• A saída do sensor possui um nível CC com uma referência interna de 2,50V (ver

manual do sensor para maiores detalhes). É utilizado um amplificador diferencial

com ganho unitário, a fim de eliminar este nível CC, então é somado o nível CC de

1,50V. → Offset ≈ 1,5V

Ganho do sensor de tensão CC:

¿³´µ = ¿¶· ∗ , «« + , ª

Canais AD

¿¸ → »

¿¹ → »

¿¼ → »«

4.3.1.4 Sinais do PWM

Deve-se atentar para o fato dos sinais de saída do bloco PWM trifásico F28335 estarem

na sequência invertida, ou seja, o par PWM1 comandam os IGBTs da fase C e os sinais

do par PWM3 comandam os IGBTs da fase A.

À ÁÂû − ĸÅÆ ¾ ÇÈÁÁÂÃÉ − ĸÅÆ ¾ ÉÈÇ

À ÁÂû − ĸÅÆ É ÇÈÁÁÂÃÉ − ĸÅÆ É ÉÈÇ

67

À ÁÂë» − ĸÅÆ » ÇÈÁÁÂÃ«É − ĸÅÆ » ÉÈÇ

4.3.2 Resultados Experimentais

Todas as coletas das formas de onda foram feitas através do Code Composer Studio.

O tamanho da amostra foi definido como 666 pontos e o time step como 50µs.

4.3.2.1 Teste Verificação Ganhos de Medidores

O primeiro teste que deve ser feito é a confirmação dos ganhos dos sensores de

medição que estão acoplados ao conversor da Recriar Tecnologias. Para isso, foram

aplicados 30V à alimentação CC e conectada uma carga L de 5mH, em configuração Y,

que caracteriza uma corrente trifásica de pico na carga de aproximadamente 5,3A.

A leitura do sensor de medição de tensão CC é mostrada na Figura 64. Notamos que o

valor médio das oscilações (0,2313V) caracteriza um ganho de GÊËË = 0,2313 30 =0,007711.

Figura 64: Leitura de tensão CC

A leitura do sensor de medição de corrente na carga trifásica é mostrada na Figura 65.

Devido às oscilações presentes nas formas de onda, foram utilizados os valores RMS

68

das senoides para o cálculo experimental do ganho. O ganho para os sensores de cada

uma das fase é dado por:

GÌÍ 0,1217 5,3/√2Î 0,0325

GÌÏ 0,1196 5,3/√2Î 0,0319

GÌË 0,1214 5,3/√2Î 0,0324

Figura 65: Leitura de corrente na carga trifásica

A leitura do sensor de tensão trifásica não pode ser coletada devido a problemas

técnicos em relação ao mau contato das conexões do drive, que converte o sinal

analógico em digital. Como consequência, os sinais de tensão CA lidos através do Code

Composer eram inconsistentes. Veremos mais à frente que este problema impossibilitou

a implementação do código do presente trabalho, por demandar leituras digitais

confiáveis das tensões CA.

69

4.3.2.2 Teste Código de Proteção

A segunda etapa experimental é o teste do código de proteção. Por simplicidade, foi

utilizado um sistema com controle em malha aberta e com carga RL conectada em Y,

composta por um indutor de 5mH e um banco resistivo de 14Ω.

Para o teste de sobretensão, foi definida uma tensão máxima de 30V. A tensão de

alimentação foi aumentada paulatinamente até que o erro retornasse valor igual a 2

(referente à falta por sobretensão) e o chaveamento fosse interrompido. Quando a

tensão foi reduzida para um valor inferior ao limite máximo e o acionamento por degrau

de descida foi imposto, o chaveamento foi normalizado, como o esperado.

Para o teste de sobrecorrente instantânea, a carga RL foi substituída por uma carga L

conectada em Y, composta por indutores de 5mH, uma vez que, com a primeira carga,

não era possível alcançar um nível de corrente elevado o suficiente para acionar o

bloqueio do PWM sem que a proteção por sobretensão fosse acionada. Foi definido um

valor de pico máximo, em módulo, de 6A (respeitando a especificação do indutor

utilizado de corrente máxima igual a 5ARMS). De forma análoga ao teste anterior, a

tensão de alimentação foi aumentada até que o erro retornou valor igual a 1 (referente

à falta por sobrecorrente) e o chaveamento foi interrompido. Novamente, reduzindo o

valor da tensão de alimentação e realizando o acionamento por degrau de descida, o

PWM voltou a operar normalmente.

Para o caso da falta por sobrecorrente temporizada, não foi realizado nenhum teste em

bancada visto que este terceiro caso de proteção funciona apenas como uma segurança

extra e tem funcionamento análogo ao caso da falta por sobrecorrente instantânea,

como observado nos testes em simulação.

4.3.2.3 Teste PLL

A próxima etapa de teste é o funcionamento do bloco PLL implementado no controle.

Como já explicado anteriormente, é necessário verificar se o mesmo rastreia o sinal

dado como referência, provendo um ângulo θPLL com frequência igual à da referência

(60Hz) e uma frequência ωPLL próxima à 377rad/s.

Neste ponto, como mencionado anteriormente, foram identificados problemas

referentes aos sensores de tensão CA, presentes no conversor, quanto a confiabilidade

dos sinais digitais. Então, para que o teste de rastreamento do PLL fosse possível, foram

70

realizados dois experimentos, um em que as tensões αβ eram consideradas como

referência para o PLL e outro em que as tensões eram substituídas pelas correntes em

αβ. Foi concluído, contudo, que os resultados para os dois testes foram semelhantes

nos instantes em que os sinais de tensão CA eram enviados de forma consistente para

o Code Composer.

Na Figura 66 são ilustrados os sinais das correntes αβ utilizadas como referência para

o PLL. A partir das formas de onda apresentadas, é possível ratificar que os medidores

de corrente operam corretamente, enviando um sinal estável e pouco ruidoso para o

DSP.

Figura 66: Sinais de corrente em αβ

Os sinais de ângulo gerado pelo bloco do PLL e a sua entrada de referência iα são

apresentados na Figura 67. Notamos, mais uma vez, que o PLL rastreia corretamente

a sua entrada de referência, exibindo uma forma de onda semelhante a encontrada em

simulação.

A leitura para a frequência angular do bloco PLL é mostrada na Figura 68. Nesta, temos

uma frequência ωPLL oscilando próxima de 377rad/s, sendo consistente com os

resultados de simulação.

71

Figura 67: Sinal do ângulo gerado pelo PLL e a variável de referência iα

Figura 68: Sinal da frequência gerado pelo PLL

4.3.2.4 Teste Malha de Controle com Realimentação

O controle em malha fechada do presente trabalho, como já posto em evidência

anteriormente, utiliza as medições de corrente trifásica, tensão trifásica e tensão CC

como realimentação para que o controle funcione corretamente.

Devido aos problemas encontrados nas conexões do drive, que converte as medidas

analógicas em sinais digitais para serem enviados para o controle, não foi possível

coletar amostras de medição das tensões trifásicas com uma confiabilidade aceitável,

72

através da plataforma digital. Desta forma, o teste relacionado à implementação do

controle em malha fechada teve suas realimentações comprometidas, o que

impossibilitou a execução desta etapa experimental, já que o controle não funcionaria

conforme projetado.

73

5 Conclusões

Devido à crescente necessidade de implementação e as diversas vantagens de uso, a

transmissão em corrente contínua em alta tensão é uma tecnologia que precisa ser

estudada e difundida para os estudantes de engenharia. Com o intuito de estudar uma

tecnologia diferente dos conversores CSC - Current Sourced Converter, que já são

vastamente utilizados, os conceitos relacionados aos conversores do tipo VSC, suas

vantagens, topologia e controle foram apresentados.

O esquema de controle utilizado neste trabalho engloba os conceitos de controle de

corrente e de controle de tensão. Utilizando os princípios da teoria das potências ativa

e reativa instantâneas, PLL, transformada de Clarke e de Park, em conjunto com o

devido dimensionamento dos controladores proporcionais e integrais, foi possível

implementar um controle de malha fechada robusto e eficiente para as exigências do

projeto.

Finalmente, foram feitas simulações no domínio do tempo do sistema HVDC-VSC no

software PSIM, que comprovaram a robustez do controle estudado. As simulações

possibilitaram os testes do código de proteção e do bloco PLL em bancada, que

apresentaram resultados satisfatórios e coerentes. Pela falta de confiabilidade na leitura

digital dos sensores de tensão CA disponíveis acoplados ao conversor utilizado, não foi

possível realizar testes com o controle em malha fechada projetado no presente

trabalho.

O trabalho proposto pode ser utilizado para fins didáticos com o objetivo de apresentar,

aos alunos de engenharia elétrica, uma visão prática desse tipo de tecnologia para

transmissão em corrente contínua. As estratégias de controle apresentadas, somadas

aos métodos de dimensionamento de componentes colocados em evidência poderão

servir como base para futuros projetos.

Como trabalhos futuros, pode-se citar a montagem do sistema HVDC-VSC completo,

englobando os dois conversores, para obtenção de resultados experimentais. Outra

possibilidade é o teste de novas configurações de sistemas HVDC, por exemplo, um

sistema multiterminal.

74

Referências

[1] Mohan, N., Underland, T. M., Robbins, W. P., Power Electronics: Converters,

Applications, and Design , 2 ed., Wiley, 1995.

[2] International Journal of Engineering Science and Innovative Technology (IJESIT),

Voltage Source Converter Based HVDC Transmission , Volume 1, Issue 1,

September 2012.

[3] M. Bahrman, B. Johnson, The ABCs of HVDC Transmission Technologies , IEEE

Power and Energy Magazine 2, 32-44, 2007.

[4] N. Flourentzou, V. G. Agelidis, G. D. Demetriades, VSC-Based HVDC Power

Transmission Systems:An Overview , IEEE TRANSACTIONS ON POWER

ELECTRONICS, VOL. 24, NO. 3, MARCH 2009.

[5] Akagi, H., Watanabe, E. H., Aredes, M., Instantaneous Power Theory and

Applications to Power Conditioning , Wiley - IEEE Press, 2007.

[6] Masoud Karimi-Ghartemani and M. Reza Iravani, A Nonlinear Adaptive Filter for

Online Signal Analysis in Power Systems: Applicatio ns , Senior Member, IEEE, 2002

[7] D. Costa. Jr., L. Rolim, and M. Aredes, Analysis and software implementation of

a robust synchronizing circuit pll circuit , ISIE 2003 - International Symposium on

Industrial Electronics, vol. 1, pp. 292–297, 2003

[8] Limongi, L., Bojoi, R., Pica, C., et al. Analysis and Comparison of Phase Locked

Loop Techniques for Grid Utility Applications ”. In: Power Conversion Conference -

Nagoya, 2007. PCC ’07, pp. 674–681, April 2007. doi: 10.1109/PCCON.2007.373038.

[9] Dugan, R. et al. Electrical Power Systems Quality . [S.l.]: McGraw-Hill Companies,

Incorporated, 2002. (McGraw-Hill Professional Engineering Series).

75

[10] Phipps, J. K. A transfer function approach to harmonic filter des ign . IEEE

Industry Applications Magazine, p. 68-82, mar./abr. 1997.

[11] International Journal of Emerging Technology and Advanced Engineering (IJETAE),

A Comparative Study of Three Phase 2-Level VSI with 3-Leveland 5-Level Diode

Clamped Multilevel Inverter , Volume 4, Issue 4, April 2014

[12] B. K. Bose, Power Electronics and AC Drives . Pearson Prentice Hall, 2006

[13] Yazdani, A., Iravani, R., Voltage-Sourced Converters in Power Systems:

Modeling, Control, and Applications , Wiley – IEEE Press, 2010

[14] Nise, N. S., Control Systems Engineering , 6 ed., John Wiley & Sons, 2011.

[15] PSIM. Disponível em: http://powersimtech.com/products/psim/. Acesso em: julho

2015

76

Apêndice A

Bancada Eletrônica do Laboratório

A bancada eletrônica que será utilizada para validação do projeto possui o mesmo

princípio de funcionamento de um protoboard, ou seja, trata-se de uma matriz de contato

que facilita a modelagem dos circuitos elétricos que, neste caso, são de potência. Além

da matriz de contato, a bancada eletrônica possui um circuito auxiliar para possibilitar a

alimentação do circuito de controle das chaves estáticas. A Figura 69 mostra a vista

frontal do painel da bancada.

Figura 69: Painel frontal da bancada eletrônica

A.1 Matriz de Contados

A Figura 70 mostra como são as conexões da matriz de contatos. Deve-se notar que os

contatos são dispostos em onze colunas na vertical e quatro linhas na horizontal. As

linhas e colunas não tem conexão elétrica entre si e nem com circuitos externos,

funcionando da mesma forma que um protoboard passivo.

77

Figura 70: Conexões elétricas da matriz de contatos

Cada componente é montado em uma pequena placa cujos contatos tem exatamente a

mesma distância de três colunas da matriz. Os principais componentes disponíveis no

laboratório são mostrados na Figura 71. A Figura 72 exemplifica como os componentes

podem ser montados na bancada eletrônica.

Figura 71: Componentes disponíveis para montagem na bancada eletrônica

78

Figura 72: Exemplificação da montagem dos componentes na bancada

A.2 Circuito Auxiliar

Para possibilitar os disparos das chaves estáticas de forma correta, a bancada

eletrônica possui um circuito auxiliar. Esse circuito tem como função adequar o sinal de

comando proveniente do microcontrolador (3.3V) ao circuito de disparo das chaves (5V)

e fornecer alimentação aos mesmos. Além disso a bancada vem equipada com o circuito

para gerar o tempo morto entre os sinais dos canais complementares, isso impede que

as chaves de um mesmo braço do conversor estejam conduzindo ao mesmo tempo,

como foi explicado anteriormente.

A.2.1 Fontes CC

A bancada eletrônica possui 4 níveis de tensão CC: 5V, 11V, 12V e 15V. Essas fontes

são de baixa potência e servem para alimentar circuitos de corrente externos. Por serem

de baixa potência, as fontes CC da bancada não podem ser utilizadas para alimentar os

circuitos de potência dos conversores, sob o risco de queimar a bancada eletrônica.

A.2.2 Fontes Isoladas

Além das fontes CC, a bancada possui 19 fontes isoladas. Essas fontes também são de

corrente contínua, mas não são isoladas umas das outras e servem para alimentar os

circuitos de disparos das chaves estáticas. Por serem isoladas, evitam curto circuitos

79

com o neutro da fonte de alimentação e, em alguns casos, com o terra da instalação.

Obviamente, as fontes isoladas também são de baixa potência e não devem ser

utilizadas para alimentação do circuito de potência dos conversores.

A.2.3 Canais de Disparo

A bancada eletrônica possui dois conjuntos de seis canais para disparos de chaves

estáticas. Os conjuntos são divididos em A e B, sendo cada conjunto composto por três

pares complementares de canais. Os pares de canais do conjunto A são A0-A1, A2-A3

e A4-A5. Enquanto que para o conjunto B, são B0-B1, B2-B3 e B4-B5.

A.2.4 Entrada dos Sinais de Disparo

A entrada de sinais foi projetada para sinais provenientes de microcontroladores, cuja

tensão de saída é em 3.3 V. Os sinais de comando são, então, ajustados para o nível

de tensão e potência para os disparos das chaves. O circuito de comando conta ainda

com uma lógica de bloqueio que impede que as chaves dos canais complementares

sejam acionadas ao mesmo tempo, o que evita eventuais curto circuitos do barramento

CC. Além disso, existe ainda um circuito para geração de tempo morto entre os sinais

de disparos de canais complementares.