Upload
luiz-paulo-oliveira
View
216
Download
0
Embed Size (px)
Citation preview
8/14/2019 Relatrio Projeto-Relgio-Sncrono
1/9
TECNOLOGIA EM MECATRNICA INDUSTRIALDISCIPLINA: ELETRNICA DIGITAL
PROFESSOR: EMILSON ROCHA
ALUNOS: LUIZ PAULO OLIVEIRABRUNO RAFAEL
PROJETO RELGIO DIGITAL SNCRONO DE 12 HORAS
1- Caractersticas do projeto: Relgio Digital no formado HH:MM:SS; Sncrono;
Somente com Flip-Flops JK (no permitido uso de CIs); 0 a 12 horas; Atravs de simulao pelo Digital Works; Usar decodificadores prontos; Displays de 7 segmentos.
2- Contadores:Para fazer o circuito dos contadores, usamos primeiramente a tabela verdade do
FF JK que diz os valores (0 ou 1) que devemos colocar na entrada para obter as sadas
especficas desejadas. Como exemplo, se queremos que a sada de um FF saia de 0 (Qa)
para 1 (Qf), basta que o J deste mesmo FF seja J=1 e o K pode ser de qualquer valor, ou
seja, irrelevante. A Tabela 02 mostra as condies de mudana (Qa QF) gerada a partir
da anlise da Tabela 01, que a tabela do FF JK mestre escravo, e os valores de J e K que
devem ser inseridos na entrada.
8/14/2019 Relatrio Projeto-Relgio-Sncrono
2/9
Tabela 1 - Tabela Verdade FF JK
J K Qf0 0 Qa0 1 0
1 0 11 1 /Qa
Tabela 2 - Relao dos estados de sada e as entrdas J e K
Qa Qf J K0 0 0 X0 1 1 X
1 0 X 11 1 X 0
2.1Contador de Dcadas:
Sabe-se que para fazer a parte unitria dos segundos e minutos dos displays so
necessrio contadores de dcada, ou seja, de 0 a 9. Ento para que isso fosse feito,
contadores de 4 bits so mais que suficientes, pois eles contam de 0 at 15.
Foi feito uma tabela com as respectivas sadas dos 4 bits do contador de dcada,
onde S0 o bit menos significativo e S3o mais significativo (MSB). A ordem da tabela
justamente a ordem que o contador de dcada deve obedecer, a ordem cronolgica
normal.
Quando um valor fica armazenado em S0, este multiplicado por 20; e se for em
S1, aquele multiplicado por 21. E assim por diante. Sendo que os valores resultantes
dessa multiplicao so somados e assim resultam no valor geral do contador. A tabela 3
est com a ordem desejada para o caso de 0 a 9.
Tabela 3 - Contador de Dcada (entradas necessrias para a ordem de 0 a 9)
S3 S2 S1 S0 J3 K3 J2 K2 J1 K1 J0 K0
0 0 0 0 0 X 0 X 0 X 1 X
0 0 0 1 0 X 0 X 1 X X 1
0 0 1 0 0 X 0 X X 0 1 X
0 0 1 1 0 X 1 X X 1 X 1
0 1 0 0 0 X X 0 0 X 1 X
0 1 0 10 X X 0 1 X X 1
0 1 1 0 0 X X 0 X 0 1 X
8/14/2019 Relatrio Projeto-Relgio-Sncrono
3/9
0 1 1 1 1 X X 1 X 1 X 1
1 0 0 0 X 0 0 X 0 X 1 X
1 0 0 1 X 1 0 X 0 X X 1
As entradas ento so determinadas para cada descida ou subida (depende se naentrada houver uma porta inversora ou no) de Clock. Para cada pulsao do Clock, tem-
se que definir quais entradas J e K devem ser estabelecidas para o nmero de baixo.
Para depois da 1 subida de Clock (1 linha da Tabela 3), S 3tem que passar do 0
e permanecer no 0, ento Qa3=0 e Qf3=0. A Tabela 2 auxiliou-nos que nessas condies,
J3deve ser igual a 0 e K3pode ter qualquer valor, ou seja, irrelevante (X).
A sada S2tambm deve permanecer no 0, igual a caso de S 3. Logo, as entradas
J2e K2so iguais a 0 e X, respectivamente.Para esta mesma subida do pulso de Clock, S1tambm deve ser igual aos casos
anteriores.
J em S0, Qa deve sair de 0 para o valor 1. Ento Qf=1 para este pulso de Clock.
A Tabela 2 usada para preencher todos os casos e neste, nos diz que J 0=1 e K0=X
satisfazem a mudana de sada do bit correspondente a S0. O valor total igual a 1, por
isso somente este bit alterado, pois saiu do 0 para o 1.
Todo o resto da tabela foi sendo preenchida dessa forma, sendo que a ultimalinha, ou seja, aps a 10 pulsao do Clock, os valores de S3a S0mudam para o estado
inicial (de 1001 para 0000) e nesta linha as entradas J e K das sadas so feitas
analogamente.
2.1.1Diagramas para simplificao do contador:
Para cada entrada de FF, fizemos um diagrama de Veitch Karnaugh para a
mxima simplificao do contador, obedecendo a ordem desejada para ele.Os diagramas deste primeiro tipo de contador usado no relgio podem ser
conferidos na Figura 1.
https://www.google.com.br/search?espv=210&es_sm=93&q=veitch+karnaugh&spell=1&sa=X&ei=pzJ9UvqVO7b94AO-t4GwBg&ved=0CCsQvwUoAAhttps://www.google.com.br/search?espv=210&es_sm=93&q=veitch+karnaugh&spell=1&sa=X&ei=pzJ9UvqVO7b94AO-t4GwBg&ved=0CCsQvwUoAA8/14/2019 Relatrio Projeto-Relgio-Sncrono
4/9
J3=S2S1S0
K3=S0J2=S1S0
K2=S1S0
J1=S0/S3
K1=S0
J0=1
K0=1
Os dados das tabelas foram colocados em um software (Karnaugh Map
Minimizer) que resolve automaticamente a simplificao dos diagramas, um por um,
bastando apenas preencher a tabela do programa como est na Tabela 3, entrada por
entrada. Logo foram oito mapas criados, como mostra a figura 1.
2.1.2Contador pronto:
O contador de dcada foi feito apenas ligando os pontos respectivos de acordo
com o resultado dos diagramas. A figura 2 mostra um printscream do contador feito no
Digital Works.
Figura 1 - Diagramas de Karnaugh
Figura 2 - Circuito montado no simulador digital
8/14/2019 Relatrio Projeto-Relgio-Sncrono
5/9
O Vcc representa o 1.
LEDs foram inseridos nas entradas para melhor visualizar a questo de qual
sada est sendo alta, antes de colocar devidamente o decodificador e o display.
2.2Contador sncrono de 0 a 5:
O contador sncrono de 0 a 5 importante para a parte das dezenas dos segundos
e minutos do relgio. Este contador mais simples pois s so necessrios 3 bits de sada
para contar em loop de 0 a 5.
A Tabela 4 mostra a ordem em que os bits devem mudar de acordo com a ordem
de pulsao do Clock e as entradas J e K necessrias para isso, analogamente como foi
com o contador de dcadas.
Tabela 4- Contador (entradas necessrias para a ordem de 0 a 5)
S2 S1 S0 J2 K2 J1 K1 J0 K0
0 0 0 0 X 0 X 1 X
0 0 1 0 X 1 X X 1
0 1 0 0 X X 0 1 X
0 1 1 1 X X 1 X 1
1 0 0 X 0 0 X 1 X
1 0 1 X 1 0 X X 1
2.2.1Diagramas de Veith Karnaugh para contador de 0 a 5:
J2 = S1 S0 K2= S0
J1 = S2 S0 K1 = S0
J0 = 1 K0= 1
8/14/2019 Relatrio Projeto-Relgio-Sncrono
6/9
2.2.2Circuito do contador pronto:
2.3Contador de 0 e 1:
O primeiro display s precisa, na verdade, contar de 0 a 1, pois ele s sernecessrio para as horas 10, 11 e 12, assumindo 1. E necessrio o 0 para o restante dacontagem das horas.
Usando apenas um FF tipo T e mantendo o valor 1 na entrada, a cada pulso deClock, o FF ir mudar seu estado sempre entre 0 e 1.
Ser decido quando este 0 e 1 entraro no display atravs de outras portas
lgicas.
3Montando a parte dos segundos:
Com os contadores prontos, apenas vamos montando os contadores a partir daparte do display que representa as unidades de segundo.
Junto s quatro sada do primeiro contador, coloca-se um decodificador BDCpara displays de 7 segmentos j pronto pelo programa em forma de circuito integrado. Na
sada do decodificador, encontram-se terminais para a conexo dos sete terminais dodisplay e a conexo segue conforme a figura 3.
Figura 3 - Decodificador e Display
8/14/2019 Relatrio Projeto-Relgio-Sncrono
7/9
Todos os displays seguem essa mesma lgica.
Junto com os Clocks comutados, coloca-se o gerador de pulso (clock) do
programa que pode ser variado de 1Hz at 50Hz. Apenas este primeiro contador que vai
receber o clock principal, os outros contadores apenas recebero um pulso na entrada
Clock quando a porta lgica permitir isso. Como o caso do segundo display que
pertence ao contador de 0 a 5. O pulso de clock que este contador vai receber, atravs
da sada de uma porta lgica AND de duas entradas. Estas entradas esto exatamente no
S0e no S3para fazer com que apenas quando o contador de dcada chegar em 9 (1001)
que a porta AND possibilitar apenas um pulso de clock no contador de 0 a 5. Em outras
palavras, a cada 9 dos display de segundos que o contador das dezenas de segundos vai
poder pulsar para somar mais um minuto depois da subida de clock permitida, no mesmo
momento em que o display das unidades de segundo zera.
4Montando a parte dos minutos:
A maneira que se monta a parte dos minutos praticamente idntica dossegundos, pois se trata dos mesmos contadores envolvidos.
Depois de fazer uma cpia exata do bloco dos segundos, pode-se colar logo allado. Ento os outros dois displays copiados funcionaram identicamente, porm,dependendo do pulso de clock do contador de 5 dos segundos. E quem dependediretamente dele o contador de dcada da parte dos minutos. Muito parecida com a
outra situao, coloca-se uma porta AND perto das sadas S0e S2e faz-se delas as duasentradas desta porta. A sada dela mandada diretamente para o Clock de entrada docontador de dcada dos minutos.
Assim est terminado a parte dos segundos e minutos.
5Montando a parte das horas:
A figura 4 mostra a parte das horas toda montada.
8/14/2019 Relatrio Projeto-Relgio-Sncrono
8/9
Figura 4 - Parte das horas no Digital Works
Sem dvidas que esta a parte mais difcil do projeto, pois alm de ter que
comear preferencialmente de 12:00:00hs que a forma mais comum de se encontrar em
relgios de 12 horas, o segundo display deve ter uma sequncia diferente da qual no d
para obt-la simplesmente usando o diagrama de Veith Karnaugh, pois usa-se repeties
e o loop no funciona.
Um jogo de portas lgicas necessrio. O pulso de que sai de S0 e S2 do
contador de 5 dos minutos vai para a entrada (evidentemente somente quando 5) de uma
porta AND (1) e sua sada vai para a entrada do Clock de todos os FF do contador, pois
obrigatoriamente so comutadas. Mas os Clears (4) do contador nem todos devem ser
comutados, para que numa rodada depois de 12h, a sada S0deste contador esteja livre
para contar a partir de 01h. Para isso, estes Clears esto conectados na sada de uma porta
OR (8). Duas entradas existem para esta porta poder passar o valor 1: A sada da porta
AND (3) e a sada de outra porta AND (2) de trs entradas.
A porta (2) tem suas entradas ligadas a S0e S1e o Q do FF isolado. Isso para
que impea o 13 aparecer no contador, pois envia um sinal 1 pela sada desta porta
quando todas estas entradas esto altas, levando assim o Clear a zerar todas menos a
primeiraas sadas do contador das horas (7) . Fazendo com que fique 01h, pois tambm
a sada da porta (2) est ligada no Clear do primeiro FF JK das horas para que zere
quando o outro display passar para 1.
Na teoria, a porta NOT (5) no deveria estar no circuito. Mas s pde funcionar
de forma satisfatria com ela. Acredita-se que por algum problema do programa isso
tenha acontecido, mas de qualquer forma, o que muda muito pouco em relao todalgica do sistema para fazer o pulso chegar at aquele FF. At porque as entradas, com ou
8/14/2019 Relatrio Projeto-Relgio-Sncrono
9/9
sem, portas NOT no Clock s alteram a questo de onde ocorrer a mudana de estado no
contador, pois da subida ou da descida do pulso.
Talvez devido falta de tempo, no foi possvel dar um jeito do Contador de
horas comear de 12h, pois ele tem seu estado inicial em 00h. Entretanto, a partir do
segundo ciclo, este erro no se repete mais, estabilizando assim as horas do relgio. Em
outras palavras, o relgio criado aqui s no funciona como deveria no primeiro meio-
dia, pois reseta em 00:00:00hs.