FUNDAÇÃO NOKIA DE ENSINO

LABORATÓRIO DE ELETRÔNICA DIGITAL

CIRCUITOS SEQUENCIAIS: LATCH E FLIP FLOPS

MANAUS-AM

01/08/2011

REBECA NUNES Nº: 29

2º ANO DE ELETRÔNICA

LABORATÓRIO DE ELETRÔNICA DIGITAL

CIRCUITOS SEQUENCIAIS: LATCH E FLIP FLOPS

Relatório apresentado à disciplina de

Eletrônica Digital, ministrada pelo professor

Aguiar para obtenção de nota parcial do 3º

bimestre.

MANAUS-AM

01/08/2011

2

SUMÁRIO

INTRODUÇÃO 4

FUNDAMENTAÇÃO TEÓRICA 5

METODOLOGIA 6

RESULTADOS 8

ANÁLISE DE RESULTADOS 10

CONCLUSÃO 11

BIBLIOGRAFIA E SITES 12

3

INTRODUÇÃO

Os circuitos sequenciais são aqueles que apresentam o estado de memória, de maneira

que as condições de entrada anteriores passam a ter efeito sobre as saídas atuais. Tais circuitos

são compostos por uma configuração de portas lógicas, conectadas de forma a armazenar

informação. Em laboratório, foi realizado um experimento que consistia na construção dos

circuitos sequenciais a partir de portas lógicas a fim de possibilitar a análise comportamental

destes circuitos.

4

FUNDAMENTAÇÃO TEÓRICA

CIRCUITOS SEQUENCIAIS

São aqueles cujas saídas não dependem exclusivamente das entradas, mas também do

estado do circuito. O estado corresponde aos bits armazenados nos elementos de memória

existentes nos circuitos seqüenciais, devido a esse estado de memória a mesma combinação

de entrada pode resultar em valores diferentes de saída.

LATCH

Latchs são elementos básicos que permitem armazenar um bit de informação a partir

dos quais se constroem os flip-flops. Eles são construídos com portas NAND, sendo chamado

R S, ou NOR, chamado RS, ocorrendo diferença no resultado obtido que seriam que no NOR,

R e S são ativos em ALTO ao invés de BAIXO, o estado de repouso é para R=S=0, Q é

colocado em nível ALTO para S em ALTO e em nível BAIXO para R em ALTO.

Os tipos de LATCH são:

LATCH RS cujas entradas são R e S, respectivamente, as quais limpam e setam a

saída Q, assim o resumo das operações passa a ser: para R=S=0 não há mudança no estado de

saída; para R=0 e S=1, Q=1; para R=1 e S=0; Q=0; R=S=1, essa situação tenta limpar e setar

o latch ao mesmo tempo, e produz Q=Q=1, se as entradas retornam a zero simultaneamente, o

resultado será imprevisível. Este tipo de latch pode ainda apresentar uma variável de controle

que permite controlar melhor o armazenamento de informação.

LATCH D possui uma entrada D e uma entrada de habilitação, enable. Seu

funcionamento é bem simples já que a saída Q é igual à entrada D, sendo por isso chamado de

“transparente”. A entrada de habilitação é semelhante ao clock dos flip flops, mas não

depende de transições. Quando a habilitação está em BAIXO não ocorre mudança, quando

está em ALTO, a entrada D passa a surtir efeito.

5

METODOLOGIA

Para a realização do experimento foi necessário o seguinte material: uma fonte de

tensão, a placa didática (matriz de contato), os CIs 7400 e 7402 e resistores de 330Ω. Antes da

construção dos circuitos propostos foi verificada a condição dos componentes, dos quais os

LEDs que não estavam em boas condições foram trocados, e houve consulta da pinagem dos

CIS utilizados nos Datasheets, para então se desenhar os projetos que se encontram a seguir:

Figura 1

Figura 2

6

Figura 3

Figura 4

A figura 1 refere-se ao tópico 2 do procedimento experimental, o qual requer a

montagem de um latch RS com portas NORs. A figura 2 ao tópico 3, a figura 3 ao tópico 4, e

a figura 4 ao tópico 5.

A sequência de montagem foi: depois de colocar o CI na placa, todos os pontos que

necessitavam ser conectados (segundo o projeto) o foram, em seguida foram acrescidos os

resistores e LEDs, os quais se conectam à terra. O ponto de terra e de Vcc são identificados, e

por fim, aplica-se a tensão.

7

RESULTADOS

Para o lacth RS assíncrono com portas NORs:

(estado proibido)

Para o latch RS assíncrono com portas NANDs:

(estado proibido)

Para o biestável tipo RS com controle:

(estado proibido)

8

S R Q Q

0 0 0 1

0 1 0 1

1 0 1 0

1 1 0 0

S R Q Q

0 0 0 1

0 1 0 1

1 0 1 0

1 1 1 1

Ck S R Q Q

0 0 0 0 1

0 0 1 0 1

0 1 0 0 1

0 1 1 0 1

1 0 0 0 1

1 0 1 0 1

1 1 0 1 0

1 1 1 1 1

Para o biestável tipo D:

Ck D Q Q

0 0 0 1

0 1 0 1

1 0 0 1

1 1 1 0

9

ANÁLISE DE RESULTADOS

Os dois primeiros circuitos apresentam o mesmo comportamento, diferindo apenas

quanto ao estado proibido, o que de certa forma contraria o assunto abordado em sala de aula.

Para o primeiro, construído com portas NOR, o estado proibido resultava em ambos os LEDs

apagados, sendo as entradas 1, a soma a ser complementada seria necessariamente 1, assim se

tem o resultado 00; já o segundo, com portas NAND, com ambos acesos, posto que sendo as

entradas 0, o produto a ser complementado será 0, o que resulta em 1. O comportamento tido

como igual é o estado de permanência em 00, Q=1 em 10 e Q=0 em 01, comportamento que

coincide com o previsto pela teoria para latch RS.

Os dois outros circuitos são síncronos, sendo ambos construídos a partir do latch tipo

RS, o que implicou, neste caso, em utilizar portas NAND. Em ambos, há entrada de controle

ou habilitação, quando esta é igual a zero não há mudança de estado, o que se mostra na

tabela através do resultado Q=0 eQ= 1, quando está em 1, observa-se mudança de estado,

sendo Q=D. A principal diferença percebida através dos resultados entre estes circuitos é a

ausência de estado proibido no biestável tipo D. Todos os circuitos apresentados são latch

posto que nenhum é controlado por transições, mas apenas por níveis lógicos.

O biestável tipo D síncrono tem como uma de suas aplicações transferência paralela de

dados, ou seja, mais de um dado é transferido ao mesmo tempo.

10

CONCLUSÃO

No processo de montagem, obtenção e análise dos resultados foi possível verificar as

diferenças principais dos circuitos utilizados, tais diferenças já foram abordadas

anteriormente.

A configuração utilizada para construir um latch define suas propriedades, tal

constatação foi obtida ao perceber-se que o segundo circuito, apesar de construído com portas

NAND, não se comportava como um R S e sim como RS. Isto é explicado pelo fato de as

entradas serem complementadas, tornando o que seria um latch R Sem um RS. A única

diferença que persistiu relacionada ao tipo de porta utilizada foi o resultado nas saídas para o

estado proibido.

Por fim, pode-se perceber as aplicações gerais dos latchs e, por conseqüência, dos FFs,

constituídos de latchs. As aplicações referem-se: ao armazenamento de dados, propriedade

verificada no estado de permanência, geralmente 00; transferência de dados, como exemplo

há o latch tipo D, que envia a entrada D para a saída Q; deslocamento serial de dados, quando

há a construção de registradores, constituídos de flip flops; contagem e divisão de freqüência,

aplicação que surge em configurações cujas bases são essencialmente latchs também.

11

BIBLIOGRAFIA

TOCCI e WIDMER. Sistemas Digitais: Princípios e Aplicações. 7Y edição. Rio de

Janeiro:LTC, 2000.

12