Rganização de Computadores Melhorias de Desempenho com Pipelines Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de Desempenho

Organização de Computadoresrganização de Computadores

Melhorias de DesempenhoMelhorias de Desempenhocom com PipelinesPipelines

Capítulo 6 – Patterson & HennessyCapítulo 6 – Patterson & Hennessy

Prof. Fábio M. CostaInstituto de InformáticaUniversidade Federal de Goiás

Prof. Fábio M. Costa - Instituto de Informática - UFG Organização de Computadores2

Pipelining - Introdução Fatores que facilitam

– Todas as instruções com o mesmo tamanho– Poucos formatos de instruções– Operandos em memória aparecem apenas em loads e stores

Fatores que dificultam– Problemas estruturais: apenas uma memória– Problemas de controle: necessário considerar instruções de

desvio cuidadosamente– Problemas com os dados: uma instrução que depende da

instrução anterior

Exemplificar estas questões com um pipeline simples Considerar outras questões de projeto de pipelines em

processadores modernos– Tratamento de exceções– Melhoria de desempenho com execução fora de ordem, etc.


Pipelines – Idéia Geral


Estágios do pipeline do MIPS (simplificado)

1. Busca de instrução

2. Decodificação de instrução e busca de operandos em registradores

3. Execução (ALU)

4. Acesso à memória (leitura ou escrita)

5. Escrita de resultados (em registradores)


Pipeline de Instruções e Duração dos Ciclos de Relógio


Problemas com Desvios


Solução: Predição de Desvio (ou não)


Solução: Reordenação de Instruções


Dependências de Dados

Obs.: Instruções Tipo R


Dependências de dados envolvendo a memória


Caminho de Dados em Pipeline: Delimitação dos Estágios (partindo do caminho de dados monociclo)

Fig. 6.10


Execução de instruções em pipeline

Fig. 6.11


Versão em Pipeline do Caminho de Dados

Fig. 6.12


Execução da Instrução LW: Busca

Fig. 6.13a


Execução da Instrução LW: Decodificação e Leitura dos Registradores

Fig. 6.13b


Execução da Instrução LW: Execução

Fig. 6.14


Execução da Instrução LW: Acesso à Memória

Fig. 6.15a


Execução da Instrução LW: Escrita do Resultado no Registrador de Destino

Fig. 6.15b


Execução da Instrução SW: Execução

Fig. 6.16


Execução da Instrução SW: Acesso à Memória

Fig. 6.17a


Execução da Instrução SW: Escrita de Resultado

Fig. 6.17b


Algum problema com o Caminho de Dados para a Instrução LW???

Como passar o número do registrador onde ocorrerá a escrita do resultado (registrador de destino) para o último estágio do pipeline (estágio de escrita de resultado)?


Correção no Caminho de Dados para a Instrução LW

Fig. 6.18


Uso global do Caminho de Dados pela Instrução LW

Fig. 6.19


Visão do Pipeline na execução de múltiplas instruções

Fig. 6.21


Paralelismo entre os elementos funcionais do pipeline

Fig. 6.20


Execução de Instruções em Paralelo no Pipeline

Fig. 6.22a



Fig. 6.22b



Fig. 6.23a



Fig. 6.23b



Fig. 6.24a



Fig. 6.24b

Documents

Rganização de Computadores Melhorias de Desempenho com Pipelines Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de Desempenho