Upload
others
View
13
Download
0
Embed Size (px)
Citation preview
1. Publicação n9
INPE-4270 -RPE/549
2. Versão 3. Data
Julho_, 1987 5. Distribuição
C] Interna ED Externa C] Restrita 4. Origem Programa
DTL A6D2
6. Palavras chaves - selecionadas pelo(s) autor(es)
MULTIPLICADORES DE FREQUÊNCIA FET DE DUPLA PORIA FREQUENCY MULTIPLIERS DUAL GATE FET
7. C.D.U.: 621.374
r . 8. Titulo INPE -4270 -RPE/.549
MULTIPLICADOR DE 6 PARA 12 GHz USANDO GaAs FET DE DUPLA PORIA
10. Paginas: 14
11. Oltima pagina: 07
12. Revisada por
7eL4). Lúeio B. T. Cividanes
9. Autoria Edson Gusella Jr.
4 , Assinatura responsavel Pd:)9 /
13. Auterizada por
/ IA, Di etor Ge15,t.
14. Resumo/Notas
Este trabalho apresenta um método de projeto de multi-plicadores de freqUãncia que usa medidas realizadas em laboratório.As impedãncias ótimas para cada acesso foram determinadas com auxilio de sintonizadores (tunners) e, depois, medidas com Analisador de Redes Ve tonal. Usando esta técnica foi projetado um multiplicador de fri: qUe-neia de 6 para 12 GHz com o FET de GaAs de dupla porta NE463.
15.Observações
Trabalho submetido para apresentação no 59 Simpósio Brasileiro de Telecomunicaçc5esde 27.07 a 31.07.87 no Rio de Janeiro.
ABSTRACT
This work presents a design method for frequency multipliers using laboratory. measurements. The optimun impedánce for each access were determined with aid of tunners and then measured with a Vetorial Network Analyser.Wth this technique a frequency multiplier from 6 to 12 GHz has been designed using the dual gate FET NE463.
SUMÁRIO
Pãg.
LISTA DE FIGURAS iv
1.INTRODUÇÃO 1 2.DETERMINAÇÃO DAS IMPEDÃNCIAS DE CASAMENTO 2 3.DETERMINAÇÃO DAS REDES DE CASAMENTO 3 4.RESULTADO DAS MEDIDAS DO MULTIPLICADOR 5 5.BIBLIOGRAFIA 7
LISTA DE FIGURAS
1 - Diagrama dos equipamentos utilizados para determinação das impe- dãncias "ótimas para os tré's acessos
2 - Desenho do circuito do multiplicador projetado
3 - Curva do desempenho do multiplicador, potência de salda em 12GHz versus potência de entrada em 6 GHz
4 - Curva do desempenho do multiplicador, perda de retorno na entra-da versus potencia de entrada
5 - Tensões de polarização para as portas 1 e 2, Vgl e Vg2 respecti-vamente, versus potência de entrada, ajustadas para a máxima po-tência de salda
Pa g.
3
4
6
6
7
- v -
MULTIPLICADOR DE 6 PARA 12 GHz USANDO GaAs FET DE DUPLA PORTA
Edson Gusella Jr.
Instituto de Pesquisas Espaciais - IMPE
Caixa Postal 515,12201 -São Jose dos Campos-SP
RESUMO
Este trabalho apresenta um método de projeto de multipli-
cadores de frequencia que usa medidas realizadas em laboratõrio. As im-
pedáncias ótimas para cada acesso foram determinadas com auxilio de sin-
tonizadores (tunners) e, depois, medidas com Analisador de Redes Veto-
rial. Usando esta técnica foi projetado um multiplicador de frequencia
de 6 para 12 GHz com o FET de GaAs de dupla porta NE463.
1. INTRODUCÃO
Este trabalho foi desenvolvido em um estágio realizado no
"Communications Reseach Centre", no Canadá, no período de abril a outu-
bro de 1986. O objetivo foi desenvolver um método prático para projeto de
circuitos não-lineares como multiplicadores de frequencia.
O objetivo era projetar,a partir de medidas feitas em la-
boratOrio, um muItipl icador de frequencia de 6 GHz para 12 GHz, com nivel
de entrada de 12 dBm. Este circuito serviria como alternativa para um mul-
tiplicador com o FET NE67300 de porta simples existente no terminal Ohm
pus para comunicações com satélite nas faixas de 19,5 GHz e 28 GHz.
Gopinath[1] faz uma comparação de desempenho entre multi-
plicadores com o FET de porta dupla e simples, sendo o primeiro superior,
por ter um maior ganho intrinsico. Por esta razão, escolheu-se, entre os
FETs de dupla porta disponíveis no laboratOrio, o NE46300 paraa constru-
ção do multiplicador de frequências, que foi usado na configuração fonte
comum.
-2-
2. DETERMINAÇA0 DAS IMPEDANCIAS DE CASAMENTO
O projeto de multiplicadores com FET de dupla porta é
mais complexo que com os FETs de porta simples, pois os equipamentos
normalmente disponíveis em laborat6rio destinam-se ã caracterização de
dispositivos de dois acessos. Para contornar este problema a porta 2 do
FET foi terminada por uma impedãncia ajustável, que posteriormente se-
ria otimizada.
Como o NE46300 não 8 encapsulado, foi necessário cons-
truir um "jig" de testes para determinar as impedãncias 6timas para as
portas 1, 2 e dreno, que consistia em um "chip carrier" de kovar e em
três linhas de microfita de 50 Ohms em alumina.
A montagem utilizada para as medidas está apresentada
na Figura 1. O gerador foi ajustado para o valor nominal: 12 dBm, 6 GHz.
O ajuste dos sintonizadores (tunners) e da polarização foi feito de mo-
do iterativo até se conseguir a mãxima potência na segunda harmõnica
na saida. A seguir, foram medidas as impedáncias vistas pelos acessos
1, 2 e dreno do "jig" dos testes usando o Analisador de Redes Vetorial
automático 8409C da HP. Os comprimentos elétricos dos conectores e li-
nhas do "jig" foram corrigidos analiticamente usando-se o programa pa-
ra análise de circuitos SUPERCOMPACT.
Os méritos deste método consistem em: a) não realizar
medidas diretamente no dispositivo e sim nas redes de casamento, con-
tornando as limitações impostas pelo Analisador disponível que s6 era
capaz de trabalhar com pequenos sinais; b) caracterizar o FET nas con-
dições de operação e c) conhecer o desempenho do circuito.
50 OHMS h-- TUNNER 01
02
OIAS T TUNNER
3IAS T
50 OHMS LOAD
H.P.F.
6 GHz 12 dOm
EAST
TUNNER
POWER METER
Fig. 1 - Diagrama dos equipamentos utilizados para determinação
das impedãncias ótimas para os tres acessos.
3. DETERMINAM DAS REDES DE CASAMENTO
Conhecendo as impedãncias a serem vistas pelos três acessos
do FET, o praximo passo foi determinar redes que fornecessem estes valo-
res, o que foi feito com o auxilio do SUPERCOMPACT. Para as portas 1 e 2
foram usadas estruturas com dois tocos em aberto, separados incialmente
por um quarto de onda da freqüência da entrada. A porta 2 foi terminada
por uma carga de 50 Ohms, desacoplada com o capacitor "chip" de 6,8 pF.
No dreno foram usados dois tocos em aberto: um para casamento e outro de
80 Ohms com meio comprimento de onda na freqüãcia de saída para rejeição
da fundamental e terceira harm5nica. A estrutura da porta 1 foi otimizada
para apresentar a impedãncia determinada para esta porta em 6 GHz, a da
porta 2 foi otimizada para os valores determinados em 6 e 12 GHz e o dre-
no foi otimizado para a freqüência de saida, 12 GHz. Estas redes foram
realizadas em substrato do aluminia de espessura 0,050% cujos desenhos es
tão na Figura 2.
—W2-11:11 PORTA 2
CD CD
DRENO .
6.8pF
- 4 -
Construido o primeiro protótipo, observou-se que a impe-
dãncia apresentada ã porta 2 tinha grande discrepância com relação ao
valor projetado. Verificada a causa, constatou-se que havia uma resso-
nância causada pelo capacitor de dasacoplamento e o trecho de linha usa
do para aterramento, feito pela borda da placa, cujo comprimento, a prin-
cipio, foi considerado desprezivel. Este problema foi solucionado furan-
do a alumina para fornecer um caminho mais curto entre o capacitor e a
terra e colocando pedaços de absorvedor sobre a linha. Os valores dos
coeficientes de reflexão destas redes estão na tabela 1, a qual mostra
os valores usados para projetar as redes, os obtidos pela simulação des
tas usando o SUPERCOMPACT e os valores medidos usando o Analisador de
Redes.
Fig. 2 - Desenho do circuito do multiplicador projetado
- 5 -
TABELA 1
COEFICIENTES DE REFLEXÃO DAS REDES VISTAS PELOS ACESSOS DO NE46300.
ACESSO VALOR DE ACESSO
VALOR MEDIDO
VALOR CALCULADO (SUPERCOMPACT)
PORTA 1 6 GHz 0,74 L 95 0,80 L 95 0,86 L 94,8 DRENO 12 GHz 0,54 i_ 109 0,53 L 131 0,57 L 107 PORTA 2 6 GHz 0,197 L 162 0,34 L 138* 0,225 L 145
12 GHZ 0,60 L -112 0,55 L -136* 0,584 L -111
* Indicam valores medidos apôs os ajustes da rede
4. RESULTADO DAS MEDIDAS DO MULTIPLICADOR
Os resultados das medidas doscircuitos estão expressos
nas Figuras 3 e 4. Para levantamento destas curvas, as tensões de pola-
rização nas portas 1 e 2 foram ajustadas para a máxima potência de sal-
da. Estes valores estão mostrados na Figura 5.
Comparando estes resultados com o do multiplicador fei-
to com o NE67300, com O dB de conversão para a potência nominal de en-
trada, constatou-se que seu desempenho era inferior. Analisando os dois
dispositivos viu-se que os pressupostos que Gopinath [1] usou não foram
verificados: o NE673 tem porta de 0,3 micra,f-max de 100 GHz e ponto de
compressão de 1 dBem 12 GHz de 14,5dBm, ao passo que o NE463 tem porta
de 1,0 micron e f-max de 45 GHz . Assim, embora sendo um FET de porta
simples, o NE673 apresenta características superiores ãs do NE463, o que
justifica a diferença de desempenho.
-4
-9
-12
-z o 2 4
6
Pt
dei
a
4
2
inn cr.a
-2 4 e 12
Fig. 3 -Curva de desempenho do multiplicador, potência de saida em
12 GHz versus potência de entrada em 6 GHz.
Fig 4 - Curva de desempenho do multiplicador, perda de retorno na
entrada versus potência de entrada.
o
-52
-.4
.I.
AI..
••■••
-.e
-se
-2
Pin OU
k I I
-2 a a 4 e . e 10 12
.2 VOL.784,---1---1
Vg2
Vg1
7 -
Fig. 5 - Tensões de polarização para as portas 1 e 2, Vg1 e Vg2
respectivamente, versus potência de entrada, ajustadas
para a mãxima potência de saída.
5. BIBLIOGRAFIA
[1] GOPINATH, A.; 5E05, A. J.; RANKIN, J. B.; Comparison of Single-
and Dual- Gate FET Frequency Doublers. IEEE Transaction on
MTT, Vol. MTT-30, N 6, June 1982, p. 919-920.