1

Memórias 1

EE610 Eletrônica Digital IProf. Fabiano FruettEmail: fabiano@dsif.fee.unicamp.br

3_bMemórias Semicondutoras

2. Semestre de 2007

Memórias 2

Circuitos Integrados DigitaisMemórias Semicondutoras

• Classificação• Arquitetura• Células de memória

– RAM– ROM– Circuitos periféricos

2

Memórias 3

Classificação das Memórias Semicondutoras

RWM - Memória de escrita e leituraROM – Memória apenas de leituraRAM – Memória de acesso aleatório

RWM RAM Seqüencial

ROM

SRAM DRAM

FIFO LIFO

Shift register

ROM fixa PROM

EPROM EEPROM

Memórias 4

RWM - Memória de escrita e leituraRAM – Memória de acesso aleatório: Tempo de escrita e leitura independem da

localização física da informação. Memória volátil.SRAM – RAM estática: Utilizam flip-flops como células. Retêm o dado

indefinidamenteDRAM – RAM dinâmica: Utilizam capacitores como células.Área de célula

reduzida. Circuito de leitura e escrita relativamente complexo. Necessitam regeneração periódica (refresh).

Memória de acesso não aleatório (memórias seqüenciais/seriais): As informações são disponíveis em uma ordem predeterminada. Tempo de acesso depende do número de endereços interpostos entre a localização acessada no presente e a localização à qual se deseja acesso (são relativamente lentas). Apresentam a vantagem de serem mais econômicas que as RAM.FIFO – First In First Out: Primeira palavra a entrar é a primeira a sair

LIFO – Last In First Out: Última palavra a entrar é a primeira a sair (Pilhas de memória).

Registradores de deslocamento: Deslocamento de dados para direita/esquerda

3

Memórias 5

ROM – Memória apenas de leitura:Memória não volátil que contém dados fixos. Geralmente são de acesso aleatório. Alta velocidade.

ROM fixa: Os dados armazenados são determinados no momento de fabricação, de acordo com as especificações do usuário.

PROM – ROM programável: A ROM programável evita que se faça um projeto para cada ROM encomendada.

PROM programável por máscara: Utilizam a programação por máscara através da última camada de metalização.

PROM programável eletronicamente: Podem ser programáveis apenas uma vez pelo usuário através da queima de fusíveis de silício.

EPROM – ROM programável e apagável: Pode ser apagada e reprogramada quantas vezes o usuário quiser. Processo de apagamento e reprogramação relativamente lento. Necessidade de iluminação ultravioleta.

EEPROM – Rom programável e apagável eletricamente: Versátil!

Memórias 6

Organização da pastilha de memória RAM

Fig. 13.54

2M+N bits organizados como uma matriz de 2M linhas × 2N colunas

4

Memórias 7

Global Data Bus

RowAddress

ColumnAddress

BlockAddress

Block Selector GlobalAmplifier/Driver

I/O

ControlCircuitry

Advantages:1. Shorter wires within blocks2. Block address activates only 1 block => power savings

Partição da pastilha de memória por blocos

Vantagens:1. Comprimentos físicos das linhas diminuem => resposta transitória rápida2. Endereço do bloco ativa apenas um bloco por vez => economia de energia

Memórias 8

Temporização na pastilha de memória

• Tempo de acesso à memória (memory access time) é o tempo entre o inicio de uma operação de leitura e o surgimento do dado na saída.

• Tempo de ciclo de memória (memory cycle time) é o tempo mínimo permitido entre duas operações consecutivas de memória (geralmente leitura e escrita na mesma posição).

5

Memórias 9

A linha é uma rede distribuída que pode ser aproximada por um circuito consistindo de um

resistor e um capacitor.

Exemplo: A resistência de cada linha de palavra foi estimada como sendo 5 kΩ e a capacitância total entre a linha e o terra como sendo 2 pF. Obtenha o tempo para que a tensão na linha de palavras alcance VDD/2, assumindo que as linhas são alimentadas por uma tensão VDDfornecida por um inversor de baixa impedância.

Memórias 10

Células RAM

O objetivo principal do projetista é:1) Reduzir a área da célula 2) Reduzir a dissipação de potência por célula

6

Memórias 11

Célula de memória SRAM CMOS

Fig. 13.55

Memórias 12

VDD

GND

QQ

WL

BLBL

M1 M3

M4M2

M5 M6

Layout da célula de memória SRAM CMOS

7

Memórias 13

Operação de leitura

Fig. 13.55

10

Admitimos que inicialmente a célula armazena Q=1

0

Memórias 14

Operação de leitura

Fig. 13.55

10

As colunas B e B são pré-carregadas com uma tensão intermediária, normalmente VDD/2.

VDD/2 VDD/2

CBCB

8

Memórias 15

A linha de palavra é selecionada, carregando CB e descarregando CB.

Operação não destrutiva.

Operação de leitura

Fig. 13.55

10VDD/2 VDD/2

1

CBCB

∆V ≅ 0.2 V

Memórias 16

Partes relevantes do circuito de uma SRAM durante

a operação de leitura e quando a célula tem um “1” armazenado.

Fonte: Sedra

9

Memórias 17

Operação de escrita

Fig. 13.55

10

Admitimos que inicialmente a célula armazena Q=1

0

Memórias 18

Operação de escrita

Fig. 13.55

10

1 = VDD

0 VVDD

1 0

10

Memórias 19

Por que a componente do atraso de escrita é muito menor que a componente

correspondente da operação de leitura?

Isso ocorre porque na operação de escrita apenas uma pequena capacitância CQ(determinada pelo nó interno do flip-flop) precisa ser carregada ou descarregada. Enquanto na operação de leitura devemos carregar (ou descarregar) as capacitâncias muito maiores das linhas B e B.

Memórias 20

Célula de memória dinâmica

As DRAMs são normalmente 4 vezes mais densas que as SRAMs, por outro lado, DRAMs necessitam de circuitos de leitura e escrita mais elaborados e regeneração periódica (refresh).

Fonte: Sedra

11

Memórias 21

Variação da tensão na linha de bit

Lei da conservação de cargas:

1 armazenado na célula resulta em um pequeno incremento positivo na linha de bit.0 armazenado resulta em um pequeno incremento negativo.

O Processo de leitura da RAM dinâmica é destrutivo, já que a tensão sobre CS não será mais (VDD-Vt) ou 0.

Memórias 22

Operação de leitura

A variação na tensão de linha de bit é detectadae amplificada pelo amplificador sensor.

O sinal amplificado é aplicado ao capacitor dearmazenamento, restaurando seu nível apropriado.

Todas as células na linha selecionada são restauradas.

Simultaneamente, o sinal na saída do amplificador sensor da coluna selecionada é levado a linha de dados de saída pela ação do decodificador de coluna.

12

Memórias 23

Operação de escritaO bit de dados que deve ser escrito é aplicado pelo decodificador de coluna à linha de bit selecionada.

Se o bit a ser armazenado é um 1, a tensão na linha de bit é elevada para VDD (CB é carregado com VDD).

Quando o transistor de acesso é ligado, seu capacitor CS é carregado até VDD-Vt.

Simultaneamente, todas as outras células da linha selecionada são restauradas.

Memórias 24

Circuitos periféricos

• Amplificador sensor

• Decodificador de endereços de linha

• Decodificador de endereços de coluna

13

Memórias 25Fig. 13.63

Decodificador de endereço de linha -decodificador de endereços NOR na forma de matriz

Linhas de palavras

Entradas

Memórias 26Fig. 13.63

Exemplo A: A0 = A1 = A2 = 0

1 0 1 0 1 0

1

0

0

0

0

14

Memórias 27Fig. 13.63

Exemplo B: A0 =1; A1 = A2 = 0

1 0 1 0 0 1

0

1

0

0

0

Memórias 28Fig. 13.64

Um decodificador de endereços de coluna

Implementado pela combinação de um decodificador NOR em um multiplexador com transistores de passagem.

15

Memórias 29Fig. 13.65

Decodificador de coluna em árvore

O caminho em destaque mostra os transistores que estão conduzindo quando A0=1, A1=0 e A2=1, que conecta a linha B5 a linha de dados.

Memórias 30

RWM seqüencial com CCD

Fonte: H. Taub and D. Schilling, Digital Integrated Electronics

16

Memórias 31

Transferência de carga

Memórias 32

Memória apenas de leitura (ROM)

• ROM fixa (referida apenas como ROM)

• ROM programável (programmable ROM– PROM)

• ROM programável e apagável (Erasable Programmable ROM – EPROM)

• ROM programável e apagável eletronicamente (EEPROM)

17

Memórias 33Fig. 13.66

ROM MOS fixa organizada com 8 palavras ×4 bits.

Decodificador de linha“ seletor”

Saída

Memórias 34

ROM programável por máscara (MROM)

• Uma das etapas finais do processo de fabricação consiste em depositar em toda a superfície da lâmina uma camada de alumínio e depois seletivamente (usando uma máscara), remover por corrosão o alumínio. Deixando o alumínio somente onde devem existir conexões.

• Dessa forma os MOSFETs são incluídos em todas as localizações dos bits, mas somente as portas daqueles transistores nos quais os zeros serão armazenados serão conectados às linhas de palavras.

• Dessa forma, todas a ROMs são fabricadas de modo similar; a diferença ocorre apenas durante as etapas finais de fabricação.

18

Memórias 35

ROMs programáveis

• PROMs podem ser programadas pelo usuário apenas uma vez.– Queima de fusível policristalino (processo irreversível)

• EPROMs podem ser apagadas e reprogramadasquantas vezes o usuário desejar.– Utilizam transistor NMOS de porta flutuante

Memórias 36

PROM

Fonte: R. Tocci and N. Widmer, Digital Systems

19

Memórias 37

PROMs

decoder

0

1

2

3

4

5

6

7

inputs

Programável por “quebra” de conexões

Memórias 38Fig. 13.67

Transistor de porta flutuante usado como célula EPROM

20

Memórias 39Fig. 13.68

Deslocamento na característica iD-vGS de um transistor de porta flutuante como resultado da

propagação

Com carga aprisionada na porta flutuante

Sem carga aprisionada na porta flutuante

Memórias 40Fig. 13.69

Transistor de porta flutuante durante a programação

21

Memórias 41

EPROM 2764

Ronald J. Tocci and Neal S. WidmerDigital Systems, Eighth Edition

Memórias 42

Comparação de memórias não voláteis

22

Memórias 43

Memória Flash

• Tipo de EEPROM • Programação feita através de tensões

elevadas, processo Fowler-Nordheim tunneling.

• As informações podem ser apagadas rapidamente (bulk)

Memórias 44

Memória Flash

http://computer.howstuffworks.com/flash-memory1.htm

23

Memórias 45

Memória Flash comercial

Memórias 46

Tecnologia MLC

• Multi-Level Cell propicia o armazenamento de múltiplos bits por célula através da programação do dispositivo de porta flutuante com múltiplos níveis de Vt.

24

Memórias 47

Exercícios

7) Exemplo 13.6 Sedra p. 1040; Operação dinâmica da célula CMOS SRAM

8) 13.21 Sedra p. 10449) 13.28 Sedra p. 1057; Estimativa dos vários

tempos de atrasos envolvidos na operação de uma ROM