광가입자망용 전송선로 손실 및 BER 테스트 모듈 관련 기술지원 · 2011. 12. 20. · - POF Test Coupling BER Test추후 개발 예정인 특성 기기 내에 광

광가입자망용 전송선로 손실 및광가입자망용 전송선로 손실 및광가입자망용 전송선로 손실 및광가입자망용 전송선로 손실 및

테스트 모듈 관련 기술지원테스트 모듈 관련 기술지원테스트 모듈 관련 기술지원테스트 모듈 관련 기술지원BERBERBERBER

2005. 07. 312005. 07. 312005. 07. 312005. 07. 31

지원기관지원기관지원기관지원기관 :::: 한국생산기술연구원한국생산기술연구원한국생산기술연구원한국생산기술연구원

지원기업지원기업지원기업지원기업 :::: 주주주주(((( 세미텔세미텔세미텔세미텔))))

산 업 자 원 부산 업 자 원 부산 업 자 원 부산 업 자 원 부

- 2 -

제 출 문제 출 문제 출 문제 출 문

산 업 자 원 부 장 관 귀 하산 업 자 원 부 장 관 귀 하산 업 자 원 부 장 관 귀 하산 업 자 원 부 장 관 귀 하

본 보고서를 광가입자망용 전송선로 손실 및 테스트 모듈 관련 기술지원 지“ BER ”(

원기간 과제의 기술지원성과보고서로 제출합니다: 2004 . 6. .~2005. 5.) .

2005. 7. .2005. 7. .2005. 7. .2005. 7. .

지원기관 한국생산기술연구원지원기관 한국생산기술연구원지원기관 한국생산기술연구원지원기관 한국생산기술연구원::::

김 기 협김 기 협김 기 협김 기 협

지원기업 주 세미텔지원기업 주 세미텔지원기업 주 세미텔지원기업 주 세미텔: ( ): ( ): ( ): ( )

이 병 문이 병 문이 병 문이 병 문

지원책임자 이 강 원지원책임자 이 강 원지원책임자 이 강 원지원책임자 이 강 원::::

참여연구원 김 승 택참여연구원 김 승 택참여연구원 김 승 택참여연구원 김 승 택::::

이 석 태이 석 태이 석 태이 석 태::::〃〃〃〃

- 3 -

기술지원성과 요약서기술지원성과 요약서기술지원성과 요약서기술지원성과 요약서

사업목표사업목표사업목표사업목표1.1.1.1.

광가입자망의 광선로 전송특성 분석을 위한 광손실 측정 및 테스트 모듈의Bit Rate

개발 기술 지원에 있어서 테스트용 레이저 다이오드 광원의 구동 및 제어 기술 디지, ,

털 광신호의 측정 및 신호 분석 기술 모듈의 제어를 위한 프로그램 기술 등을 지원하,

고자 한다.

기술지원내용 및 범위기술지원내용 및 범위기술지원내용 및 범위기술지원내용 및 범위2.2.2.2.

용 광원의 안정된 출력 제어 및 회로 구성 기술o Test

용 신호 생성 및 제어 기술o Test PRBS

레이저 다이오드의 고속 변조 기술o (>100MHz)

용 광원의 피측정 전송선로 광섬유와의 안정된 광 기술o Test Coupling

포토 다이오드 수신 회로 구성 기술o High Sensitivity

수신 광신호의 제거 및 증폭 기술 및 회로 구성o Noise

수신 디지털 광신호의 추출 회로 구성 기술o Cock

수신 광신호의 회로 및 관련 기술o High Speed Sampling

측정 디지털 광신호의 분석 기술 및 프로그램o Bit Error Rate

모듈의 시스템 제어를 위한 프로그램 기술o

- 4 -

지원실적지원실적지원실적지원실적3.3.3.3.

지원항목지원내용

비고기술지원 前 기술지원 後

용 광원의 안정된 출Test

력 제어 기술±0.01dB

안정화 성능 향상ㆍ

±0.005dB

고출력 SLED

안정화 적용

용 광원과 광섬유의Test

광 관련 기술coupling-

낮은 접속손실 성능 향상ㆍ

Loss < 0.2dB

용 신호의 생Test PRBS

성 및 제어 기술-

신호 생성 기술 확보PRBSㆍ

최대 231

까지 선택 가능-1

다양한

기능의 PRBS

용 레이저 다이오드Test

고속 기술Modulation40Mbps

고속 디지털 광신호ㆍ

기술 확보Modulation

1.25Gbps

목표대비

고속 구현

포토 다High Sensitivity

이오드 회로 기술-30dBm

낮은 광신호 측Noise Floorㆍ

정기술 확보

-55dBm

목표대비

향상15dB

수신 광신호의 제Noise

거 및 증폭 기술

12 bit

resolution

sampling

측정기술High Resolutionㆍ

및 기술 확보Control 16bit

resolution sampling

디지털 광신호의 Clock

추출 회로 구성 지원-

신호 추출기술 확보Clockㆍ

> 155MHz

수신 광신호의 High

기술Speed Sampling20MHz

기술 향상Samplingㆍ

500MHz

측정 디지털 광신호의 Bit

분석 기술Error Rate-

고속 측정 기술 확보BERㆍ

1.25Gbps

목표 대비

고속 구현

기술지원 성과 및 효과기술지원 성과 및 효과기술지원 성과 및 효과기술지원 성과 및 효과4.4.4.4.

해당기술 적용제품해당기술 적용제품해당기술 적용제품해당기술 적용제품1)1)1)1)

적용제품명 형 가입자망용 광전송선로 테스트 기기o : Handheld

모 델 명o : OPTOWARE H100

- 5 -

품질 및 가격품질 및 가격품질 및 가격품질 및 가격2)2)2)2)

구 분 경쟁 제품해당기술 적용제품

비 고지원전 지원후

경쟁제품 대비 품질Sunrise Telecom

Sunset OCx-

동등 수준 및 불필요한

기능을 제외한 제품 개발-

경쟁제품 대비 가격Sunrise Telecom

Sunset OCx-

원가절감으로 인한 가격

경쟁력 강화-

객관화 된 를 근거로 작성DATA※

원가절감 효과원가절감 효과원가절감 효과원가절감 효과3)3)3)3)

구 분 절 감 금 액 비 고

원부자재 절감 백만원 년/ ( %)

인건비 절감 백만원 년/ ( %)

계 백만원 년/ ( %)

공정개선 및 품질향상 등으로 인한 절감효과 반영※

적용제품 시장전망 매출성과적용제품 시장전망 매출성과적용제품 시장전망 매출성과적용제품 시장전망 매출성과4) ( )4) ( )4) ( )4) ( )

구 분 당해연도 매출 차년도 예상매출 전년대비 증가율 비고

내 수 백만원 년0 / 백만원 년3,832 / %

수 출 백만원 년0 / 백만원 년10 / %

계 백만원 년0 / 백만원 년3,842 / %

참고 적용제품 주요수출국 일본 중국 미국) 1. : , ,

작성당시 환율기준 원2. : 1$ = 1,036

- 6 -

수입대체효과수입대체효과수입대체효과수입대체효과5)5)5)5)

해당기술의 기술력 향상 효과해당기술의 기술력 향상 효과해당기술의 기술력 향상 효과해당기술의 기술력 향상 효과6)6)6)6)

광가입자용 전송선로 테스트 기기 블록별 기술 보유o Handheld Type

광가입자계 전송선로 광섬유의 광전송손실 측정 기술 보유-

최대 의 전송 통신용 전송선로의 테스트- 2.5Gbps Speed Bit Error Rate

광가입자계의 전개와 연관된 시장의 확장에 대비한 상용화 기술 확보-

지원기업의 기 개발제품의 성능개선 및 기능 추가 적용- Upgrade

지원기업의 기존 모듈 제품에 고속 기술 적용- LD driver l Modulation

지원기업의 모듈 제품의 안정된 광출력 회로 및 성능- Source Upgrade

기존 제품의 광 부분의 성능개선 및 안정화- Power Mointoring

지원기업의 추후 개발 예정제품 내에 지원기술 적용o

추후 개발 예정인 특성 기기 내에 광 및 기술 적용- POF Test Coupling BER Test

추후 개발 예정인 에 광출력 안정화 기술의 적용- SLED Source

기술적 파급효과기술적 파급효과기술적 파급효과기술적 파급효과7)7)7)7)

가입자용 광전송선로의 광손실 측정 및 특성 측정용 모듈o BER HandHeld Type

개발

기 개발제품 성능 로 인한 향상 및 개발 효율o (Fiber Test System) Upgrade Spec.

성 향상으로 공정 개선의 효과 기대

광가입자망용 광부품 및 전송시험 시스템 사용 제품화o

- 7 -

적용기술 인증 지적재산권 획득여부적용기술 인증 지적재산권 획득여부적용기술 인증 지적재산권 획득여부적용기술 인증 지적재산권 획득여부5. ,5. ,5. ,5. ,

규격 인증획득규격 인증획득규격 인증획득규격 인증획득1) ,1) ,1) ,1) ,

지적재산권지적재산권지적재산권지적재산권2)2)2)2)

- 8 -

세부지원실적세부지원실적세부지원실적세부지원실적6.6.6.6.

항 목지원

지수지 원 성 과

기술정보제공 건17

정보 제공 선로 손실 측정Gigabite Transceiver (1),

기술 정보 제공 관련 기술 정보 제공(1), PRBS (1),

관련 기술 정보 제공 설계 관련Jitter (1), LD Driver

기술 정보 제공 설계(1), DC-DC(5v-12v) Converter

관련 기술 정보 제공 생성 블록 설계 관련(1), PRBS

기술 정보 제공 신호 처리 기술 관(1), High Speed

련 정보 제공 설계 관련 정보(2), High Speed PCB

제공 측정 관련 정보 제공(3), PD Sensitivity (1),

관련 기술 정조 제공Clock and Data Recovery (2),

급 초고속 제작 유의 사항 정보 제공10Gbps PCB (1)

시제품제작 건

양산화개발 건

공정개선 건

품질향상 건5

광원 출력 안정화 의 고속(0.2dB 0.01dB), LD→

속도 향상 의Modulation (40Mbps 1.25Gbps ), PD→

향상Sensitivty (-30dBm 55dBm), High Speed→

기술Sampling (20MHz 500MHz), ADC Resolution→

증대(12bit 16bit)→

시험분석 건5

측정 및 데이터 제공 출SLED Optical Spectrum (2),

력 광파워 변화 장시간 테스트 결과 제공(1), PD

시험 및 테스트 결과 제공 고속Sensitivity (1),

결과 제공Sampling Test (1)

수출 및 해외바이어발굴 건

교육훈련 건2를 활용한 제작 및 외부LabWindows CVI GUI

기술 교육 실장 관련 기술 교육Interface , EDFA

기술마케팅 경영자문/ 건

정책자금알선 건3 적정과제정보제시 건(3 )

논문게재 및 학술발표 건

사업관리시스템

지원실적업로드 회수건

지원기업 방문회수 건43

기타 건2업무협력업체소개 고등광기술연구소 회 제품홍보( , 1 ),

기술거래소 회( , 1 )

상기 세부지원실적에 대한 세부내용 첨부※

- 9 -

종합의견종합의견종합의견종합의견7.7.7.7.

본 기술 지원과제를 통하여 광가입자망의 전개에 있어서 필수적인 광가입자 전송선로

의 손실 및 측정 장비를 개발하는데 있어서 요구되어지는 핵심기술인Bit Error Rate

광원 출력 안정화 기술 신호 생성 기술 고속 기술, PRBS , LD Modulation , PD

향상 관련 기술 측정 향상 관련 기술 신호 향Senitivity , Resolution , Sampling Rate

상 관련 기술 측정 관련 기술 등을 지원하고 제품화를 위한 각 기술의 통합과, BER

활용방향의 설정에 대한 기술을 지원하였다 지원 과정에 있어서 지원기업과의 연구.

및 개발의 효율성의 향상으로 지원하는 각 분야에서 목표 설정치 이상의 성과를 얻었

을 뿐만 아니라 과 측정 기술 분야에서는, PRBS Patten Ceneration BER

구동과 및 등에 있어서 국내 최Multi-channel BER Error Detection Error Counting

고 수준 이상의 회로 설계 및 운용 프로세서 기술을 축절 할 수 있었으며 특히, LD

고속 기술 분야에서는 관련 기술을 에 적용하여 국내Modulation SLED Source Driver

최초로 의 고출력 광대역 를 제품화 하는데 기여할155Mbps SLED Source Modulator

수 있었다 이러한 기술지원 성과에 따라 향후 본격적으로 전개될 광가입자망용 측정.

기기의 개발 일정의 단축과 세계적인 제품성능의 구현이 기대되어진다.

- 10 -

연구과제 세부과제 성과연구과제 세부과제 성과연구과제 세부과제 성과연구과제 세부과제 성과( )( )( )( )□□□□

과학기술 연구개발 성과과학기술 연구개발 성과과학기술 연구개발 성과과학기술 연구개발 성과1.1.1.1.

논문게재 성과논문게재 성과논문게재 성과논문게재 성과□□□□

사업화 성과사업화 성과사업화 성과사업화 성과2.2.2.2.

특허 성과특허 성과특허 성과특허 성과□□□□

출원된 특허의 경우출원된 특허의 경우출원된 특허의 경우출원된 특허의 경우oooo

등록된 특허의 경우등록된 특허의 경우등록된 특허의 경우등록된 특허의 경우oooo

- 11 -

사업화 현황사업화 현황사업화 현황사업화 현황□□□□

고용창출 효과고용창출 효과고용창출 효과고용창출 효과□□□□

- 12 -

세부지원실적 증빙 내용세부지원실적 증빙 내용세부지원실적 증빙 내용세부지원실적 증빙 내용□□□□

기술정보제공 건 부록의 참고 문서 목록 참조기술정보제공 건 부록의 참고 문서 목록 참조기술정보제공 건 부록의 참고 문서 목록 참조기술정보제공 건 부록의 참고 문서 목록 참조1. : 17 ( )1. : 17 ( )1. : 17 ( )1. : 17 ( )

NO. 일자 구체적 내용 증빙유무

1 04.0712 관련 기술 정보 제공Gigabit Transceiver 유 문서( 1)

2 ‥ 선로 손실 측정 기술 정보 제공 유 문서( 2)

3 04.07.29 관련 기술 정보 제공PRBS 유 문서( 3)

4 ‥ 관련 기술 정보 제공Jitter 유 문서( 4)

5 04.09.03 설계 관련 기술 정보 제공LD Driver 유 문서( 5)

6 04.09.09 설계 관련 기술 정보 제공FPGA 유 문서( 6)

7 04.09.24 관련 기술 정보 제공DC-DC Converter 유 문서( 7)

8 04.11.12 생성 블록 설계 관련 기술 정보 제공PRBS 유 문서( 8)

9 04.12.16 기술 정보 제공Highs Speed Interconnection 유 문서( 9)

10 ‥ 와 분석 기술 정보 제공Skew Jitter 유 문서( 10)

11 05.01.06 관련 배선 기술 정보 제공High Speed PCB 유 문서( 11)

12 ‥에서 관련 기술 정보High Speed PCB EMI / EMC

제공유 문서( 12)

13 05.01.07 전자 부품의 설계 관련 기술 정보 제공Pad 유 문서( 13)

14 05.02.23 관련 측정 방법 관련 기술 정보 제공PD Sensitivity 유 문서( 14)

15 05.03.23 관련 기술 정보 제공Data Recovery 유 문서( 15)

16 ‥외부 클럭이 없는 관련Clock and Data Recovery

기술 정보 제공유 문서( 16)

17 05.05.19급 제작시 유의사항10Gbps CML input type PCB

관련 기술 정보 제공유 문서( 17)

- 13 -

시제품 제작 건시제품 제작 건시제품 제작 건시제품 제작 건2. :2. :2. :2. :


시험분석 건시험분석 건시험분석 건시험분석 건3. : 53. : 53. : 53. : 5


1 04.09.09 측정 데이터 제공Optical Spectrum 유 본문 그림( 11)

2 04.09.24 장시간 출력 안정화 테스트 결과 제공LD 유 본문 그림( 8)

3 04.11.11 장시간 출력 안정화 테스트 결과 제공SLED 유 본문 그림( 12)

4 05.02.24측정 결과 제공PD Sensitivity

구조(Log Amplifier )유 본문 그림( 31)

5 05.03.25 고속 결과 제공Sampling Test 유 본문 그림( 36)

- 14 -

목 차목 차목 차목 차

제 장 서론제 장 서론제 장 서론제 장 서론1111

제 절 기술 지원의 필요성제 절 기술 지원의 필요성제 절 기술 지원의 필요성제 절 기술 지원의 필요성1111

제 절 기술 지원의 목표제 절 기술 지원의 목표제 절 기술 지원의 목표제 절 기술 지원의 목표2222

제 절 기술 지원 내용제 절 기술 지원 내용제 절 기술 지원 내용제 절 기술 지원 내용3333

제 장 본론제 장 본론제 장 본론제 장 본론2222

제 절 기술지원 성과제 절 기술지원 성과제 절 기술지원 성과제 절 기술지원 성과1111

광원 출력 안정화 기술 지원광원 출력 안정화 기술 지원광원 출력 안정화 기술 지원광원 출력 안정화 기술 지원1.1.1.1.

신호 생성 기술 지원신호 생성 기술 지원신호 생성 기술 지원신호 생성 기술 지원2. PRBS2. PRBS2. PRBS2. PRBS

고속 기술 지원고속 기술 지원고속 기술 지원고속 기술 지원3. LD Modulation3. LD Modulation3. LD Modulation3. LD Modulation

향상 관련 기술 지원향상 관련 기술 지원향상 관련 기술 지원향상 관련 기술 지원4. PD Sensitivity4. PD Sensitivity4. PD Sensitivity4. PD Sensitivity

측정 향상 관련 기술 지원측정 향상 관련 기술 지원측정 향상 관련 기술 지원측정 향상 관련 기술 지원5. Resolution5. Resolution5. Resolution5. Resolution

신호 향상 관련 기술 지원신호 향상 관련 기술 지원신호 향상 관련 기술 지원신호 향상 관련 기술 지원6. Sampling Rate6. Sampling Rate6. Sampling Rate6. Sampling Rate

측정 관련 기술 지원측정 관련 기술 지원측정 관련 기술 지원측정 관련 기술 지원7. BER Rate7. BER Rate7. BER Rate7. BER Rate

제 절 기술지원 수행제 절 기술지원 수행제 절 기술지원 수행제 절 기술지원 수행2222

추진 일정추진 일정추진 일정추진 일정1.1.1.1.

과제 수행 내역과제 수행 내역과제 수행 내역과제 수행 내역2.2.2.2.

제 장 결 론제 장 결 론제 장 결 론제 장 결 론3333

부 록부 록부 록부 록

기술 지원 일지기술 지원 일지기술 지원 일지기술 지원 일지◎◎◎◎

학회 세미나 전시회 요약 보고서학회 세미나 전시회 요약 보고서학회 세미나 전시회 요약 보고서학회 세미나 전시회 요약 보고서◎◎◎◎

기술 정보 제공 증빙 문서 목록기술 정보 제공 증빙 문서 목록기술 정보 제공 증빙 문서 목록기술 정보 제공 증빙 문서 목록◎◎◎◎

- 15 -

제 장 서 론제 장 서 론제 장 서 론제 장 서 론1111

제 절 기술지원의 필요성제 절 기술지원의 필요성제 절 기술지원의 필요성제 절 기술지원의 필요성1111

광통신 기술을 기반으로 가입자당 최소 급에서 까지 구현할 수 있o 100Mbps 1Gps

는 시장이 국내에서도 본격적으로 점화 될 것으로 예FTTH(Fiber To The Home)

상되고 이에 따라 시장이 초고속인터넷 및 차세대네트워크 망으로 새롭FTTH (NGN)

게 떠오르면서 기존 및 시장과 함께 초고속 인터넷 시장구도에 큰 변ADSL VDSL

화를 예고하고 있다.

는 광케이블을 서비스 이용자의 집까지 설치함으로써 방송과 통신을 아우르o FTTH

는 대용량 멀티미디어 서비스를 자유롭게 향유 할 수 있는 기술로 일반 가정에까지

광통신 기반의 초고속 멀티미디어 인프라를 구축하여 초고속인터넷 인(xDSL, HFC)

프라를 대체하는 차세대 통신 인프라로 부상하는 차세대 인프라 구축 방법이BcN

다.

는 모든 가정까지 광케이블을 연결해 방송 통신을 포함한 모든 서비스 하o FTTH , ,

나의 네트워크로 가능케 하는 것으로 본 기술의 보급을 위해서는 주택형 광가입자

전송장치의 개발 광분배 및 접속 기술 센서 기술등의 기반 기술 연구 광 커넥터, , , ,

대용량 스위치 분산 시스템 가입자 댁내의 네트워크화 등 첨단 응용기술에 대한, ,

연구가 필요하며 이와 함께 방식의 전개에 큰 걸림돌인 비용 문제를 해결해, FTTH

야 하며 특히 큰 비중을 차지하는 광케이블 포설 및 장비 개발이 반드시 필요하다,

할 수 있다.

제 절 기술지원 목표제 절 기술지원 목표제 절 기술지원 목표제 절 기술지원 목표2222

국내외 적으로 점차 전개 되고 있는 시대에 있어서 관련 설비와 시스템의o FTTH ,

개발은 필수적이며 특히 고비용이 요구되는 광케이블의 포설 비용의 축소를 위해,

서는 주로 수입에 의존하고 있는 포설 장비와 관련 측정 장비의 국산화가 반드시

필요하며 이에 가입자망에 광케이블 포설 후 전송선로의 손실을 측정하고 포설된, , ,

광 케이블의 을 시험이 가능한 측정 모듈의 개발에 본 지원 연BER(Bit Error Rate)

구원들이 보유하고 있는 여러 가지 기술들을 지원하여 보다 고효율의 안정된 모듈

을 생산하고자 한다.

- 16 -

제 절 기술지원 내용제 절 기술지원 내용제 절 기술지원 내용제 절 기술지원 내용3333


가 모듈 설계 기술 지원가 모듈 설계 기술 지원가 모듈 설계 기술 지원가 모듈 설계 기술 지원. Laser Diode Stable Source. Laser Diode Stable Source. Laser Diode Stable Source. Laser Diode Stable Source

회로 및 최적화된 회로 설계 및 기술- FPGA Processor/Digital Analog Test

의 안정 출력 구동용 설계 및 기술- LD FPGA Processor Program Test

의 의 을 위한 최적회로 설계- LD Stable Output Power Control

나 의 기술 지원나 의 기술 지원나 의 기술 지원나 의 기술 지원. Laser Diode Stable Source Output Test. Laser Diode Stable Source Output Test. Laser Diode Stable Source Output Test. Laser Diode Stable Source Output Test

기술- Driving Current Test

광 측정 기술- Coupling Efficiency

기술- Output Power Stability Test

다 설계와 제작 기술 지원다 설계와 제작 기술 지원다 설계와 제작 기술 지원다 설계와 제작 기술 지원. SLED Source Driver. SLED Source Driver. SLED Source Driver. SLED Source Driver

설계 및 제작 기술- SLED Source Driver Test PCB

라 광원 출력 안정화 기술 지원라 광원 출력 안정화 기술 지원라 광원 출력 안정화 기술 지원라 광원 출력 안정화 기술 지원. SLED Source Test. SLED Source Test. SLED Source Test. SLED Source Test

및 기술- Output Power Spectrum Test

기술_ Output Power Stability Test

신호 생성 관련 기술 지원신호 생성 관련 기술 지원신호 생성 관련 기술 지원신호 생성 관련 기술 지원2. PRBS2. PRBS2. PRBS2. PRBS

가 신호 생성을 위한 회로 설계 기술 지원가 신호 생성을 위한 회로 설계 기술 지원가 신호 생성을 위한 회로 설계 기술 지원가 신호 생성을 위한 회로 설계 기술 지원. PRBS FPGA Processor. PRBS FPGA Processor. PRBS FPGA Processor. PRBS FPGA Processor

내 회로 설계 기술- FPGA Processor PRBS Pattern Generation

생성 제어 신호 측정 및 기술 전수- PRBS Pattern , Feedback

나 기술 지원나 기술 지원나 기술 지원나 기술 지원. PRBS Pattern Generation. PRBS Pattern Generation. PRBS Pattern Generation. PRBS Pattern Generation

의 설계와 제작 기술- PRBS Pattern Generation Test Board

- 17 -

진행 및 결과 측정 기술- PRBS Pattern Generation Test


가 이상의 고출력 의 고속 기술 지원가 이상의 고출력 의 고속 기술 지원가 이상의 고출력 의 고속 기술 지원가 이상의 고출력 의 고속 기술 지원. 100Mbps LD Modulation. 100Mbps LD Modulation. 100Mbps LD Modulation. 100Mbps LD Modulation

의 광출력 회로 검토 및 수정 보완 지원- LD Modulation

의 입력에 따른 출력 신호 측정 및 수정 방안 전수- PRBS Pattern

나 기술 지원나 기술 지원나 기술 지원나 기술 지원. High speed Multi-rate LD Modulation. High speed Multi-rate LD Modulation. High speed Multi-rate LD Modulation. High speed Multi-rate LD Modulation


가 기술 지원가 기술 지원가 기술 지원가 기술 지원. Low Sensitivity PD Power Monitoring. Low Sensitivity PD Power Monitoring. Low Sensitivity PD Power Monitoring. Low Sensitivity PD Power Monitoring

선정 방법 및 회로 구성 기술 지원- High Sensitivity PD

나 구조의 개선 및 기술 지원나 구조의 개선 및 기술 지원나 구조의 개선 및 기술 지원나 구조의 개선 및 기술 지원. PD Power Monitoring Test. PD Power Monitoring Test. PD Power Monitoring Test. PD Power Monitoring Test

의 적용 및 회로설계 기술 지원- 160dB Logarithmic Amplifier

제거 및 향상을 위한 제작 기술- Noise Sensitivity Board


가 측정 기술 지원가 측정 기술 지원가 측정 기술 지원가 측정 기술 지원. 12bit Resolution. 12bit Resolution. 12bit Resolution. 12bit Resolution

나 측정 제작 및 기술 지원나 측정 제작 및 기술 지원나 측정 제작 및 기술 지원나 측정 제작 및 기술 지원. 16bit High Resolution Board Data Processing. 16bit High Resolution Board Data Processing. 16bit High Resolution Board Data Processing. 16bit High Resolution Board Data Processing


가 수신 광신호의 회로 및 관련 기술가 수신 광신호의 회로 및 관련 기술가 수신 광신호의 회로 및 관련 기술가 수신 광신호의 회로 및 관련 기술. 750MHz High Speed Sampling. 750MHz High Speed Sampling. 750MHz High Speed Sampling. 750MHz High Speed Sampling

를 이용한 고속 기술 및 회로 설계 지원- 12bit ADC Data Sampling

나 이상의 고속 기술 지원나 이상의 고속 기술 지원나 이상의 고속 기술 지원나 이상의 고속 기술 지원. 500MHz Sampling Test. 500MHz Sampling Test. 500MHz Sampling Test. 500MHz Sampling Test


가 측정 디지털 광신호의 분석 기술 및 프로그램가 측정 디지털 광신호의 분석 기술 및 프로그램가 측정 디지털 광신호의 분석 기술 및 프로그램가 측정 디지털 광신호의 분석 기술 및 프로그램. Bit Error Rate. Bit Error Rate. Bit Error Rate. Bit Error Rate

및 회로 설계 지원- BER Test BER Error Counting

의 및 기술 지원- Muti-bit rate Signal Error Detecting Counting

인식 기술 지원- PRBS Pattern

나 고속 측정 알고리즘 및 기술나 고속 측정 알고리즘 및 기술나 고속 측정 알고리즘 및 기술나 고속 측정 알고리즘 및 기술. Signal. Signal. Signal. Signal

추출된 과 샘플링 의 입력 회로 설계 지원- Clock Data Processor

및 분석 알고리즘 설계 지원- Jitter Bit Error Rate Test

- 18 -

측정 및 프로그램 설계 지원- BER Display Control

- 19 -

제 장 본 론제 장 본 론제 장 본 론제 장 본 론2222

제 절 기술지원 성과제 절 기술지원 성과제 절 기술지원 성과제 절 기술지원 성과1111


가 모듈 설계가 모듈 설계가 모듈 설계가 모듈 설계. Laser Diode Stable Source. Laser Diode Stable Source. Laser Diode Stable Source. Laser Diode Stable Source

회로 및 최적화된 회로 설계 및회로 및 최적화된 회로 설계 및회로 및 최적화된 회로 설계 및회로 및 최적화된 회로 설계 및1) FPGA Processor, Digital Analog Test1) FPGA Processor, Digital Analog Test1) FPGA Processor, Digital Analog Test1) FPGA Processor, Digital Analog Test

의 안정적 구동 및 출력 를 위한 의- Laser Diode Power FPGA Processor Digital

회로를 설계하고 최적화된 회로설계와 를 진행하였다Test PCB Test .

의 구성은 의 기능을 하는 와 이- Test PCB LD Driver Processor FPGA CPLD Chip

있고 의 이 각각 한 개씩 있으며 를 구동하기 위해 필요, 12Bit ADC/DAC Chip , LD

한 전류와 같은 변수들의 을 저장하는, LD Monitoring, Driving Look Up Table

이 장착되어 있고 의 광출력을 정확하게 측정하고Flash Memory Chip , LD Control

하기 위한 광출력 용 이하 장착용 회로가 구LD Power Monitoring Photodiode( PD)

성되어 있다.

그림 구동 회로 구성도그림 구동 회로 구성도그림 구동 회로 구성도그림 구동 회로 구성도2 LD PCB2 LD PCB2 LD PCB2 LD PCB

- 20 -

의 안정적 출력 구동을 위한 설계 및의 안정적 출력 구동을 위한 설계 및의 안정적 출력 구동을 위한 설계 및의 안정적 출력 구동을 위한 설계 및2) LD FPGA Processor Program Test2) LD FPGA Processor Program Test2) LD FPGA Processor Program Test2) LD FPGA Processor Program Test

을 이용한 구동 내부 프로그램을 그림 와 같이- Schematic Laser Diode FPGA 2

설계하였다.

의 내부 구동회로의 설계에 있어서 에 의한 고속 를- FPGA , FPGA Feedback Loop

구동하여 안정성을 향상시키고 또는 광출력 프로, Square, Saw, Triangle Constant

그램의 고속 구동이 안정적으로 운용가능하고 온도의 경우 고속 안정화, Feedback

를 통해 안정적으로 구동되도록 설계 진행하였다Loop .

그림 구동 및 내부 회로도그림 구동 및 내부 회로도그림 구동 및 내부 회로도그림 구동 및 내부 회로도3 LD Control FPGA Schematic3 LD Control FPGA Schematic3 LD Control FPGA Schematic3 LD Control FPGA Schematic

의 의 을 위한 최적회로 설계 진행의 의 을 위한 최적회로 설계 진행의 의 을 위한 최적회로 설계 진행의 의 을 위한 최적회로 설계 진행3) LD Stable Output Power Control3) LD Stable Output Power Control3) LD Stable Output Power Control3) LD Stable Output Power Control

용 회로를 그림 과 같이 설계하였다- Output Power Monitering External PD 3 .

광출력 조절 및 안정화는 자체의 또는 외부의 를 이- , LD Monitor PD Tap Coupler

용하여 연결된 를 통한 출력 변화의 측정과 를 통해 구External PD Feedback Loop

현되며 로 적용된 가 가지는 고속신호처리 특성으로 의 고속 구, Processor FPGA LD

동과 안정화를 기할 수 있었고 그림 는 결과이다, 4 Test .

- 21 -

그림 회로그림 회로그림 회로그림 회로4 Output Power Monitoring4 Output Power Monitoring4 Output Power Monitoring4 Output Power Monitoring

그림 결과그림 결과그림 결과그림 결과5 Power Monitoring Test5 Power Monitoring Test5 Power Monitoring Test5 Power Monitoring Test

의 정밀한 회로 및 광출력 안정화 회로를 그림 와 같- LD Bias Current Control 5

이 설계하였다.

- 22 -

통신용 를 효율적으로 구동하는 기능을 갖으며 상태를 실시간으로- LD , LD

하고 그 정보를 로 분석하고 적절한 값으로 하여Monitoring , Processor Feedback

의 광출력을 최적화된 상태로 구동하는 기능을 수행한다 이상의 구동LD . 500mA LD

전류 출력과 의 광출력 안정도를 유지하도록 설계하였고(Bias Current) ±0.005dB ,

테스트 결과는 그림 과 같다6 .

그림 회로그림 회로그림 회로그림 회로6 LD Bias Current Control6 LD Bias Current Control6 LD Bias Current Control6 LD Bias Current Control

그림 결과그림 결과그림 결과그림 결과7 Bias Current Control Test7 Bias Current Control Test7 Bias Current Control Test7 Bias Current Control Test

나나나나. Laser Diode Stable Source Putput Test. Laser Diode Stable Source Putput Test. Laser Diode Stable Source Putput Test. Laser Diode Stable Source Putput Test

1) Driving Current Test1) Driving Current Test1) Driving Current Test1) Driving Current Test

- 23 -

최대 전류 측정은 컴퓨터의 의 방식으로 의- GUI Remote Control LD Driver Bias

를 증가시키면서 측정하였다 출력 는 로 변환하여Current . Bias Current Voltage

를 이용해서 측정한 다음 로 환산하였다 그림 의 그래Digital Oscilloscope current . 7

프는 입력 의 입력값 에 따른 의 출력결과를 나타낸Step(12bit DAC ) Bias Current

것이다.

그림 의 출력 측정그림 의 출력 측정그림 의 출력 측정그림 의 출력 측정8 LD Bias Current Control Test8 LD Bias Current Control Test8 LD Bias Current Control Test8 LD Bias Current Control Test

그림 의 측정 는 이상의 가 출력되는 결과를 보- 7 Data Graph 300mA Bias Current

이고 있으며 출력형태는 약 까지 선형적으로 증가하고 이상에서, 350mA , 350mA

되어 있다Saturation .

2) Output Power Stability Test2) Output Power Stability Test2) Output Power Stability Test2) Output Power Stability Test

의 는 시간 동안 분 간격으로 측정하였다- LD Output Power Stability Test 8 10 .

는 에 의한 광출력 측정값이 을- Stability Test Monitor PD LD Feedback Routine

통해 광출력의 을 보상하도록 설정한 상태에서 측정하였다LD Variation .

그림 에서 광 측정값의 변동은 에서 이내로 안정- 8 LD Power 2.16dBm ±0.005dB

되어 있음을 확인할 수 있다 이는 개발 목표 설정치를 양호하게 만족시킴을 알 수.

있다.

- 24 -

그림 의 광출력 결과 시간그림 의 광출력 결과 시간그림 의 광출력 결과 시간그림 의 광출력 결과 시간9 LD Stability Test (8 )9 LD Stability Test (8 )9 LD Stability Test (8 )9 LD Stability Test (8 )

다 설계와 제작다 설계와 제작다 설계와 제작다 설계와 제작. SLED Source Driver. SLED Source Driver. SLED Source Driver. SLED Source Driver

설계설계설계설계1) SLED Source Driver Test PCB1) SLED Source Driver Test PCB1) SLED Source Driver Test PCB1) SLED Source Driver Test PCB

는 최대 이상의 높은 와- SLED Source Driver 15dBm Output Power Output Power

또한 으로 매우 안정적인 구동되도록 그림 과 와 같이Stability ±0.01dBm 9-1 9-2

설계하였다.

를 적용하여 이상의 고속 기술을 적용함으로서 고출력- FPGA 155Mbps Modulation

및 광대역의 고속 디지털 광신호 출력특성을 가지도록 되어 있다.

구동 로 와 을 적용하였고- Processor FPGA CPLD Chip , External PD Power

을 위해 를 적용하였다Monitoring 160dB Log. Amp .

- 25 -

그림 회로도그림 회로도그림 회로도그림 회로도10-1 SLED Test PCB 110-1 SLED Test PCB 110-1 SLED Test PCB 110-1 SLED Test PCB 1

그림 회로도그림 회로도그림 회로도그림 회로도10-2 SLED Test PCB 210-2 SLED Test PCB 210-2 SLED Test PCB 210-2 SLED Test PCB 2

의 제작의 제작의 제작의 제작2) SLED Source Driver Test PCB2) SLED Source Driver Test PCB2) SLED Source Driver Test PCB2) SLED Source Driver Test PCB

의 광출력 특성 를 위한 를 제작하고- SLED Source Stablized Test Test PCB

광원 출력 안정화 성능 를 진행하였다SLED Test .

- 26 -

의 구성은 의 구동을 위한 와- Test PCB SLED Brodband Light Source SLED

를 고정하기위한 이 되어 있으며 의 광출력을 보다 정확SLED Socket Mount , SLED

하게 측정하고 하기 위한 광출력 용 장착용 회Control SLED Power Monitoring PD

로가 구성되어 있다 로부터 출력되는 의 를 측정하기 위해. SLED source Power PD

로 광의 일부분을 분기하여 전송하는 가 광회로에 연결되어 있Signal Tag Coupler

으며 분기된 광을 통해 를 통하여 광 모니터링이 가능하도록 구성되어 있PD Power

다.

그림 은 제작한 이다- 10 SLED Source Test PCB .

그림그림그림그림 10 SLED Source Driver Test PCB10 SLED Source Driver Test PCB10 SLED Source Driver Test PCB10 SLED Source Driver Test PCB

라 광원 출력 안정화라 광원 출력 안정화라 광원 출력 안정화라 광원 출력 안정화. SLED Source Test. SLED Source Test. SLED Source Test. SLED Source Test

1) Output Power & Spectrum Test1) Output Power & Spectrum Test1) Output Power & Spectrum Test1) Output Power & Spectrum Test

의 최대 와 특성의 측정 및 를 위하여- SLED Source Output Power Spectral TEST

사의 이하 를 이용하여 를 진행하였다ANDO Optical Spectrum Analyzer( OSA) Test .

그림 은 를 이용하여 측정한 의 특성을 나타내는- 11 OSA SLED Source Spectral

각 파장에 대한 를 측정한 것이다Output Power .

- 27 -

그림 측정 결과그림 측정 결과그림 측정 결과그림 측정 결과11 SLED Driver Slot Output Power11 SLED Driver Slot Output Power11 SLED Driver Slot Output Power11 SLED Driver Slot Output Power

그림 에서 측정화 출력범위는 이상의 기준으로- 11 SLED -20dBm/nm Power

에서 까지의 의 를 가지게 되었고 실험 결과1513.2nm 1602.7nm 89.52nm Range ,

의 는 약 파장영역에서 의SLED Center wavelength 1570nm -10.46dBm Output

를 가지는 것으로 나타났으며 는 인 것을 확인Power Total Output Power 15.55dBm

하였다.

2) SLED Output Power Stability Test2) SLED Output Power Stability Test2) SLED Output Power Stability Test2) SLED Output Power Stability Test

의 를 측정하기 위하여 가 임- SLED Source Output Power Stability SLED Source

의의 를 유지한 상태에서 최대 시간 이상을 동작시키고 를 이용Output Power 8 CSA

하여 의 변화도를 측정하였으며 그 결과를 그림 와 같이 그래프로Output power 12

나타내었다.

의 출력 광 는 약 정도로 설정하고 전에 시간의- SLED Source Power 8.9dBm Test 1

과정을 진행한 후 측정을 시작하였다 의 측정 장치로는Warm-up . Output Power

사의 를 적용하여 시간 동안 각 분마다 를 측정EXPO 4-CH Power Meter 8 10 Power

하도록 설정하였고 그 측정결과를 그래프로 출력하여 를 분석하였다, Stability .

- 28 -

시간 동안의 측정 결과 의 는 과 사이의- 8 SLED Output Power 8.89dBm 8.91dBm

구간에 위치하는 것을 확인하였다.

그림 12 측정 결과측정 결과측정 결과측정 결과SLED Driver Slot Power StabilitySLED Driver Slot Power StabilitySLED Driver Slot Power StabilitySLED Driver Slot Power Stability

신호 생성 기술 지원신호 생성 기술 지원신호 생성 기술 지원신호 생성 기술 지원2. PRBS2. PRBS2. PRBS2. PRBS

가 신호 생성을 위한 회로 설계가 신호 생성을 위한 회로 설계가 신호 생성을 위한 회로 설계가 신호 생성을 위한 회로 설계. PRBS FPGA Processor. PRBS FPGA Processor. PRBS FPGA Processor. PRBS FPGA Processor

의 고속 과 을 위한 의 효o LD Modulation Error Counting PRBS Signal Generation

율적 알고리즘의 개발과 의 설계를 를 통해 구현하고 그 성Control Program FPGA

능시험을 실시하였다.

알고리즘 구축 및 회로 설계알고리즘 구축 및 회로 설계알고리즘 구축 및 회로 설계알고리즘 구축 및 회로 설계1) PRBS Signal Generation Generation1) PRBS Signal Generation Generation1) PRBS Signal Generation Generation1) PRBS Signal Generation Generation

최대 의 채널 회로의 설계와- 1.25Gb/s Data-rate 2 PRBS Signal Generation

를 진행하였다Test .

- 27-1, 2

15-1, 2

23및-1 2

31의 종 의 생성 회로를 설계하고-1 4 PRBS Signal

를 통한 일차적인 성능을 검증하였다Simulation Test .

- 29 -

그림 개념도그림 개념도그림 개념도그림 개념도13 PRBS Pattern Generation & BER Test13 PRBS Pattern Generation & BER Test13 PRBS Pattern Generation & BER Test13 PRBS Pattern Generation & BER Test

및 종의 구현을- 155Mbps, 622Mbps 1.25Gbps 3 LD Modulation Bit rate Signal

위한 최적 알고리즘의 개발과 구동회로의 설계와 를 그림 와 같이 구성하여Test 14

진행하였다.

- 30 -

그림 를 이용한 설계 구성도그림 를 이용한 설계 구성도그림 를 이용한 설계 구성도그림 를 이용한 설계 구성도14 FPGA PRBS Pattern Generation14 FPGA PRBS Pattern Generation14 FPGA PRBS Pattern Generation14 FPGA PRBS Pattern Generation

회로의 성능을 검증하기 위하여 프로그램을 설계- PRBS Generation Simulation

하고 를 이용하여 생성된 의 를 진행하였다PC Signal Simulation Test .

결과 그림 기대한 바와 같이 각 특정 이 균일- PRBS Simulation Test ( 15) Pattern

한 분포를 가지고 생성됨을 확인하였다.

그림 생성 회로 결과그림 생성 회로 결과그림 생성 회로 결과그림 생성 회로 결과15 PRBS Simulation15 PRBS Simulation15 PRBS Simulation15 PRBS Simulation

결과를 바탕으로 하여 각- PRBS Simulation Test 27-1, 2

15-1, 2

23및-1 2

31의-1

종 의 생성 회로를 통합하여 내에 을4 PRBS Signal FPGA PRBS Generation Block

그림 과 같이 구성하였다16 .

- 31 -

그림 회로그림 회로그림 회로그림 회로16 FPGA PRBS Generation Block16 FPGA PRBS Generation Block16 FPGA PRBS Generation Block16 FPGA PRBS Generation Block

회로 구성회로 구성회로 구성회로 구성2) PRBS Generation Test2) PRBS Generation Test2) PRBS Generation Test2) PRBS Generation Test

구성한- 27-1, 215-1, 223 및-1 231 의 종 회로-1 4 PRBS Signal Generation Block

을 이용하여 및 종의 로 출력하기155Mbps, 622Mbps 1.25Gbps 3 Multi-bit rate

위한 회로의 알고리즘을 구성하고 회로의 설계를 진행하였다 그림Test Test ( 17).

로 출력하기 위한 방안으로 과- Multi-bit rate 2.5Gbps 16:1 Serializer Chipset

의 와 하게 연결된 의 의FPGA Chipset 16 Input port Parallel FPGA 16 Parallel POrt

출력을 및 으로 묶어 된 최종 출력 의 를1, 4, 8 16 Group Serialize Signal Bit-rate

하는 알고리즘 구축 및 회로 설계 진행하였다Control FPGA .

- 32 -

그림 생성 구조도그림 생성 구조도그림 생성 구조도그림 생성 구조도17 Multi-bit rate Signal17 Multi-bit rate Signal17 Multi-bit rate Signal17 Multi-bit rate Signal

나 진행나 진행나 진행나 진행. PRBS Pattern Generation Test. PRBS Pattern Generation Test. PRBS Pattern Generation Test. PRBS Pattern Generation Test

의 설계와 제작의 설계와 제작의 설계와 제작의 설계와 제작1) PRBS Pattern Generation Test Board1) PRBS Pattern Generation Test Board1) PRBS Pattern Generation Test Board1) PRBS Pattern Generation Test Board

를 진행하기 위하여 용 를 제작하였다- PRBS Pattern Generation Test Test PCB .

그림 은 의 회로도이며 주요 구성 부품으로는 신호 생성용- 18 Test PCB , PRBS

인 와 채널의 신호를 최대 까지 하는Processor FPGA 16 Parallel 2.5Gbps Serialize

와 의 신호 출력과 의 신호 입력사이에16:1 Serializer FPGA LVTTL Serializer LVDS

서 의 을 조정하기 위한 및Data Signal Voltage Level LVTTL to LVDS Converter

출력 인 등으로 구성되어 있다Port SMA Connector .

출력 의 특성은 의 출력 에 따라 로 설- Signal Serializer Spec. Differential LVPECL

정하였다.

- 33 -

그림 회로 회로도그림 회로 회로도그림 회로 회로도그림 회로 회로도18 FPGA Test18 FPGA Test18 FPGA Test18 FPGA Test

그림 의 회로 설계도에 따라 용 를 그림 와 같이 제작 하였다- 18 Test PCB 19 .

는 사의 을 사용하였으며 는- FPGA Xilinx Vertex 100E Chipset , 16:1 Serializer

사의 을 적용하여 용 를 조립하였다Maxim Max3890 2.5Gbps Chipset Test PCB .

그림 생성 용그림 생성 용그림 생성 용그림 생성 용19 PRBS Test PCB19 PRBS Test PCB19 PRBS Test PCB19 PRBS Test PCB

- 34 -

진행 및 결과 측정진행 및 결과 측정진행 및 결과 측정진행 및 결과 측정2) PRBS Pattern Generation Test2) PRBS Pattern Generation Test2) PRBS Pattern Generation Test2) PRBS Pattern Generation Test

제작한 용 와 설계한 프로그램을 이용하여- Test PCB FPGA PRBS Pattern

를 진행하였다Generation Test .

- 27-1, 2

15-1, 2

23및-1 2

31의 종 에 대해 이 정상적으로-1 4 PRBS Signal Pattern

생성 및 출력이 되는지 각각의 에 대해 를 진행하였다Pattern Test .

또한 각 에 대해 및 종의- PRBS Pattern 155Mbps, 622Mbps 1.25Gbps 3

로 각각 출력하는 를 진행하였다Multi-bit rate Test .

그림그림그림그림 20 155Mbps 220 155Mbps 220 155Mbps 220 155Mbps 223232323 측정측정측정측정-1 PRBS Pattern Eye Pattern-1 PRBS Pattern Eye Pattern-1 PRBS Pattern Eye Pattern-1 PRBS Pattern Eye Pattern

그림 은- 20 223

을 로 출력하여 로 그-1 PRBS Pattern 155Mbps BERT Scope Eye

을 측정한 것이다Diagram .

의 측정화면을 통해 가 정상적으로- BERT Scope BERT Scope 223-1 PRBS

을 수신하고 인식하고 있음을 확인할 수 있으며 의 측정Pattern , 155Mbps Eye

을 통해 상태의 매우 양호한 출력 신호 을 확인할 수 있Diagram Error Free Shape

다.

그림 은- 21 223

을 로 출력하여 로 그-1 PRBS Pattern 1.25Gbps BERT Scope Eye

을 측정한 것이다Diagram .

- 35 -

그림그림그림그림 21 1.25Gbps 221 1.25Gbps 221 1.25Gbps 221 1.25Gbps 223232323 측정측정측정측정-1 PRBS Pattern Eye Pattern-1 PRBS Pattern Eye Pattern-1 PRBS Pattern Eye Pattern-1 PRBS Pattern Eye Pattern

결과와 마찬가지로 의 측정화면을 통해- 155Mbps Test , BERT Scope BERT

가 정상적으로Scope 223

을 수신하고 인식하고 있음을 확인할 수-1 PRBS Pattern

있으며 의 측정 을 통해 상태의 양호한 출력 신, 1.25Gbps Eye Diagram Error Free

호 을 확인할 수 있다Shape .

용 의 제작과 운용 를 통해 의 프로그램 설- Test PCB Test PRBS Pattern Generation

계와 구동이 다양한 과 다양한 로의 출력에 있어서 설정 목표PRBS Pattern Bit-rate

치를 상회하여 구동됨을 확인할 수 있었다.


가 기술 지원가 기술 지원가 기술 지원가 기술 지원. High Power LD Modulation. High Power LD Modulation. High Power LD Modulation. High Power LD Modulation

기술검토 및 설계기술검토 및 설계기술검토 및 설계기술검토 및 설계1) SLED High Output Power Modulation1) SLED High Output Power Modulation1) SLED High Output Power Modulation1) SLED High Output Power Modulation

이상의 특성을 가지는 의- 8dBm High Output Power SLED Broadband Source

출력을 로 하는 회로를 설계하고 검증하였다155Mbps Modulation .

- 36 -

에서의 가장 핵심이 되는 기술은 출- High Output Power Modulation High Power

력을 위한 의 기술을 구현하는 것이다Input High Driving Current Modulation .

그림 는 을 위해 최적화한 전기회로이다- 22 High Current Modulation .

그림그림그림그림 22 High Current Modulation Design Block22 High Current Modulation Design Block22 High Current Modulation Design Block22 High Current Modulation Design Block

목표 성능으로 의 의- 155Mbps Modulation Rate, 400mA Modulation Current

이상의 로 설정하고 구현을 위한 최적 회로 설Depth, 8dBm SLED Output Power

계를 진행하였다.

로는 이미 구현한 를 이용한 을 적용하였고- Modulation Data FPGA PRBS Pattern ,

의 신호는 에서 로 출력하여 위의 으로 입력155Mbps FPGA Serial Modulation Block

하였다.

- 37 -

제작 및제작 및제작 및제작 및2) SLED High Output Power Modulation Test PCB Test2) SLED High Output Power Modulation Test PCB Test2) SLED High Output Power Modulation Test PCB Test2) SLED High Output Power Modulation Test PCB Test

는 위의 광원출력 안정화 상- SLED Modulation Test PCB Part SLED Source PCB

에 공동으로 구현하였다 그림( 23).

그림그림그림그림 23 SLED Modulation Test PCB23 SLED Modulation Test PCB23 SLED Modulation Test PCB23 SLED Modulation Test PCB

의 를 측정하기 위하여 사의- SLED Modulation Frequency Synthesis Research

인 을 사용하여 의BER Tester BitAnalyzer BA1500 Output Power Modulation

를 측정하였다Frequency .

측정을 위하여 의- 155Mbps Rate PRBS 223 을 내의 를 통행-1 Signal SLED FPGA

생성하도록 하고 이 전기신호는 회로를 통하여 최PRBS High Current Modulation

대 에서 로 되도록 하였으며 이400mA Peak Current 155Mbps Rate Modulation

된 를 에 입력하여 의 광Modulation Current SLED SLED Broadband & High Power

출력이 되도록 구동하였다Modulation .

된 광출력 파형을 로 측정하기 위해 고속 광- Modulation BER Scope High Power

신호의 측정이 가능한 모듈을 별도로 구성하였으며 이 모듈을 통하여 광전 변환PD

된 을 에 입력시켜 파형을 측정하였다Signal BER Scope .

측정결과 의 출력 에서 로 광출- 8dBm Power 155Mbps Broadband & High Power

력이 되는 것을 확인할 수 있었다Modulation .

- 38 -

그림 에서 출력신호 부하의 신호파형이 약간 일그러진 부분이 발생하였는데 이24 ,

것은 자체 제작한 수신모듈이 광전 변환특성이 입력된 고속 고출력PD ㆍ

의 충분히 수용하지 못하여 나타난 측정상의 현상으로Modulated Signal Distortion

저가의 적합한 용 수신모듈의 개발제작의 필요성을 인식하였다Test PD .

그림 측정그림 측정그림 측정그림 측정24 SLED 155Mbps Modulation Frequency24 SLED 155Mbps Modulation Frequency24 SLED 155Mbps Modulation Frequency24 SLED 155Mbps Modulation Frequency

나 기술 지원나 기술 지원나 기술 지원나 기술 지원. High Speed Multi-rate LD Modulation. High Speed Multi-rate LD Modulation. High Speed Multi-rate LD Modulation. High Speed Multi-rate LD Modulation

및 설계및 설계및 설계및 설계1) Optical Transceiver Driver Optical Signal Modulation1) Optical Transceiver Driver Optical Signal Modulation1) Optical Transceiver Driver Optical Signal Modulation1) Optical Transceiver Driver Optical Signal Modulation

를 이용하여- Optical Transceiver High Speed & Multi Bit Rate Optical Signal

의 기술 구현을 위한 회로설계와 제작 및 구동 를 진행Modulation Test Board Test

하였다.

구동회로는 위의 회로의 출력- Optical Transceiver PRBS Pattern Generation

을 설계한 구동 로 입력하고 및 출Signal Transceiver Block Input Signal Interface

력 특성의 최적화 과정을 통하여 구현하였다.

그림 는 설계한 구동 이다- 25 Optical Transceiver Block .

- 39 -

그림 구동 회로그림 구동 회로그림 구동 회로그림 구동 회로25 Optical Transceiver Block25 Optical Transceiver Block25 Optical Transceiver Block25 Optical Transceiver Block

는 각각 개의 를 장착 가능하도록 제작되었- Transceiver Test Board 2 Transceiver

다 내부의 를 통하여 최대. FPGA 27-1, 215-1, 223-1, 231 등의 다양한-1 PRBS

의 과 및 의 다양한Pattern Generation 155Mbps, 622Mbps, 1.25Gbps 2.5Gbps

가 구현되도록 설계하였다Modulation rate .

두 개의 는 각각 독립적으로 구동되며 커넥터를 통한- Transceiver , BNC

의 출력이 가능하도록 설정하여 의 출력 신호Modulation Sync. Signal Transceiver

측정이 용이하도록 하였다.

의 제작 및의 제작 및의 제작 및의 제작 및2) Optical Transceiver Test Board Test2) Optical Transceiver Test Board Test2) Optical Transceiver Test Board Test2) Optical Transceiver Test Board Test

그림 와 같이 설계한 회로에 따라 그림 과 같이- 25 26 Optical Transceiver Test

를 제작하고 을 조립 및 구성하였다Board Test Setup .

- 40 -

그림그림그림그림 26 Optical Transceiver Test Board26 Optical Transceiver Test Board26 Optical Transceiver Test Board26 Optical Transceiver Test Board

의 의 측정시험을 위하여- Transceiver Driver Modulation Frequency PRBS 223-1

을 의 내에서 생성한 다음 신호형태로 채널당 의Signal Driver FPGA , LVTTL 155Mbps

신호를 로 출력시키고 그 신호를PRBS 16bit Parallel , LVTTL to Differential LVDS

칩셋을 통해 신호 을 한 후 으Converter Conversion 2.5Gbps 1:16 Serializer CHip

로의 입력을 통하여 고속의 신호를 생성시켰다Transceiver Driving .

그림 출력 광신호그림 출력 광신호그림 출력 광신호그림 출력 광신호27 Transceiver Eye Diagram27 Transceiver Eye Diagram27 Transceiver Eye Diagram27 Transceiver Eye Diagram

측정에는 를 사용하였으며 측정장치로는- 1490nm SFP Type Transceiver , Agilent

사의 를 적용하였다2.5Gbps BER Tester .

- 41 -

그림 은 전기신호가 에 입력되어 광전변환 후 출력된- 27 1.25Gbps Transceiver ,

광신호를 측정한 이다 목표 성능 이하의 광신호1.25Gbps Eye Diagram . 1.25Gbps

에서Modulation 10-12의 에서 를 보였고 그림에서 보이는 바와 같이BER Error Free ,

양호한 을 보였다Eye Pattern .

및 회로 설계및 회로 설계및 회로 설계및 회로 설계3) Coaxial Type LD Control Modulation3) Coaxial Type LD Control Modulation3) Coaxial Type LD Control Modulation3) Coaxial Type LD Control Modulation

의 를 이용하여 및- Coaxial Type LD Stable Optical Output Power Control High

을 진행할 수 있는 을 설계하였다 그림Speed Modulation LD Control Block ( 28).

의 개 광원 과 개의- 1310nm, 1490nm & 155nm 3 (Laser Diode) 1 Optical

모듈의 구동을 위한 회로 설계를 진행하였다Transceiver .

최대 과 사의 및 사의- 2,5Gbps Data rate Laser Chip Xilinx Virtex FPGA Maxim

채널 와 을 이용하여 구동회로를 설계하였다16 Serializer Deserializer Chipset .

의 및 기능과- Laser Driver Chip Current Monitor Automatic Power Control

을 이용한 및12bit Resolution Analog to Digital Converter Chip LD Control

회로 설계 및 검증을 진행하였다Minitoring .

그림 회로그림 회로그림 회로그림 회로28 Coaxial LD Control Block28 Coaxial LD Control Block28 Coaxial LD Control Block28 Coaxial LD Control Block

- 42 -


가 기존 기술가 기존 기술가 기존 기술가 기존 기술. Low Sensitivity PD Power Monitoring. Low Sensitivity PD Power Monitoring. Low Sensitivity PD Power Monitoring. Low Sensitivity PD Power Monitoring

광 측정하기 위해 기존에 적용된 구동회로는- Power Photo Diode High

와 를 적용한 구조였다Impedance Linear Amplifier .

그림 오 같이 측정 회로를 구성한 기존 측정회로의 문제점은 등의- 29 PD Noise

외부적인 환경요인에 취약한 특성을 가지는 것이었다.

그림 기존의 방식의 회로그림 기존의 방식의 회로그림 기존의 방식의 회로그림 기존의 방식의 회로29 High Impedance PD29 High Impedance PD29 High Impedance PD29 High Impedance PD

위의 측정회로의 는 최대- PD Power Measuring Sensitivity(Noise Floor) -30dBm

정도에 머물러 측정이 필요한 에는 적용할 수 힘들다는 것Low Power Application

을 확인하였다.

최대 의 의 특성을 가지는 측정회로 및- -60dBm Noise Floor PD Sensitivity PD

구조 개발의 필요성 인식하게 되었다.

- 43 -

나 구조의 개선 및나 구조의 개선 및나 구조의 개선 및나 구조의 개선 및. Low Sensitivity PD Power Monitoring Test. Low Sensitivity PD Power Monitoring Test. Low Sensitivity PD Power Monitoring Test. Low Sensitivity PD Power Monitoring Test

문제점을 해결하기 위해 출력단에 적용되는 의 종류- Low Sensitivity PD Op Amp

를 기존의 에서 로 바꾸고 의 광대역Linear Amplifier Logarithmic Amplifier , 160dB

를 갖는 를 적용하였다Range Amplifier .

적용한 의 이론상의 최저 측정 는- Logarithmic Amplifier PD Output Current

이고 이는 의 특성을 가지는 를 적용했을 경우 이론100pA 0.9A/W Responsivity PD ,

상 최저 측정 범위는 이다Power -69dBm .

그림 은 출력단에 를 적용하여 설계한 측- 30 PD 160dB Logarithmic Amplifier PD

정회로이다.

그림 를 적용한 회로그림 를 적용한 회로그림 를 적용한 회로그림 를 적용한 회로30 160dB Log. Amp PD Monitering30 160dB Log. Amp PD Monitering30 160dB Log. Amp PD Monitering30 160dB Log. Amp PD Monitering

- 44 -

그림 의 회로에 따라 를 제작하고 를 측정하였다 입력- 30 Test PCB PD Sensitivity .

광 는 최저 까지 와 로 조정하였다Power -70dBm 1550nm LD Attenuator .

그림 측정 결과그림 측정 결과그림 측정 결과그림 측정 결과31 PD Sensitivity31 PD Sensitivity31 PD Sensitivity31 PD Sensitivity

그림 의 측정 그래프는 출력단에서 측정값- 31 Log. Amp. Optical Power

의 이 가장 큰 부분을 측정한 것이다(Voltage) Fluctuation .

위의 은 입력 를 에서부터 증가시키면서 비례- Fluctuation Optical Power -70dBm

적으로 증가하다가 에서 그림과 같은 형태의 최저치를 보이고 다시 감소-65dBm ,

하여 이상에서는 이내의 오차로 안정화됨을 확인할 수 있었다-55dBm ±0.05% .

그림 에서 보이는 의 현상은 출력단에- 31 33kHz Fluctuation Log. Amp. Low

를 적용하고 또한 출력 입력 사이의 경로에Pass Filter PD Port Log. Amp. Port

방지 회로 설계를 적용하여 개선을 진행하고 있다Leak .

위의 의 는 목표치의 목표를 충분히 만족시킴을- -55dBm PD Sensitivity -40dBm

알 수 있다.

- 45 -


가 기존 측정 기술가 기존 측정 기술가 기존 측정 기술가 기존 측정 기술. 12bit Resolution. 12bit Resolution. 12bit Resolution. 12bit Resolution

기존에는 을 적용하였다- 12bit Analog to Digital Converter(ADC) Chipset .

이상의 이 필요시 측정값을 회 하여 통계적으로- 12Bit Resolution 12bit 16 Average

을 구현하였으나 제어 기술의 향상과 다양한 정밀 측정의16bit Resolution Noise

에 대응하기 위해 실질적인 부분에서 의 의 요구되Application 16bit High Resolution

었다.

그림 는 기존의 를 적용한 회로도이다- 32 12bit Resolution ADC .

그림 기존 를 적용한 측정 회로도그림 기존 를 적용한 측정 회로도그림 기존 를 적용한 측정 회로도그림 기존 를 적용한 측정 회로도32 12bit ADC32 12bit ADC32 12bit ADC32 12bit ADC

나 측정 개선나 측정 개선나 측정 개선나 측정 개선. 16bit Resolution. 16bit Resolution. 16bit Resolution. 16bit Resolution

로 대체하여 적용하- 12bit Analog to Digital Converter(ADC) Chipset 16bit ADC

였다.

측정 의 향상을 위한 전제 조건으로 입력전의 측정값의- Resolution ADC Analog

가 목표 범위 이내로 되어야 함Stavility Resolution Control

위의 향상 에서 언급된 등의 외부적 환경요인에 의한- PD Sensitivity Part Noise

요인의 제어기술개발과 연계되어 을 구현하였다Instability 16bit ADC Resolution .

- 46 -

그림 은 을 적용하여 설계한 회로- 33 16Bit Analog to Digital Converter Chipset

도이다.

그림 를 적용한 측정 회로도그림 를 적용한 측정 회로도그림 를 적용한 측정 회로도그림 를 적용한 측정 회로도33 16bit ADC33 16bit ADC33 16bit ADC33 16bit ADC

향상 의 와 연결하여 진행한 결과- PD Sensitivity Part 160dB Log. Amp. Test ,

이상의 에서 를 개발 목표성능을 충분히 만족55dBm Noise Floor Power Sensitivity

시키는 이내로 측정할 수 있었다0.002% .


가 회로 설계가 회로 설계가 회로 설계가 회로 설계. 750MHz Analog Bandwidth Sampling. 750MHz Analog Bandwidth Sampling. 750MHz Analog Bandwidth Sampling. 750MHz Analog Bandwidth Sampling

의 신호 을 위한 알고리즘 설정 및- 155Mbps Sampling 750MHz Analog

의 적용 회로 설계를 진행하였다Bandwidth Sampling ADC Chipset .

- 47 -

그림 는 고속 을 위해 설정한 알고리즘으로 의 을 적용- 34 Sampling 500MHz Clock

하여 고속 를 이용해 하고 를 통해 및 측정ADC Sampling FPGA DAta Control Data

의 저장기능을 수행토록 설정한 것이다SRAM .

그림 고속그림 고속그림 고속그림 고속34 Sampling Algorithm Block34 Sampling Algorithm Block34 Sampling Algorithm Block34 Sampling Algorithm Block

설정한 알고리즘에 따라 과- 750MHz Analog Bandwidth Input 12bit Resolution

성능을 가지는 을 적용한 고속 회로Analog to Digital Converter Chipset Sampling

를 설계하였다.

그림 는 회로도로 고속 와- 35 PD Part Sampling Part High Sensitivity PD

및 고속 로 구성되어 있으며 고속Monitoring Digital Signal Receiving Part ,

의 는 을 적용하였다Sampling Part 8bit 750MHz ADC AD9226 Chipset .

- 48 -

그림 고속 회로도그림 고속 회로도그림 고속 회로도그림 고속 회로도35 Sampling Board35 Sampling Board35 Sampling Board35 Sampling Board

나 고속나 고속나 고속나 고속. 500MHz Sampling Test. 500MHz Sampling Test. 500MHz Sampling Test. 500MHz Sampling Test

그림 고속 측정 결과그림 고속 측정 결과그림 고속 측정 결과그림 고속 측정 결과36 Sampling36 Sampling36 Sampling36 Sampling

- 49 -

그림 은 그림 와 같이 설계한 회로도에 따른 의 제작과- 36 35 Test Board 12bit

를 이용하여 고속 을 고속 한 결과를 측정750MHz ADC 155Mbps Signal Sampling

한 것이다.

의 측정을 위하여 를 선정하였으며- 155Mbps 750MHz Analog Bandwidth ADC ,

이는 당 최대 평균 개의 를 측정할 수 있음을 의미하고 이를 바탕Data 1bit 6 Point

으로 고속 를 진행하여 목표성능을 만족시키는 고속 결과Sampling Test Sampling

를 확인할 수 있었다.


가 및 회로 설계가 및 회로 설계가 및 회로 설계가 및 회로 설계. BER Test BER Error Counting. BER Test BER Error Counting. BER Test BER Error Counting. BER Test BER Error Counting

및 의 의 채널 입력 에 대한- 155Mbps, 622Mbps 1.25Gbps Multi Bit-rate 2 Signal

동시 측정을 위한 회로의 설계 및 를 진행하였다Bit Error Rate FPGA Test .

그림 개발한 인식 알고리즘그림 개발한 인식 알고리즘그림 개발한 인식 알고리즘그림 개발한 인식 알고리즘37 PRBS Pattern Type37 PRBS Pattern Type37 PRBS Pattern Type37 PRBS Pattern Type

- 50 -

최대 을 거쳐 입력되는- 2.5Gbps Deserializer Chipset 16-Line Parallel PRBS

및 알고리즘을 개발하고 성능 진행하였다Signal Sync. Rearrange Test .

- 27-1, 2

15-1, 2

23-1, 2

31등의 종의 수신되는 의 인식 알-1 4 PRBS Pattern Signal

고리즘을 개발하고 그에 대한 를 진행하였다Test .

과 회로를 내에 설계하고- Bit by Bit BER Error Detecting Error Counting FPGA

를 진행하였다Test .

그림 은- 37 27-1, 2

15-1, 2

23-1, 2

31등의 종의 수신되는 중 임-1 4 PRBS Pattern

의의 입력 의 형태 인식을 하는 알고리즘 개발 결과를 보인 것이다Signal Pattern .

그림 은 및 의 의 종의- 38 155Mbps, 622Mbps 1.25Gbps Multi Bit-rate 4 PRBS

입력 의 및 을 수행하는 의 내Pattern Signal Error Detection Error counting FPGA

부 블록 설계회로이다.

그림 의 내부 블록 설계회로도그림 의 내부 블록 설계회로도그림 의 내부 블록 설계회로도그림 의 내부 블록 설계회로도38 FPGA38 FPGA38 FPGA38 FPGA

상기의 및 알고리즘 및 회로의 는 위에- BER Error Delection Error Counting Test

서 설명된 및 를 이용하여 진Pattern Generator Test PCB Transceiver Driver PCB

행되었으며 측정한 특성의 분석과 의 을 위한 구동 을, BER Test Operation Program

개발하였다.

- 51 -

그림 는 개발한 의 이- 39 PC Base Remote Control Type BER Test GUI Display

며 이 를 활용하여 개발한 회로 및 프로그램의 를 진행하였다, GUI BER Test Test .

그림 프로그램의그림 프로그램의그림 프로그램의그림 프로그램의39 BER Test GUI39 BER Test GUI39 BER Test GUI39 BER Test GUI

나 고속 의 추출 및 분석 알고리즘 개발의 진행나 고속 의 추출 및 분석 알고리즘 개발의 진행나 고속 의 추출 및 분석 알고리즘 개발의 진행나 고속 의 추출 및 분석 알고리즘 개발의 진행. Signal Clock Jitter. Signal Clock Jitter. Signal Clock Jitter. Signal Clock Jitter

그림 은 의 추출과 알고리즘이다- 40 Input Data Clock Sampling .

회로를 통하여 의 을 추출하고 추출한 과 설- PLL Input Digital Signal Clock Clock

계한 회로를 이용하여 의 설정하는 알고Incremental Logic Delay Sampling Point

리즘을 보인 것이다 그림( 40).

- 52 -

그림 의 추출 및 알고리즘그림 의 추출 및 알고리즘그림 의 추출 및 알고리즘그림 의 추출 및 알고리즘40 Input Data Clock Sampling40 Input Data Clock Sampling40 Input Data Clock Sampling40 Input Data Clock Sampling

그림 은 그림 의 추출 및 알고리즘을 를 이용한 고속- 41 40 Clock Sampling PD

디지털 광신호 측정에 적용할 경우의 알고리즘과 의 내부 회로의 역할에 대하FPGA

여 설정한 이다Diagram .

그림 내부 및 외부 회로의 기능과 구조그림 내부 및 외부 회로의 기능과 구조그림 내부 및 외부 회로의 기능과 구조그림 내부 및 외부 회로의 기능과 구조41 FPGA41 FPGA41 FPGA41 FPGA

- 53 -

위에서 설명한 개발된 추출 및 고속 디지털 광신호의 알고리즘- Clock Sampling

을 바탕으로 고속 광신호 수신 회로와 구동회로의 설계와 최적화를 추가적으FPGA

로 진행 중이다.

- 54 -

제 절 기술지원 수행제 절 기술지원 수행제 절 기술지원 수행제 절 기술지원 수행2222

추진 일정추진 일정추진 일정추진 일정1.1.1.1.

- 55 -

과제 수행 내역과제 수행 내역과제 수행 내역과제 수행 내역2.2.2.2.

번

호연구지원내용 연구지원결과 수행주체

1

용 광원의 안정된Test

출력 제어 및 회로 구성

기술 지원

모듈 설계 기술- Laser Diode Stable Source

확보

기- Laser Diode Stable Source Output Test

술 확보

설계와 제작 기술 확보- SLED Source Driver

광원 출력 안정화 기술 확- SLED Source Test

보

KITECH

세미텔

2용 신호 생성Test PRBS

및 제어 기술 지원

신호 생성을 위한 회- PRBS FPGA Processor

로 설계 기술 확보

기술 확보- PRBS Pattern Generation

KITECH

세미텔

3

이상의 고속100Mbps

및 고출력Modulation

의SLED 155Mbps

기술 지원Modulation

이상의 고속 기술 확보- 100Mbps Modulation

기술 확보- SLED High Power Modulation

KITECH

세미텔

4

용 광원의 피측정Test

전송선로 광섬유와의 안

정된 광 기술Coupling

지원

다양한 광 관련 정보 확보- Coupling

와 를 활용한 커플링 효- Powermeter xyz Stage

율 측정 시스템 구성 및 측정 데이터 확보

KITECH

세미텔

5수High Sensitivity PD

신 회로 구성 기술 지원

수신 광신호 제거 및 증폭 기술 및 회- Noise

로 구성 기술 확보

포토 다이오드 수신 회로 구- High Sensitivity

성 기술 확보

측정 향상- Resoiution (16 bit)

KITECH

세미텔

6

측정 디지털 광신호의

분석 기술 및 프로BER

그램 기술 지원

수신 광신호 회로 및- High Speed Sampling

관련 기술 확보

수신 디지털 광신호의 추출 회로 구성- Clock

기술 확보

측정 디지털 광신호의 분석 기- Bit Error Rate

술 및 프로그램 기술 확보

고속 측정 알고리즘 및 관련 기술 확보- Signal

KITECH

세미텔

7

- 56 -

제 장 결 론제 장 결 론제 장 결 론제 장 결 론3333

본 기술 지원과제를 통하여 광가입자망의 전개에 있어서 필수적인 광가입자 전송선

로의 손실 및 측정 장비를 개발하는데 있어서 요구되어지는 핵심기Bit Error Rate

술인 광원 출력 안정화 기술 신호 생성 기술 고속 기술, PRBS , LD Modulation ,

향상 관련 기술 측정 향상 관련 기술 신호PD Sensitivity , Resolution , Sampling

향상 관련 기술 측정 관련 기술 등을 지원하고 제품화를 위한 각 기술Rate , BER

의 통합과 활용방향의 설정에 대한 기술을 지원하였다 지원과정에 있어서 지원기.

업과의 연구 및 개발의 효율성의 향상으로 지원하는 각 분야에서 목표 설정치 이상

의 성과를 얻었을 뿐만 아니라 과 측정 기술 분야, PRBS Pattern Generation BER

에서는 구동과 및 등에 있어서Multi-channel BER Error Detection Error Counting

국내 최고 수준 이상의 회로설계 및 운용 프로세서 기술을 축적할 수 있었으며 특,

히 고속 기술 분야에서는 관련 기술을 에 적용LD Modulation SLED Source Driver

하여 국내 최초로 의 고출력 광대역 를 제품화155Mbps SLED Source Modulator

하는데 기여할 수 있었다 이러한 기술지원 성과에 따라 향후 본격적으로 전개될.

광가입자망용 측정기기의 개발 일정의 단축과 세계적인 제품성능의 구현이 기대되

어진다.

본 과제를 수행함에 따른 기술적 성과는 다음과 같다.

용 광원의 안정된 출력 제어 및 회로 구성 기술o Test

전송용 및 광대역 의 출력 안정화 기술 확보- LD SLED Source

용 신호생성 및 제어 기술o Test PRBS

다양한 신호의 생성과 최대 의 신호 구현 기술 확보- PRBS 1.25Gbps Bit rate

이상의 레이저 다이오드 고속 기술o 100Mbps Modulation

전송용 의 고속 및 고출력 의 기술 확- LD Modulation SLED 155Mbps Modulation

보

용 광원의 피측정 전송선로 광섬유와의 안정된 광 기술o Test Coupling

- 57 -

포토 다이오드 수신 회로 구성 기술o High Sensitivity

이하의 낮은 를 보장하는 회로 기술- -55dBm Noise Floor High Sensitivity PD

확보

수신 광신호의 회로 및 관련 기술o High Speed Sampling

측정 디지털 광신호이 분석 기술 및 프로그램o Bit Error Rate

신호의 측정 및 임의의 에 대한 기술- 1.25Gbps BER PRBS BER Error Detection

확보

- 58 -

참고 문서 목록참고 문서 목록참고 문서 목록참고 문서 목록◎◎◎◎

출처[1] Gigabit Transceiver Block Highlightts ( : Altera Corporation)

설치 시험 및 설정 과정 출처 명인코퍼레이션[2] FTTx ( : )

출처[3] Pattern Creator/Converter Software User Manual ( : Maxim IC)

출처[4] A Brif Introduction to Jitter in Optical Receivers ( : Maxim IC)

[5] An Optical Amplifier Pump Laser Reference Design Based on the

출처AMC7820 ( : Texas Instruments Incorporated)

출처[6] Xilinx Tutorial ( : Yeditepe Universitesi)

출처[7] Flash370i 5V to 12V DC-DC Converter Solutions ( : Cypress

Semiconductor Corporation)

출처[8] Linear Feedback Shift Register v3.0 ( : Xilinx)

출처[9] Introduction to LVDS, PECL, and CML ( : Maxim IC)

출처[10] Skew definition and jitter analysis ( : Texas Instruments Incorporated)

출처[11] Hig-Speed Board Layout Guidelines ( : Altera Corporation)

출처[12] PCB Design for EMI/EMC Compliance ( : WEMPEC Seminar)

출처[13] Solder pad recommendations for surface-mount devices ( :

Burr-Brown)

출처[14] Accurately Estimating Optical Receiver Sensitivity ( : Maxim IC)

출처[15] Data Recovery ( : Xilinx)

[16] A 9.9G-10.8Gb/s rate-adaptive clock and data-recovery with no external

출처reference clock for WDM optical fiber transmission ( : NEC Corporation)

[17] Circuit Card Layout Considerations for 10Gbps Current Mode Logic

출처Inputs on the MAX2950 EV Kit ( : Maxim IC)

- 59 -

Documents

광가입자망용 전송선로 손실 및 BER 테스트 모듈 관련 기술지원 · 2011. 12. 20. · - POF Test Coupling BER Test추후 개발 예정인 특성 기기 내에 광