ELT601 – Eletrônica Digital IIelt2014.com.br/materiais/1-2016/ELT601-32/Aulas/Aula 04 - Familias... · D D S G tipo P Camada de SiO 2. Famíliaslógicas | Família CMOS N-MOS:

ELT601 – Eletrônica Digital IIGraduação em Engenharia Eletrônica

Prof. Rodrigo de Paula Rodrigues

Universidade Federal de Itajubá IESTI

Famílias lógicas

Eletrônica Digital IIGraduação em Engenharia Eletrônica

Prof. Rodrigo de Paula Rodrigues

Universidade Federal de Itajubá

Famílias lógicas

Famílias lógicas | Contexto

Dialeto

Eletrônica

ELT601 – Eletrônica Digital II

Dialeto

Álgebra

Variáveis discretas

Dialeto “digital”

Eletrônica Digital

Dialeto “digital”

Álgebra Booleana

discretas0, Não

1, Sim

Famíliaslógicas

Álgebra Booleana

Variáveis discretas0, Não

1, Sim

Famílias lógicas | Contexto


Variáveis discretas1, Sim

“Variáveis digitais”

Teoria

Famíliaslógicas

Circuitos elétricos

Variáveis contínuas∞ Variáveis contínuas∞

“Variáveis analógicas”

Aplicação

Famílias lógicas | O que são?n

íve

l a

na

lógic

o

Nível lógico X

família lógica


nív

el a

na

lógic

o lógico X

Nível lógico Y

...

família “A”

...

...

...

família “B”

Famílias lógicas | O que são?

Conjunto de circuitos eletrônicos

Família


Conjunto de circuitos eletrônicos

Elementos característicos

entre 1964 e 2005, surgiram cercade 30 famílias lógicas diferentes!

Família lógica

Lógicas TTL, CMOS, ECL, etc.

Características elétricas próprias

Lógicas TTL, CMOS, ECL, etc.

Classes

Bipolar, CMOS e BiCMOS

+

Famílias lógicas | Família TTL

Família lógica


Primeira família lógica (1964)

Bipolar

Lógica Transistor-

Transistores BJT

Características

lógica TTL

-Transistor

Transistores BJT

Base para as demais famílias

Predominou por muito tempo

Importância


Porta lógica

A

BY


Porta lógica SN5400/SN7400

AB

A

0011

B

0101

Y

1110

Nível

indeterminado

0V

0.2V

5V

2.4V

Nível lógico 1

Nível lógico 0

Porta lógica Não-E TTL

Vcc (5V)

R14 kΩ

R21.6 kΩ

R4130 Ω

Porta lógica SN5400/SN7400

GND

YQ1

Q2

Q3

Q4

R31 kΩ

D1

Famílias lógicas | Análise da porta 7400

Porta lógica 7400

R14 kΩ


AB

Q1

Estágio de entrada(múltiplos emissores)

Transistores polarizados para atuarem como chaves!

Análise da porta 7400

Porta lógica 7400

Vcc

R21.6 kΩ

R4130 Ω

GND

Y

Q2

Q3

Q4

R31 kΩ

D1

Estágio de saída (totem-pole)


Porta lógica 7400

Transistor com múltiplos emissores


Q1 Q1

D2 D4

D3


Porta lógica 7400

Potencial A

Configuração totem-pole

Y

Q3

Q4

D1

Potencial B

Sempre: um transistor em corte, outro, saturação


Porta lógica 7400

R14 kΩ


A = +5V

Q1

D2 D4

D3

B = +5V


Porta lógica 7400 – Estado BAIXO

Vcc = +5V

R21.6 kΩ

R4130 Ω

Y

Q2

Q3

Q4

R31 kΩ

D1

VOL ≤ 0.4V

Porta lógica 7400

R14 kΩ



A = +5V

Q1

D2 D4

D3

B = 0V

Porta lógica 7400 – Estado ALTO

Vcc = +5V

R21.6 kΩ

R4130 Ω


Y

Q2

Q3

Q4

R31 kΩ

D1

VOH ≥ 2.4V


Níveis de representação

Entrada


Nível lógico 1

Nível lógico 0

Nível indeterminado

Tensão

Nível lógico 1

Nível lógico 0


representação TTL

5V (Vcc) 5V (Vcc)

Saída

0V

VIL= 0.8V

5V (Vcc)

VIH= 2.0V

Nível lógico 1

Nível lógico 0


0V

VOL= 0.2V

5V (Vcc)

VOH= 2.4V


Níveis de representação

VIH(mín)Mínima tensão de entrada considerada nível lógico 1


VIH(mín) Mínima tensão de entrada considerada nível lógico 1

VIL(máx) Máxima tensão de entrada considerada nível lógico 0

VOH(mín) Mínima tensão de saída capaz de sinalizar nível lógico 1

VOL(máx) Máxima tensão de saída capaz de sinalizar lógico 0

representação TTL

Mínima tensão de entrada considerada nível lógico 1Mínima tensão de entrada considerada nível lógico 1

Máxima tensão de entrada considerada nível lógico 0

Mínima tensão de saída capaz de sinalizar nível lógico 1

Máxima tensão de saída capaz de sinalizar lógico 0


Níveis de representação TTL

Entrada Saída


Nível lógico 1

Nível lógico 0


VIL(máx)

VIH(mín)

Nível lógico 1

Nível lógico 0


VOL (máx)

VOH(mín)VNH

VNL

TTL – Imunidade ao Ruído

Saída

Nível lógico 1

Nível lógico 0


VNH = VOH(mín) – VIH(mín)

VNL = VIL(máx) – VOL(máx)

Níveis de representação TTL

Para a especificação de representaçãoum ruído de 0,5V prejudicariaempregasse tal família lógica?



empregasse tal família lógica?

Parâmetro Mín (V) Típico (V)

VOH 2.6

VOL

VIH 2.0

VIL

TTL – Imunidade ao Ruído

representação de níveis lógicos a seguir,a operação do circuito que

(V) Típico (V) Máx (V)

3.4

0.2 0.4

0.8

Fornecimento e absorção de corrente

+5V

R4

+5V

Saída em nível BAIXO



R14 kΩ

Q1

R4130 Ω

Q3

Q4

D1

VOL

IIL

Fornecimento e absorção de corrente

R4130 Ω

+5V

Saída em nível ALTO


130 Ω

Q3

Q4

D1

R14 kΩ

Q1

VOH

IIH

Níveis de corrente

IIH Corrente de entrada em nível lógico 1



IIH Corrente de entrada em nível lógico 1

IIL Corrente de entrada em nível lógico 0

IOH Corrente de saída em nível lógico 1

IOL Corrente de saída em nível lógico 0

corrente TTL

Corrente de entrada em nível lógico 1Corrente de entrada em nível lógico 1

Corrente de entrada em nível lógico 0

Corrente de saída em nível lógico 1

Corrente de saída em nível lógico 0

Acionamento de carga:

+5V

R4


+5V



R4130 Ω

Q3

Q4

D1

VOL

IOL

Acionamento de carga: fan-out


+5V +5V


IIL IIL

...


+5V

R4




R4

Q3

Q4

D1

VOH

IOH

IIH

R2



+5V +5V


IH...

IIH


Saída TTL em nível BAIXO

Limite de corrente dado por I




Saída TTL em nível ALTO






Limite de corrente dado por IOL (máx)


Limite de corrente dado por IOH (máx)

Cálculo da capacidade de acionamento


Fan-out (BAIXO) = I



Fan-out (BAIXO) = I


Fan-out (ALTO) = I



(BAIXO) = I / I


(BAIXO) = IOL (máx) / IIL (máx)


(ALTO) = IOH (máx) / IIH (máx)


Para a família lógica a seguir, qualde cargas máxima sobre a qualsubmetida?



submetida?

Parâmetro Corrente

IOH

IOL

IIHIIL


qual é a capacidade de acionamentoqual um de suas saídas pode ser

Parâmetro Corrente

-0.4 mA16 mA

0.04 mA

-1.6 mA

Famílias lógicas | Família CMOS

Família lógica


Tecnologia MOSFET

LógicaComplementar

Apenas NMOS e PMOS

Elevada integração

Características

Família CMOS

lógica CMOS

Apenas NMOS e PMOS

Elevada integração

Baixa potência

Mais empregada

Importância


MOSFET


FET

Família CMOS

MOSFET

Substrato

Meta

l -

SiO

2

Porta

Substrato


MOSFET


Tipos de MOSFETs

Família CMOS

MOSFET

Enriquecimento

N-MOSP-MOS

Depleção

CM

OS


MOSFET N

S(fonte)

G(porta) (dreno)


N N

SS(substrato)

Substrato de Dopagenstipo N

Família CMOS

MOSFET N-MOS

D

D(dreno)

S

D

G

Substrato de tipo P

Camada de SiO2


N-MOS: Operação

D

VGS < V


S

G

VGS

+

-

IDS

D

S

ROFF

1010 Ω

Família CMOS

Operação como chave

< VT VGS ≥ VT

D

S S

D

RON

103 Ω

D

S


MOSFET P

S(fonte)

G(porta) (dreno)


P P

SS(substrato)

Substrato de Dopagenstipo P

Família CMOS

MOSFET P-MOS

D

D(dreno)

S

D

G

Substrato de tipo N

Camada de SiO2


P-MOS: Operação

D

VGS > V


S

G

VGS

-

+

IDS

D

S

ROFF

1010 Ω

Família CMOS

Operação como chave

> VT VGS ≤ VT

D

S S

D

RON

103 Ω

D

S


MOSFET: capacitância

N-MOS


SiO2

G

SS (S)

VGS ≥ VT

VGS

++++++++++

-----------------

++++++++++

------------------

CGS ≈ 1 a 10pF

Em operação, há uma capacitância entre a porta e a fonte do MOSFET!

Família CMOS

capacitância de entrada

P-MOS

SiO2

G

SS (S)

VGS ≤ VT

VGS

-----------------

++++++++++

++++++++++

------------------

≈ 1 a 10pF

Em operação, há uma capacitância entre a porta e a fonte do MOSFET


Lógica CMOS - MOS

VCC


N-MOS

P-MOS

VSS

Saída

Família CMOS

MOS Complementar


P-MOS: transistor de pull-up ↑

N-MOS: transistor de pull-down ↓


Inversor

V


GND

X

Circuitos integrados 74HC04 e CD4049

Família CMOS

Inversor CMOS

VCC

N-MOS

P-MOS

GND

Y

Q1

Q2


Inversor CMOS – Entrada

VCC


N-MOS

P-MOS

GND

Y X = V

CC

Q1

Q2

Vsg(Q1) ≈ 0

Vgs(Q2) ≈ V

Família CMOS

Entrada em nível ALTO

VCC

VCC

(Q1) ≈ 0Q1ROFF

1010 Ω

Q2RON

103 Ω

Vcc Y ≈ 0V

Vcc RON

(ROFF + RON)Y =


Inversor CMOS – Entrada

VCC


N-MOS

P-MOS

GND

Y X = 0V

Q1

Q2

Vgs(Q2) ≈ 0V

Vsg(Q1) ≈ V

Família CMOS

Entrada em nível BAIXO

VCC

VCC

Q2ROFF

1010 Ω(Q2) ≈ 0V

Vcc

Q1RON

103 Ω

Vcc ROFF

(ROFF + RON)Y =

Y ≈ Vcc

Porta Não


P

Vcc

A Q1

S

G


PA

B

Q1G

D

D

G

S

D

G

S

Não-E CMOS

Família CMOS

Vcc

PQ2

S

G

Y

P

N

N

Q2

Q3

Q4

D

D

S

D

S


Características de


Alimentação Há famílias

Maiores versatilidade

Família CMOS

de famílias CMOS

famílias com suporte de 3V a 18V

versatilidade e margem de ruído


Características de

Dissipação de potência

VCC V

CC


VCC

Y = ALTO

Q2ROFF

1010 Ω

Q1RON

103 Ω

VCC

IDS ≈ 0

Família CMOS

de famílias CMOS

potência em nível estático

V VVCC

Y = BAIXO

Q1ROFF

1010 Ω

Q2RON

103 Ω

VCC

IDS ≈ 0


Características de

Dissipação de potência

VCC


GND

VCC

Y X = 0V

Ccarga

ID (≈ 5mA)

ID

X

Y

↑

Família CMOS

de famílias CMOS

potência x Comutação

Vcc

GND

Vcc

GND

Freq. comutação, ↑ dissipação de potência


Características de

Capacidade de

VCC V

CC


GND

VCC

Y

Ccarga

ID

VCC

Y ID

Ccarga

GND

Família CMOS

de famílias CMOS

de acionamento

Capacidade ≈ atraso máximo de propagação permitido

Primeiras séries CMOS:cada carga CMOS → atraso de 3 ns


Características de

ESD e Travamento

A YVcc


P+

A

N

N+

Y

Bandas de guarda

SiO2

P+

Família CMOS

de famílias CMOS

Travamento em nível ALTO

Y GND

N+ PN+

Y GND

P+

Metal

N+


Características de

ESD e Travamento

+Vcc


GND

Req↓Tiristor

Família CMOS

de famílias CMOS


↓ IR ↑Damo aodispositivo!


Características de

ESD e Travamento


Melhores processos

Proteção contra surtos

Soluções

Exemplo: CD4049

Família CMOS

de famílias CMOS


processos de fabricação

surtos nas entradas

Soluções?

Exemplo: CD4049


Família CMOS em


baixo consumo

elevada margem de ruído

Vantagens

fácil fabricação

elevada integração

Família CMOS

comparação à TTL

atraso de propagação ↑

acionamento de corrente ↓

Desvantagens

fabricação

integração

Famílias lógicas | Portas especiais

Saídas a Coletor

Saídas TTL

+5V

IOH


Q3

Q4

IOH

Portas especiais

Coletor/Dreno aberto

TTL conectadas

+5V

Q3

Q4

IOL


Saídas a Coletor

Saídas CMOS

I

VCC


IOHRON

ROFF

Portas especiais


CMOS conectadas

VCC

IOL


Saídas a Coletor

VCC


ramo de pull-down

ramo de pull-up


Portas especiais


Vcc

ramo de pull-down

Saída a coletor/dreno aberto

Rp

(externo)


Saídas a Coletor

Vcc

ramo de pull-down


Porta 1

Portas especiais


Vcc

ramo de pull-down

RpPorta 2

Não-E TTL a coletor

Vcc

R14 kΩ

R21.6 k



AB

Q1Q2

R31 k

coletor aberto

Vcc

R21.6 kΩ

Rp

Vcc

Portas especiais

GND

Y

Q4

R31 kΩ

Rp10 kΩ

Inversor CMOS a

Vcc



X

CMOS a dreno aberto

Rp

Vcc

Portas especiais

GND

N-MOS

Y

Rp

Vcc

Vcc


Aplicações de coletor


Rp

Rp

SDA

SCLµC

Memórias seriais

Barramento I2C

Portas especiais

coletor/dreno aberto

Memórias seriais

ConversoresDAC

....

+5V




Rp10 kΩ

A

B

Y = AB

lógica a fios (wired)

Portas especiais


Y = AB


Acionamento de tensões elevadas



Q

Q

J

K

74LS112 (5V)


Portas especiais

+24 V

24 V, 25 mA

7406

Vo

+

-

Saída em alta impedância

VCC V

CC



ALTO

impedância (Tri-State)

VCC

Portas especiais

BAIXOAlta

impedância (Z)

Saída em alta impedância



Entradas Circuito lógico

Habilitação

impedância (Tri-State)

VCC

Portas especiais

Saída

Circuito lógico

Controle

Inversor TTL com

R14 kΩ

R21.6 k


+5V


AQ1

Q2

R31 k

H

TTL com alta impedância

R21.6 kΩ

R4130 Ω

Portas especiais

+5V

GND

Y

Q2

Q3

Q4

R31 kΩ

D1D2

Buffer CMOS com


VCC

E


Porta lógica CD4503

GND

H

Buffer CMOS com alta impedância

Portas especiais

YE YE

HY

H E Y

X

0

1

Z (alta impedândia)

0

1

1

0

0

Portas Schmitt



B < 1 e AB > 1

Schmitt-Trigger

Portas especiais

histerese

Portas Schmitt


Vo


Vi Vo

Vo

VOH

VOL

Schmitt-Trigger

Portas especiais

ViVTH- VTH+ VCC

Entrada Schmitt



Schmitt-Trigger

Portas especiais

Modelo geral

Famílias lógicas | Interface TTL e CMOS

Circuito de Interface


Interface

Respeitar os níveis

Respeitar os níveis

acionador

geral de interface

Interface TTL e CMOS

Circuito de InterfaceInterface

níveis de tensão

níveis de corrente

carga

Níveis de


Acionador


Nível lógico 1

Nível lógico 0


VOL (máx)

VOH(mín) V

V

de tensão


Carga

Nível lógico 1

Nível lógico 0


VIL(máx)

VIH(mín)

VNH

VNL

Níveis de


Acionador


Nível lógico 1

Nível lógico 0


VOL (máx)

VOH(mín)

de tensão


Carga

Nível lógico 1

Nível lógico 0


VIL(máx)

VIH(mín)

VNH

VNL

Níveis de tensão


V > V


VOH(mín) > V

VOL(máx) + V

Acionador

Acionador

tensão - Regra


> V + V > VIH(mín) + V NH

+ VNL < VIL(máx)

Carga

Carga

Níveis de corrente


I > I


IOH(máx) > I

IOL(máx) > I

Acionador

corrente - Regra


> I> IIH(total)

> IIL(total)

Carga

Exemplo: TTL acionando



Família 74HC

+5V

TTL

+5V

Família 74

CMOS?

acionando CMOS em 5V


Família 74HC

Parâmetro 74XX 74HCXX

VIH (mín)

VIL (máx)

VOH (mín)

VOL (máx)

2.0

0.8

2.4

0.4

3.5

1.5

4.9

0.1

Exemplo: TTL acionando


+5V


+5V

TTL

Família 74

acionando CMOS em 5V


+5V

5 kΩ +5V

Família 74HC

CMOS

Obrigado

Famílias lógicas | Fim

Obrigado


ObrigadoObrigado

Documents

ELT601 – Eletrônica Digital IIelt2014.com.br/materiais/1-2016/ELT601-32/Aulas/Aula 04 - Familias... · D D S G tipo P Camada de SiO 2. Famíliaslógicas | Família CMOS N-MOS: