Redes de alta velocidade Aula 5: PDH. Hierarquia de Multiplexagem PDH Para multiplexar um maior número de canais Recorre-se à hierarquização de estágios

Redes de alta velocidade

Aula 5:

PDH

Hierarquia de Multiplexagem PDH

Para multiplexar um maior número de canais Recorre-se à hierarquização de estágios de

multiplexagem sucessivos Ritmo agregado mais elevado


Hierarquia Digital Plesiócrona

Do Grego Plésios (quase) e Kronos (tempo)

Tecnologia desenvolvida nas décadas de 60 e 70

Objetivos: Aumentar o número de canais transmitidos nos cabos com transmissão PCM



Multiplexação Plesiócrona: Multiplexação no tempo, de sinais com mesma freguência nominal, mas com relógios (clock) independentes. A multiplexação é realizada por bit

Bits de justificação: Como a taxa de bits pode ser ligeiramente diferentes, para se agrupar vários canais as taxas deve ser uniformizadas.



Características:

Padronização parcial (interfaces de linha não padronizadas)

Aplicação ponto a ponto Dificuldades para inserção e derivação de tributários. Pouca capacidade de gerência Três hierarquias: européia, americana e japonesa. Multiplexação a partir de E1 (por bits e não por bytes)





Exemplo de Multiplexagem PDH Europeia

Hierarquia de multiplexagem PDH



Características PDH Brasil:

Utiliza estrutura padronizada européia até o quarto nível, o quinto nível não é padronizado (565 Mbit/s)

As interfaces elétrica são padronizadas até o quarto nível

As interfaces ópticas não são padronizadas em qualquer nível.

São destinados poucos bits para a gerência nos níveis padronizados.

Anisocronismo das tributárias

Os multiplexadores de nível inferior a um determinado nível de multiplexagem são designadas tributárias Na construção do nível n de multiplexagem a

partir de tramas de n-1 há o problema do assincronismo das tributárias Fontes geograficamente distantes

Frequências ligeiramente diferentes Frequências isócronas mas desfasadas Desfasamento provoca atrasos (jitter)



Como ocorre diferença nos clocks é necessário inseri bits de justificativa para sincronizar as mensagens.




Bits de justificaçao:

São inseridos durante a multiplexação a fim de sincronizar sinais de saida.

São identificados e retirados na demultiplexação Devido a estes bits de justificação é impossível

identificar nos níveis superiores a informação relacionada aos níveis inferiores.



Inserção e derivação de tributários:

No PDH a estrutura de quadros dificulta a inserção e derivação de tributários.

Para se derivar um sinal de 2 Mbit/s a partir de um sinal de 140 Mbit/s é necessário percorrer todos os níveis inferiores até chegar a 2 Mbits/s


Derivação de tributários.


Estrutura do quadro:


Estrutura do quadro:


Providências para justificação:

Limitar diferença de relógios dos diversos tributários Armazenar os bits de dados entregues pelo tributário em

uma memória, evitando perda. Transmitir os bits de dados armazenados em velocidade

ligeiramente maior que a velocidade máxima permitida pela tolerância de freguencia admissível

Inserir os bits de justificativa para compensar a maior velocidade do multiplex.

Identificar os bits de preenchimento para posterior descarte


Armazenamento de bits:

O tempo de armazenamento deve ser o menor possível, para evitar retardos insceitáveis.

O espaço necessário para armazenagem deve ser pequeno, para minimizar os requisitos de memória.


Uso da memória e bit de justificativa:









Exemplo 6.1

Formato da trama de multiplexagem de 8 Mbps


Infra-estruturas das operadoras estão estruturadas segundo esta hierarquia Utente deve dispor de terminal apropriado para o

serviço que pretende usar Se não for o caso tem que se intercalar um DSU

Documents

Redes de alta velocidade Aula 5: PDH. Hierarquia de Multiplexagem PDH Para multiplexar um maior número de canais Recorre-se à hierarquização de estágios