Aula 05 - 2º sem. 2013 - Microcontroladores LT36D - [email protected] 80318051LT36D Prof.: Paulo Denis Garcez da

Aula 05 - 2º sem. 2013 - Microcontroladores LT36D - www.lt36d.hturbo.com

[email protected] www.coele.com.br

8031

8031

8051

8051

LT36DLT36D

Prof.: Paulo Denis Garcez da Luz

Microcontroladores: (LT36D)Microcontroladores: (LT36D)Prof: DaLuzProf: DaLuz

PARTE 2 DO LIVROPARTE 2 DO LIVRO

1/26



8031

8031

8051

8051

LT36DLT36D


Década de 80 Década de 80 8048 8048 8051 8051

8051: 8051: ROM interna programável de fábricaROM interna programável de fábrica

8751: 8751: EPROM interna programável pelo usuárioEPROM interna programável pelo usuário

8031: 8031: Chips de EPROM externaChips de EPROM externa

8052: 8052: Um timer a maisUm timer a mais

8752: 8752: EPROM interna programável pelo usuárioEPROM interna programável pelo usuário

8032: 8032: Chips de EPROM externaChips de EPROM externa

8052 Basic: 8052 Basic: Interpretador de BASIC internoInterpretador de BASIC interno

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

Família 8051Família 8051

- Cap 2 – 2.4

2/26



8031

8031

8051

8051

LT36DLT36D


Tipicamente 8051 contém:Tipicamente 8051 contém:

Ram: 128 bytes + 128 bytes R.E.Ram: 128 bytes + 128 bytes R.E.Rom: 4 KbytesRom: 4 Kbytes4 Ports de I/O4 Ports de I/O2 Timers de 16 bits2 Timers de 16 bits1 Interface Serial1 Interface SerialCapacidade de 64Kbytes de ROMCapacidade de 64Kbytes de ROMCapacidade de 64Kbytes de RAMCapacidade de 64Kbytes de RAMCiclos típicos de 1 e 2 usCiclos típicos de 1 e 2 usInstruções de divisão e multiplicaçãoInstruções de divisão e multiplicaçãoEntradas de interrupção externaEntradas de interrupção externa

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

Família 8051Família 8051

- Cap 2 – 2.4

3/26



8031

8031

8051

8051

LT36DLT36D


Arquitetura 8051/8052/80550Arquitetura 8051/8052/80550

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

4/26



8031

8031

8051

8051

LT36DLT36D


- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

Arquitetura 8051/8052/80550Arquitetura 8051/8052/80550

CódigoROM

InternaRAM

InternaA/D Timers Serial

Utilização dos Ports P3 e P1P1 P3

0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 78051 4KB 128 Bytes Não tem 2 1 P10 P11 P12 P13 P14 P15 P16 P17 RX TX INT0 INT1 T0 T1 WR RD8031 Não tem 128 Bytes Não tem 2 1 " " " " " " " " " " " " " " " "

87514KB

Eprom 128 Bytes Não tem 2 1 " " " " " " " " " " " " " " " "

8052 8KB 256 Bytes Não tem 3 1 T2T2EX " " " " " " " " " " " " " "

8032 Não tem 256 Bytes Não tem 3 1 T2T2EX " " " " " " " " " " " " " "

87528KB

Eprom 256 Bytes Não tem 3 1 T2T2EX " " " " " " " " " " " " " "

80550 Não tem 128 Bytes 8 Canais 2 1 A/D A/D A/D A/D A/D A/D A/D A/D " " " " " " " "83550 4KB 128 Bytes 8 Canais 2 1 A/D A/D A/D A/D A/D A/D A/D A/D " " " " " " " "

855504KB

Eprom 128 Bytes 8 Canais 2 1 A/D A/D A/D A/D A/D A/D A/D A/D " " " " " " " "

5/26



8031

8031

8051

8051

LT36DLT36D


- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

Chip ExternamenteChip Externamente

6/26



8031

8031

8051

8051

LT36DLT36D


- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4


7/26



8031

8031

8051

8051

LT36DLT36D


- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4


8/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

9/26



8031

8031

8051

8051

LT36DLT36D


- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4


10/26



8031

8031

8051

8051

LT36DLT36D


Pinagem Formal Mc 8051Pinagem Formal Mc 8051

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

11/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

NomeNúmero do

Pino*Função

Especial**Função Normal

Função Especial Cometário da Função Especial

P3.0 10 RXD I/O Receive Data Usado na comunicação serial

P3.1 11 TXD I/O Transmit Data Usado na comunicação serial

P3.2 12 INT0\ I/O Extenal interrupt 0Usado por um evento externo interromper o

MC

P3.3 13 INT1\ I/O Extenal interrupt 1Usado por um evento externo interromper o

MC

P3.4 14 T0 I/O Timer / Counter 0 Contador do timer 0

P3.5 15 T1 I/O Timer / Counter 1 Contador do timer 1

P3.6 16 WR\ I/O External data (strobe) Usado para conectar RAM externa

P3.7 17 RD\ I/O External data (strobe) Usado para conectar RAM externa

* Inúmeros referente à pastilha de 40 pinos DIP.* Inúmeros referente à pastilha de 40 pinos DIP.** Somente quando habilitadas.** Somente quando habilitadas.

12/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

13/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

14/26



8031

8031

8051

8051

LT36DLT36D


Organização das MemóriasOrganização das Memórias

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

15/26



8031

8031

8051

8051

LT36DLT36D


RAM InternaRAM Interna

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

"BYTE" 21 0F 0E 0D 0C 0B 0A 09 08"Endereços em

HEXA (h)""BYTE" 20 07 06 05 04 03 02 01 00

16/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

BYTE ADDRESS BYTE ADDRESS

"Not BIT ADDRESSABLE

7F

GENERAL PORPOSE RAM

30

BIT ADDRESSABLE LOCATION

2F 7F 7E 7D 7C 7B 7A 79 78

2E 77 76 75 74 73 72 71 70

2D 6F 6E 6D 6C 6B 6A 69 68

2C 67 66 65 64 63 62 61 60

2B 5F 5E 5D 5C 5B 5A 59 58

2A 57 56 55 54 53 52 51 50

29 4F 4E 4D 4C 4B 4A 49 48

28 47 46 45 44 43 42 41 40

27 3F 3E 3D 3C 3B 3A 39 38

26 37 36 35 34 33 32 31 30

25 2F 2E 2D 2C 2B 2A 29 28

24 27 26 25 24 23 22 21 20

23 1F 1E 1D 1C 1B 1A 19 18

22 17 16 15 14 13 12 11 10

21 0F 0E 0D 0C 0B 0A 09 08

20 07 06 05 04 03 02 01 00

NOT BIT ADDRESSABLE

1FBANK 3

18

17BANK 2

10

0FBANK 1

08

07 DEFAULT REGISTER BANK FOR R0-R700

17/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

BYTE ADDRESSFF F0 F7 F6 F5 F4 F3 F2 F1 F0 B

E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC

D0 D7 D6 D5 D4 D3 D2 D1 D0 PSW

B8 - - - BC BB BA B9 B8 IP

B0 B7 B6 B5 B4 B3 B2 B1 B0 P3

A8 AF - - AC AB AA A9 A8 IE

A0 A7 A6 A5 A4 A3 A2 A1 A0 P2

99 NOT BIT ADDRESSABLE SBUF98 9F 9E 9D 9C 9B 9A 99 98 SCON

90 97 96 95 94 93 92 91 90 P1

8D NOT BIT ADDRESSABLE TH18C NOT BIT ADDRESSABLE TH08B NOT BIT ADDRESSABLE TL18A NOT BIT ADDRESSABLE TL0

89 NOT BIT ADDRESSABLE TMOD88 8F 8E 8D 8C 8B 8A 89 88 TCON87 NOT BIT ADDRESSABLE PCON

83 NOT BIT ADDRESSABLE DPH82 NOT BIT ADDRESSABLE DPL81 NOT BIT ADDRESSABLE SP80 87 86 85 84 83 82 81 80 P0

18/26



8031

8031

8051

8051

LT36DLT36D


Detalhes dos registradoresDetalhes dos registradores

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

ENDEREÇO DE BIT ENDE7 E6 E5 E4 E3 E2 E1 E0 :E0

Nomes: ACC ACC7 ACC6 ACC5 ACC4 ACC3 ACC2 ACC1 ACC0 (BYTE)

ENDEREÇO DE BIT END87 86 85 84 83 82 81 80 :80

Nomes: P0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 (BYTE)

ENDEREÇO DE BIT END97 96 95 94 93 92 91 90 :90


19/26



8031

8031

8051

8051

LT36DLT36D


Detalhes dos registradoresDetalhes dos registradores

- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

ENDEREÇO DE BIT ENDA7 A6 A5 A4 A3 A2 A1 A0 :A0


ENDEREÇO DE BIT ENDB7 B6 B5 B4 B3 B2 B1 B0 :B0


ENDEREÇO DE BIT ENDF7 F6 F5 F4 F3 F2 F1 F0 :F0h

Nomes: B - - - - - - - - (BYTE)

20/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

ENDEREÇO DE BIT ENDD7 D6 D5 D4 D3 D2 D1 D0 :D0

Nomes: PSW PSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.1 (BYTE)Função CY AC F0 RS1 RS0 OV - P

CARRY

AUXILIXARCARRY

PARITY

REG. USOGERAL BANK

SELECT

OVER FLOW

21/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

O “BANCO 0” É O QUE AMÁQUINA “APONTA”QUANDO SE LIGA A

MÁQUINA OU SE FORÇAUM “RESET”

RS1 RS0 BANCO

0 0 BANCO 0

0 1 BANCO 1

1 0 BANCO 2

1 1 BANCO 3

BANCO 0 RS0=0 e RS1=0 00h a 07hBANCO 1 RS0=0 e RS1=1 08h a 0FhBANCO 2 RS0=1 e RS1=0 10h a 17hBANCO 3 RS0=1 e RS1=1 18h a 1Fh

Endereços dos bytes intituladossempre de R0 a R7

22/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

NomesRam Interna: "nomes" dos registradores

Endereço Absoluto

Bits no PSW

BANCO 3

R7 1Fh

RS1 1

RS0 1

R6 1EhR5 1DhR4 1ChR3 1BhR2 1AhR1 19hR0 18h

BANCO 2

R7 17h

RS1 1

RS0 0

R6 16hR5 15hR4 14hR3 13hR2 12hR1 11hR0 10h

BANCO 1

R7 0Fh

RS1 0

RS0 1

R6 0EhR5 0DhR4 0ChR3 0BhR2 0AhR1 09hR0 08h

BANCO 0

R7 07h

RS1 0

RS0 0

R6 06hR5 05hR4 04hR3 03hR2 02hR1 01hR0 00h

23/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

ANTES

RAM INTERNA

BYTE

FFh

30h

RAM INTERNA BYTE E

BIT

2Fh

20h

BANCO 31Fh

BANCO 2

BANCO 1

07h

BANCO 0

00h

DEPOIS

FFh

30h 2Fh 20h

B31Fh

B2

B1

07h

B0

00h

SP

SP

SP

UsandoMOV SP,#1Fh

No Reset

24/26



8031

8031

8051

8051

LT36DLT36D



- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

ENDEREÇO DE BIT END*/7 */6 */5 */4 */3 */2 */1 */0 :87h

Nomes: PCON SMOD X X X GF1 GF0 PD IDL (BYTE)

25/26



8031

8031

8051

8051

LT36DLT36D


26/26


- Cap 2 – 2.0

- Cap 2 – 2.1

- Cap 2 – 2.2

- Cap 2 – 2.3

- Cap 2 – 2.4

REGISTRADORES DE FUNÇÕES

ESPECIAIS

FFh

80h

7FhBYTE

ENDEREÇÁVEL

30h

2FhBYTE OU BIT

ENDEREÇÁVEL

20h

1FhBANCO 3

18h

17hBANCO 2

10h

0FhBANCO 1

08h

07hBANCO 0

00h

Documents

Aula 05 - 2º sem. 2013 - Microcontroladores LT36D - [email protected] 80318051LT36D Prof.: Paulo Denis Garcez da