Aula 14 Pdh114

Sistemas Telefnicos e de Comunicao

Profs: Paulo J. da Costa Cunha e Selmar Tarcsio Mendes

PDH Plesiochronous Digital Hierarchy


Plesios (Quase) Kronos (Tempo)

Objetivo: Necessidade de aumentar o nmero de canais transmitidos nos cabos com transmisso PCM.

Multiplexao Plesicrona: Multiplexao no tempo de sinais com a mesma frequncia nominal mas com relgios

(clocks) independentes. A multiplexao realizada por bit

exceto os 2Mbps que por byte.

Bits de Justificao: Como a taxa de bits podem ser ligeiramente diferentes para se agrupar vrios canais as

taxas devem ser uniformizadas.

Desenvolvida nas dcadas de 60 e 70

Plesicronos-Quase Sncronos


Caractersticas

Projetada para aplicaes Ponto-a-Ponto

Dificuldade para Insero e Derivao de tributrios

Pouca capacidade para gerncia de rede

Existncia de 03 Hierarquias: Europia, Americana e

Japonesa

Multiplexao a partir de E1 realizada por bits e no mais

por bytes

Padronizao Parcial (altas taxas e interfaces de

linha no padronizadas)


PDH - Multiplex

A Multiplexao de 30 canais de voz mais 2 canais

de sinalizao e controle transmitida em um canal

de 2Mbps chamado E1.

O PCM-30 com 30 canais a base da multiplexao

digital

Para multiplexao de mais de 30 canais

necessria a utilizao de taxas superiores da PDH

A hierarquia de multiplexao da PDH comea no

E1 e as taxas vo subindo passando pelo E2 (2xE1),

E3(4xE2) e E4(4xE3).


PDH - Multiplex

Na multiplexao PDH as bordas de subida e

descida do clock no so coincidentes.

Em um sistema sncrono as bordas de subida e

descida do clock so coincidentes em todos os

equipamentos

A multiplexao de vrios tributrios pode ser

conseguida multiplexando-se bit por bit ou byte por

byte.

Byte interleaving Multiplexao E1

Bit interleaving. Demais taxas


BIT INTERLEAVING


BYTE INTERLEAVING

MULTIPLEXAO Byte por Byte


As trs hierarquias

PDH (Plesiochronous Digital Hierarchy)

Japo USA Europa

J1 1,5 Mbit/s T1 1,5 Mbit/s E1 2 Mbit/s

J2 6 Mbit/s T2 6 Mbit/s E2 8 Mbit/s J3 32 Mbit/s T3 45 Mbit/s E3 34 Mbit/s J4 98 Mbit/s T4 140 Mbit/s E4 140 Mbit/s


Hierarquia Digital Americana

PCM

de 1a

ordem

1

24

64kbit/s

PCM de

2a

ordem

1544kbit/s

4 3 2

PCM

de 3a

ordem

6312kbit/s

4 3 2

5 6 7

PCM

de 4a

ordem

44736kbit/s

3 2

5 6

4 274176kbit/s

Designao Denominao Taxa exata de

bits

Quant. de

Tributrios

DS0 64 kbit/s 64 kbit/s -

DS1 (T1) 1,5 Mbit/s 1,544 Mbit/s 24

DS2 (T2) 6,3 Mbit/s 6,312 Mbit/s 4

DS3 (T3) 44 Mbit/s 44,736 Mbit/s 7

DS-4 (T4) 274 Mbit/s 274,176 Mbit/s 6


Hierarquia Digital Europia

(adotada no Brasil)

30

PCM

de 1a

ordem

1 64kbit/s 2048kbit/s

PCM de

2a

ordem 4 3 2

8448kbit/s

PCM

de 3a

ordem 4 3 2

34368kbit/s

PCM

de 4a

ordem

3 2

4 139264kbit/s

Designao Denominao Taxa exata de

bits

Quant. de

Tributrios

Ordem 0 64 kbit/s 64 kbit/s -

Primeira Ordem (E1) 2 Mbit/s 2,048 Mbit/s 32

Segunda Ordem (E2) 8 Mbit/s 8,448 Mbit/s 4

Terceira Ordem (E3) 34 Mbit/s 34,368 Mbit/s 4

Quarta Ordem (E4) 140 Mbit/s 139,264 Mbit/s 4

Sem designao 565 Mbit/s 564,992 4


Comparativo das Hierarquias Digitais


Caractersticas do PDH - Brasil

As interfaces eltricas so padronizadas tambm at o 4o

nvel

As interfaces pticas no so padronizadas em qualquer

nvel

So destinados poucos bits para a gerncia nos nveis

padronizados

Utiliza estrutura padronizada europia at o 4o nvel o

quinto nvel no padronizado (565Mbit/s)


PCM

1a

Ordem 30

1

2048

1 PCM

2a

Ordem 4

8448

PCM

3a

Ordem 4

1

34368

PCM

4a

Ordem 4

1

139264

64

2048

8448

34368

Duplo

Salto 16

1

34368 2048

Triplo

Salto 64

1

139264 2048

Taxas em kbit/s

n

1

Agregado Tributrios

30canais

120canais

480canais

1920canais

EQUIPAMENTOS DA PDH


EQUIPAMENTOS DA PDH

TM

TRIBUTRIOS AGREGADO

TM = TERMINAL MULTIPLEXADOR


INTERFACES PADRONIZADAS

2M SIM

8M SIM

34M SIM

565M NO

140M SIM


2M NO

8M NO

34M NO

565M NO

140M NO

INTERFACES DE LINHA

PADRONIZADAS


TM ETL TM ETL

Interface Proprietria

INTERFACES DE LINHA NO PADRONIZADAS

Interface Padronizada Interface Padronizada


SADA

A

B

C

D

TM

1 byte

ou

1 bit

DIFICULDADE DE DERIVAO E

INSERO DE TRIBUTRIOS

MULTIPLEXAO


ENTRADAS COM PEQUENAS VARIAES DE

FREQUNCIA EM RELAO NOMINAL

A

B

C

D

SADA TM ENTRADAS

NECESSIDADE DE MECANISMOS DE

SINCRONIZAO

DIFICULDADE DE DERIVAO E

INSERO DE TRIBUTRIOS


Necessidade de Justificao Central

A

Central

B

Central

C

Central

D

50ppm

=102,4bps

TDM

2

ordem

8,442Mbps

2,048102 Mbps

2,048 Mbps

2,047898 Mbps

2,047950 Mbps


Necessidade de Justificao

Como ocorrem diferenas entre os diversos relgios

(Clocks) dos sinais a serem multiplexados necessrio

sincroniz-los uma vez que a multiplexagem realizada

por bit.

Ordem Velocidade nominal de

transmisso (kbit/s)

Tolerncia Mxima

ppm Hz

- 64 100 6,4

1a

2048 50 102,4

2a

8448 30 253,4

3a

34368 20 687,4

4a

139264 15 2088,9


A

B

C

D

SADA 1 2 3 4 1 2 4 5 1 2 1 3 2 3 3

1 5 4 3 2

1 3 2

4 3 2 1

4 3 2 1

ERROS

Na PDH as entradas correspondem aos tributrios.

Na SDH as entradas correspondem aos VCs.

Necessidade de Justificao


SINC_B

A

B

SADA SINCRONIZADOR

SINCRONIZADOR

SINC_A

SINC_B

M

U

X

SINC_A

SADA

A

B

I - INFORMAO OJ - OPORTUNIDADE DE JUSTIFICAO

OJ I I I OJ I I OJ I I I OJ I

OJ I I I OJ I I OJ I I I OJ I

I I I I I I I I I I I I I

I I I I I I I I I

Justificao


Bits de Justificao so ento inseridos durante a multiplexao

a fim de sincronizar os sinais de entrada

Os bits de justificao, que no possuem informao (bit

stuffing), so identificados e retirados durante o processo de

demultiplexao.

Devido a insero destes bits de justificao impossvel

identificar em nveis superiores as informaes relacionadas aos

canais elementares dos nveis inferiores.

Justificao


Estrutura de Quadro no Facilita a

Insero e Derivao de Tributrios

PDH Adequada para Aplicaes Ponto-a-Ponto

DIFICULDADE DE DERIVAO

E INSERO DE TRIBUTRIOS


Insero e Derivao de Tributrios

Para se derivar um tributrio de 2Mbit/s a partir de um sinal de

140Mbit/s necessrio percorrer todos os nveis inferiores a

140Mbit/s at chegar ao 2M desejado

Cliente 2Mbit/s

8

2

8

2

34

8

34

8

140

34

140

34 ELO

140Mbit/s

ELO

140Mbit/s


Rede PDH

ELO

1

4

1

1

4

2

1

4

3

1

4

4

1 ELO

1

4

1

1

4

2

1

4

3

1

4

4

1

2,048Mbps 8,448Mbps

34,368Mbps

139,264Mbps 139,264Mbps

34,368Mbps

8,448Mbps

2,048Mbps

Aplicaes

Ponto a Ponto


ESTRUTURA DE QUADRO 8.448 kbit/s A

TM 8.448kbit/s B

C

D

2.048bit/s

212 bits 212 bits 212 bits 212 bits

T

OH CJ OJ I I CJ I CJ I

1 1 1 0 1 0 0 0 0 1

CJA CJB CJC CJD

H1 OH =

OJA OJB OJC OJD OJ =

CJ =

IA IB IC ID IA IB IC ID .... I =

Bits I por Quadro =

200 + 208 + 208 + 204 = 820

H2 Durao do Quadro

T = (1/8.448) x (4 x 212)

T = 100,38 s Gerenciamento


ESTRUTURA DE MULTIPLEXAO NA PDH

8M

x4

2M

x4

Justificao (Mapeamento)

Multiplexao

Alinhamento (Overhead)

34M 140M

x4


ESTRUTURA DE MULTIPLEXAO NA PDH

Justificao (Mapeamento)

Processo de sincronismo dos tributrios acrscimo

de bits de OJ e CJ

Multiplexao

Entrelaamento de bits podem ocorrer erros se no

houver justificao

Alinhamento (Overhead)

Bits de alinhamento determinam o incio do quadro


Gerenciamento

Pouca Capacidade para Gerncia de Rede.

Cerca de 0,5% utilizado para Gerncia de Rede (Alarme remoto).

Dificuldade para monitorar o desempenho da rede.


Porque voc

precisa da SDH?


SUA REDE DEVER RECEBER VRIOS TIPOS DE DADOS DE ENTRADA? (PDH, ANALGICO, ATM, FRAME RELAY, VDEO ....)

SUA REDE DEVER COMPORTAR VRIAS FREQNCIA DE ENTRADA (FAIXA LARGA)?

SUA REDE OFERECER SERVIOS COM CONFIABILIDADE?

SUA REDE OFERECER FLEXIBILIDADE DE ARQUITETURA?

SUA REDE TER QUE CONVIVER COM OUTRAS REDES DE ALTA VELOCIDADE? NA MESMA FIBRA? NO MESMO CABO?


A SDH Synchronous Digital Hierarchy a soluo!


EXERCCIOS

1) Quais as taxas dos sinais agregados dos equipamentos

multiplexadores da PDH?

2) Considerando uma cadeia de equipamentos PCM de 1a, 2a, 3a e 4a

ordem, quantos canais de voz (64 kbit/s) podem ser transmitidos pelo

sinal de 140 Mbit/s?

3) Quais as interfaces de linha padronizadas para a PDH?

4) Como se denomina a tcnica utilizada para sincronizar sinais

tributrios em equipamentos multiplexadores da PDH?

5) Porque o bit de enchimento pode no possuir dado til?

6) Qual a diferena entre os bis CJ e OJ

Documents

Aula 14 Pdh114