Introdução ao Teste de Microcircuitos - Moodle @ …moodle.fct.unl.pt/.../0/Teste_e_Analise_de_Falhas/IC_Testing.pdf · numa placa gráfica multiplica por dez o prejuízo: € 150

1/30Guilherme LavaredaMicroelectrónica III – Mestrado em Eng.ª Microelectrónica e Nanotecnologia

Teste de Microcircuitos

Introdução aoTeste de Microcircuitos



Sumário

1. Introdução1.1 Fases da Produção de um Microcircuito1.2 Tipos de Testes

2. Engenharia de Testes2.1 Interacção entre as fases de fabrico2.2 A importância da engenharia de testes2.3 Testes nas diferentes fases do produto

3. Análise das Falhas3.1 Distribuição temporal das falhas3.2 Tipos de falhas3.3 Tipos de análise de falhas3.4 Procedimento de análise de falhas3.5 Importância e dificuldade da localização da falha3.6 Observação e análise da falha3.7 Acções e medidas correctivas

4. Exemplos típicos de falhas a longo prazo4.1 Ruptura do dieléctrico com o tempo4.2 Danos provocados por portadores quentes4.3 Electromigração



1. Introdução

Fases da Produção de um Microcircuito:

1. Projecto

Nível funcional

Nível lógico

Nível Eléctrico

Nível físico



1. Introdução


2. Fabrico

Etapas de altatemperatura

(Ox, Dif, Epitax)Etapas de gravação

Etapas de baixa temperatura (CVD, PVD)



1. Introdução


3. Teste



1. Introdução

Tipos de Testes:

3.1 – Testes funcionais



1. Introdução

Tipos de Testes:

3.2 – Testes paramétricos dc



1. Introdução

3.2 – Testes paramétricos ac

Tipos de Testes:



1. Introdução

Tipos de Testes:

3.2 – Testes estruturais (eléctricos)



2. Engenharia de Testes

Engenharia deTestes

Engenharia deProjecto

Engenharia deProcesso

2.1 Interacção entre as fases de fabrico

• Limitações e possibilidades do processo de fabrico• Tolerâncias do processo de fabrico e regras de projecto• Problemas no encapsulamento

• Funcionamento do circuito• Testabilidade do circuito• Identificação e resolução de

erros de projecto

• Limitações e possibilidades do processo de fabrico

• Identificação e resolução deproblemas de processo




2.2 A importância da engenharia de testes

- A “regra do dez”:Cada vez que um item defeituoso não é detectado e é utilizadonum sistema mais complexo o custo da falha é multiplicado por 10.

Ex.:

1- Um IC de memória defeituoso custa € 15 (tal como os bons).

2- A não detecção dessa falha e a utilização dessa memórianuma placa gráfica multiplica por dez o prejuízo: € 150.

3- A não detecção da falha na fase anterior e a utilização dessaplaca num computador multiplica por dez o custo anterior: € 1500!




2.2 A importância da engenharia de testes

- Design for Testability (DfT):Quando se projecta um IC deve-se pensar desde logo no teste, deixando:• PADs de teste em zonas chave dos circuitos fabricados• Circuitos teste (drop-in circuits) que executem funções de teste

- Um projecto que cumpra as regras DfT tem de ser:

• Controlável

• Observável

Ter a capacidade de controlar partes específicas do circuito para poderaplicar tensões ou correntes.

Ter acesso à observação da resposta do circuito aos estímulos de teste.




2.3 Testes nas diferentes fases do produto

• Testes na fase de desenvolvimento do produto

Durante o projecto e a prototipagem são feitos testes exaustivos, comcaracterização completa do processo de fabrico e a correlação entreo projecto, o fabrico e os resultados finais obtidos no teste.

Nesta fase existem muitos circuitos de teste presentes na wafer para além do circuito de prototipagem completo.

• Testes na fase de produção

Na fase de produção em massa do produto os testes devem ser sintéticosde forma a não aumentar muito o custo de produção, mas mantendo a capacidade de identificar os circuitos que falham.Os testes são feitos por máquinas automáticas (ATE – automatic test equipment)





• Testes na fase de desenvolvimento do produto

1 – Fase de Projecto (simulações)

a) Simulação funcional

b) Simulação lógica

c) Simulação eléctrica

d) Verificação das DRCs

2 – Fase de Fabrico (prototipagem)

a) Verificação da funcionalidade

b) Despistagem de erros de projecto

c) Caracterização do IC de referência






- Testes na wafer (conformidade de caractrísticas: ρ, contam., planicidade, etc)

- Testes após cada etapa fundamental (oxidações, difusões, implantes, etc):espessura, prof. de junção, ρs, etc.

- Testes paramétricos nos dispositivos por amostragem, após estarem completos Vth dos MOSFETs, valores de R, C, etc

- Testes de funcionamento nos drop-in circuits

Front-end:






- Teste exaustivo na wafer antes do corte (testes funcionais e paramétricos):Os circuitos que falham são marcados fisicamente (com um ponto dede tinta) ou electrónicamente (em base de dados)

- Corte da bolacha, micro-soldadura e encapsulamento dos circuitos que passaram o teste anterior.

- Testes paramétricos, funcionais e estruturais nos ICs encapsulados (1º nível)Averigua se o corte e o encapsulamento danificaram os ICs

- Envelhecimento precoce (burn-in)Os ICs são expostos a testes de stress térmico e eléctrico durante algumas horas que expõem problemas que só apareceriam meses ouanos mais tarde, durante o período de vida útil.

Back-end:

- Testes paramétricos, funcionais e estruturais nos ICs encapsulados (2º nível)Elimina os circuitos que falharam devido ao burn-in.





• Testes na fase de produção (fluxograma)



3. Análise das Falhas

3.1 Distribuição temporal das falhas:

“Curva da banheira”




3.1 Distribuição temporal das falhas:

“Curva da banheira com burn-in”



3.2 Tipos de falhas:

• ModeradasCircuito não atinge a velocidade pretendidaSaídas não atingem níveis lógicosSaídas com ruído

• GravesFuncão projectada não é executadaSaídas não respondem ao estímulo das entradasPotência dissipada causa ruptura do IC




3.3 Tipos de análise de falhas:

• Não destrutivasTestes eléctricos (curvas I(V), R, C, L)Testes de raios XTestes de ultrasons (ecografia)

• DestrutivasDesencapsulamento e observação (planar)Observação em corte (SEM), com ou sem desencapsulamentoDesencapsulamento e localização térmica por CL ou IVErosão de camadas (deprocessing) e observação




3.4 Procedimento de análise de falhas (destrutivo):


1. Identificação da falha (testes eléctricos)

2. Deprocessing(desencapsulamento e remoção da passivação)

3. Localização macroscópica (testes térmicos – CL, IV)(testes eléctricos internos – microprovador)

4. Localização microscópica(microscópios ópticos, SEM)

5. Análise estrutural, inspecção e caracterização física(Erosão de camadas - Focused Ion Beam)(Observação SEM planar, corte)(Observação TEM corte)(Análises SPM (AFM, STM) planar)(Análises especiais AES, XPS)




3.5 Importância e dificuldade da localização da falha

Microprocessador à escala real Escala da falha




3.6 Observação e análise da falha- Microscopia Óptica:

Permite observar linhas relativamente longasPermite observar em profundidade através de camadas transparentesNão permite boas resoluções abaixo de 1µm

- Microscopia Electrónica:Permite observar à escala do nanómetroPermite análise química EDS qualitativa e quantitativaNão permite observar em profundidade, requerendo remoção sequencial de camadas.

- Microscopia SPM (Scanning Probe Microscope):Permite observar à escala atómicaCaracteriza topografia, potencial electrostático, capacidade eléctrica, etcNão tem sensibilidade química

- Análises Especiais Localizadas (AES, XPS):Permitem análises químicas à escala do nanómetroPermitem análises de superfície (XPS) e em volume raso (Auger)Permitem análises em volume profundo recorrendo ao FIB




3.6 Observação e análise da falha- Microscopia de fotoemissão (IV):

Permite observar zonas com temperatura diferente




3.7 Acções e medidas correctivas

- Determinação da origem da falha: Projecto ou Processo?

-Projecto: Redefinição do projecto no subcircuito que falhouProcura de casos similares nos outros subcircuitos.

-Processo: Redefinição dos procedimentos de processo

(tempos e temperaturas, projecto vertical, etc)Procura de contaminação química (reagentes)Procura de contaminação física (partículas)



4. Exemplos típicos de falhas a longo prazo

4.1 Ruptura do dieléctrico com o tempo(Time Dependent Dielectric Breakdown (TDDB))

- Desgaste das propriedades dieléctricas di SiO2 levando à formação de umcaminho condutor ao longo do material.

- É fortemente afectado pelo número de defeitos existentes no óxido produzidodurante o fabrico do IC.

- Defeitos provêm de contaminações químicas (defeitos químicos) ou deestados electrónicos não compensados (defeitos físicos)

- Os defeitos físicos são induzidos pelos processos térmicos devido aosdiferentes coeficientes de expansão térmica do Si e do SiO2.

- As ligações pendentes funcionam como armadilhas para os portadores e reduzem a performance dos dispositovos

- Os portadores armadilhados aumentam o campo localmente intensificandoa corrente de tunelamento que com o tempo pode formar um pin-hole noSiO2.



4.2 Danos provocados por portadores quentes(Hot Carrier Damage)

- Deterioração do Si do canal dos MOSFETs devido a correntes fortes

- Ocorre scattering de portadores pela malha cristalina e alguns são injectadosno SiO2.

- A acumulação de portadores na interface Si/SiO2 vai aumentar o Vth.

- Dá-se o aumento gradual de Vth até atingir VDD – MOSFET diminui ID até atingiro estado de “sempre ao corte”.

- Os portadores injectados no SiO2 podem dar início ao processo de TDDB.




4.3 Electromigração

- Ocorre nas pistas metálicas (maioritáriamente) de Al

- É a difusão de átomos do metal na direcção do fluxo de corrente de electrões.

- Esta difusão dá-se ao longo das fronteiras de grão das pistas de Al.

- Nos locais onde as fronteiras de grão são divergentes ocorre umestreitamento da pista

- O estreitamento leva a um aumento da densidade de corrente local que levaà intensificação do efeito

- No limite, ocorre o efeito de fusível e a pista fica interrompida


Documents

Introdução ao Teste de Microcircuitos - Moodle @ …moodle.fct.unl.pt/.../0/Teste_e_Analise_de_Falhas/IC_Testing.pdf · numa placa gráfica multiplica por dez o prejuízo: € 150