Upload
rogerio-ferreira-brito
View
264
Download
1
Embed Size (px)
Citation preview
7/21/2019 Lista_07 - Circuitos Aritmticos.pdf
1/3
UFU FEELT JosuMorais 1
UNIVERSIDADE FEDERAL DE UBERLNDIAFACULDADE DE ENGENHARIA ELTRICA
GEE027Eletrnica Digital (EDG)
Lista no07Circuitos Aritmticos
1)Fazer os exerccios em anexo:5.4.10 5.4.16
7/21/2019 Lista_07 - Circuitos Aritmticos.pdf
2/3
UNIVERSIDADE FEDERAL DE UBERLNDIAFACULDADE DE ENGENHARIA ELTRICA
Apostila de Eletrnica Digital
5.4 EXERCCIOS PROPOSTOS
5.4.1) Elabore um codificador Decimal/Binrio para, a partir de um teclado com
chaves numeradas de 0 a 3, fornecer nas sadas o cdigo correspondente. Considere que
as entradas das portas em vazio equivalem aplicao de nvel lgico 1.
5.4.2) Projete um circuito combinacional para em um conjunto de 4 fios,
fornecer nvel 0 em apenas um deles por vez (estando os demais em nvel 1), conforme
seleo binria aplicada s entradas digitais.
5.4.3) Elabore um decodificador 3 para 8 onde, conforme as combinaes entre
os 3 fios de entrada, 1 entre os 8 fios de sada ativado (nvel 1).
5.4.4) Desenvolva um circuito que transforme o cdigo BCD8421 para o cdigo
de Johnson.
5.4.5) Projete um decodificador do cdigo Gray para o excesso 3. D apenas as
expresses simplificadas.
5.4.6) Projete um decodificador para, a partir de um cdigo binrio, escrever a
seqncia de 1 a 5 em um display de 7 segmentos catodo comum.
5.4.7) Escrever a seqncia da figura abaixo em um display de 7 segmentos
anodo comum, a partir de um cdigo binrio.
0 1 2 3 4 5 6 7
Caractere
Caso
5.4.8) Monte a tabela e simplifique as expresses do decodificador de cdigo
Gray para hexadecimal, visualizado em um display de 7 segmentos catodo comum.
111
7/21/2019 Lista_07 - Circuitos Aritmticos.pdf
3/3
UNIVERSIDADE FEDERAL DE UBERLNDIAFACULDADE DE ENGENHARIA ELTRICA
Apostila de Eletrnica Digital
5.4.9) Faa o projeto e desenhe o circuito para, a partir de um cdigo binrio,
escrever a seqncia do sistema hexadecimal em um display de 7 segmentos anodocomum.
5.4.10) Mostre como um bloco somador completo pode ser utilizado para efetuar
a soma de 3 nmeros de 1 bit.
5.4.11) Esquematize, em blocos, um sistema subtrator para 2 nmeros de 4 bits.
5.4.12) Utilizando o sistema obtido no exerccio 5.4.11, faa um estudo e
conclua qual o resultado obtido no caso de o minuendo (A3A2A1A0) ser menor que o
subtraendo (B3B2B1B0).
5.4.13) Elabore um circuito meio somador (M=0) / meio subtrator (M=1).
5.4.14) Esquematize, em blocos, um sistema somador/subtrator completo para 2
nmeros de 4 bits.
5.4.15) Utilizando blocos de somadores completos, elabore um sistema subtrator
para 2 nmeros de 2 bits.
5.4.16) Utilizando blocos de somadores completos, elabore um sistema para 2
nmeros de 2 bits que faa soma ou subtrao, conforme o nvel aplicado a uma entrada
de controle M. (M=0 para soma e M=1 para subtrao).
RESPOSTA DOS EXERCCIOS - NO XEROX
112