Sistemas DigitaisFabiano Camargo Rosa Fundamentos de Eletrônica Digital Com PLD Fabiano Camargo Rosa © 2009 Pearson Education Portas Lógicas

Sistemas DigitaisFabiano Camargo Rosa

Fundamentos de Eletrônica Digital

Com PLD

Fabiano Camargo Rosa

© 2009 Pearson Education

Portas Lógicas


Quando a entrada está em nível lógico ALTO, a saída estará em nível lógico BAIXO; Quando a entrada esta em nível lógico baixo, a saída estará em ALTO

INVERSORA A X

InputA X

Output

BAIXO(0) ALTO (1)ALTO (1) BAIXO (0)


INVERSORA

Exemplos de ondas:

A

X

A X


A porta AND produz uma saída de nível ALTO apenas quando todas as entradas forem nível ALTO

PORTA AND

InputsA B X

Output

0 00 11 01 1

00 01

A

B

X &A

BX

A operação AND é representada através de uma multiplicação. X = A .B ou X = AB.


Exemplos de onda:

A

XOperação AND é usada em programação de computadores como uma máscara seletiva. Se você quiser manter certas partes de um número binário, mas zerar os outros bits, você pode definir uma máscara com um

na posição dos bits mantidos.

PORTA ANDA

B

X

B

0000001110100011 AND 00001111, qual é o resultado?

&A

BX


A porta OR produz nível ALTO na saída quando qualquer uma das entradas for nível ALTO, A saída será nível baixo quando todas as entradas estivem em nível Baixo

PORTA OR

A operação OR é representada através de uma operação de adição. X = A + B.

InputsA B X

Output

0 00 11 01 1

01 11

A

B

X AB

X≥ 1


Formas de onda:

A

XA operação OR é usada na computação para colocar certos bits de um número em nível ALTO.

PORTA OR

B

A

B

X AB

X≥ 1

00110011 OR 10011000 qual é o resultado?

10111011


A porta NAND produz nível baixo na saída quando todas as entradas estão em nível ALTO, caso contrário, a saída estará em nível BAIXO.

PORTA NAND

InputsA B X

Output

0 00 11 01 1

11 10

A

B

X A

BX&

A operação NAND é representada da seguinte forma:

X = A .B


Formas de ONDA:

A

X

A porta NAND é particularmente útil porque é uma porta "universal" - todas as outras portas básicas podem ser construídas a partir de portas NAND.

PORTA NAND

B

Como implementar a operação de inversão utilizando uma porta NAND?

A

B

X A

BX&


A porta NOR produz nível BAIXO na saída quando qualquer uma das entradas for nível ALTO; Se todas as entradas estiverem em nível baixo, a saída será nivel ALTO

PORTA NOR

InputsA B X

Output

0 00 11 01 1

10 00

A

B

X AB

X≥1

A operação NOR é representada da seguinte forma:

X = A + B.


Forma de onda:

A

XOperação NOR produz nível BAIXO se as entradas forem nível BAIXO.

PORTA NOR

B

Quando o LED estará aceso no circuito ao lado?

Quando qualquer uma das entradas for nível ALTO.

A

CB

D

X

330 W

+5.0 V

A

B

X AB

X≥1


A porta XOR produz nível ALTO na saída quando a quantidade de entradas em nível ALTO for ímpar.

PORTA XOR

InputsA B X

Output

0 00 11 01 1

01 10

A

B

X AB

X= 1

A operação XOR é escrita como: X = AB + AB. Alternativamente : X = A + B.


Forma de onda:

A

XA porta XOR produz nível ALTO na saída quando apenas uma das entradas está em nível ALTO

PORTA XOR

B

Se as formas de onda A e B frorem invertidas, como ficara a saída?

Não será alterada.

A

B

X AB

X= 1


A porta XNOR produz saída em nível ALTO quando as entradas forem iguais.

PORTA XNOR

InputsA B X

Output

0 00 11 01 1

10 01

A

B

X AB

X

A operação XNOR é esrita como: X = AB + AB. Alternativamente : X = A . B.

= 1


Forma de onda:

A

XA porta XNOR produz nível ALTO quando as entradas são iguais. É bastante utilizada para comparação

PORTA XNOR

B

Se a foram de onda A é invertioda e a B mantida, qual será o efeito na saída?

A saída é invertida.

A

B

X AB

X= 1


As duas principais famílias lógicas são a TTL e a CMOS. Enacapsulamento para os circuitos lógicos.

Circuito Integrado

14 13 12 11 10 9 8

1 2 3 4 5 6 7

0.335 – 0.334 in.

0.228 – 0.244 in.

Lead no.1identifier

14 13 12 11 10 9 8

1 2 3 4 5 6 7

0.740 – 0.770 in.

0.250 ± 0.010 in.

Pin no.1identifiers

14

1

14

1

DIP package SOIC package


Algumas configurações de portas lógicas.

Circuito Integrado

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'00

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'04

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'08

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND' 02

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'10

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'11

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'20

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'21

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'27

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'32

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'86

14

1

8

7

9

6

10

5

11

4

12

3

13

2

VCC

GND'30


Símbolos lógicos mostram as portas e os pinos associados.

Circuito Integrado

VCC

(13) (11)(12)(10)(9)(5)(4)(2)(1)

(6)

(3)

(8)

(1)(3)

(2)

(4)(6)

(5)

(9)(8)

(10)

(12)(11)

(13)

(14)

(7)GND

&


Data sheets incluem limites e condições fixados pelo fabricante, bem como características DC e AC. Por exemplo, algumas características de uma porta 74HC00A são:

Circuito Integrado

Parameter Value UnitSymbolDC Supply Voltage (Referenced to GND) – 0.5 to + 7.0 V VVCCDC Input Voltage (Referenced to GND) –

–

0.5 to V +0.5 V VCC0.5 to V +0.5 V VCC

V inDC Output Voltage (Referenced to GND)VoutDC Input Current, per pin ± 20 mAI in

DC Output Current, per pin ± 25 mAIoutDC Supply Current, V and GND pinsCC ± 50 mAICCPower Dissipation in Still Air, Plastic or Ceramic DIP † 750

500450

mWPDSOIC Package †

TSSOP Package †Storage Temperature °CTstg –65 to + 150

Lead Temperature, 1 mm from Case for 10 Seconds °CTL260300

Plastic DIP, SOIC, or TSSOP Package Ceramic DIP

MAXIMUM RATINGS

Selected Key Terms

Inverter

Truth table

Timing diagram

Boolean algebra

AND gate

A logic circuit that inverts or complements its inputs.

A table showing the inputs and corresponding output(s) of a logic circuit.

A diagram of waveforms showing the proper time relationship of all of the waveforms.

The mathematics of logic circuits.

A logic gate that produces a HIGH output only when all of its inputs are HIGH.

Selected Key Terms

OR gate

NAND gate

NOR gate

Exclusive-OR gate

Exclusive-NOR gate

A logic gate that produces a HIGH output when one or more inputs are HIGH.

A logic gate that produces a LOW output only when all of its inputs are HIGH.

A logic gate that produces a LOW output when one or more inputs are HIGH.

A logic gate that produces a HIGH output only when its two inputs are at opposite levels.

A logic gate that produces a LOW output only when its two inputs are at opposite levels.

1. Selecione a tabela-verdade da porta AND de 2 entradas


0 00 11 01 1

InputsA B X

Output

0 00 11 01 1

10 00

InputsA B X

Output

0 00 11 01 1

InputsA B X

Output

InputsA B X

Output

0 00 11 01 1

01 11

a. b.

c. d.

0110

00 01

2. A tabela-verdade da porta NOR é?


0 00 11 01 1

InputsA B X

Output

0 00 11 01 1

InputsA B X

Output

0 00 11 01 1

InputsA B X

Output

InputsA B X

Output

0 00 11 01 1

a. b.

c. d.

0110

00 01

10 00

01 11

3. A tabela-verdade da porta XOR é?


0 00 11 01 1

InputsA B X

Output

0 00 11 01 1

InputsA B X

Output

0 00 11 01 1

InputsA B X

Output

InputsA B X

Output

0 00 11 01 1

a. b.

c. d.

0110

00 01

10 00

01 11


4. O símbolo representa a operação

a. OR

b. AND

c. NOR

d. XOR

AB

X≥ 1


5. O símbolo representa a operação

a. OR

b. AND

c. NOR

d. XOR

AB

X


6. A porta lógica que produz uma saída ALTA somente quando todas as suas entradas são ALTA é uma?

a. Porta OR

b. Porta AND

c. Porta NOR

d. Porta NAND


7. A expressão X = A + B representa?

a. A OR B

b. A AND B

c. A XOR B

d. A XNOR B


8. Que porta com 2 entradas produz a forma de onda abaixo?

a. Porta OR

b. Porta AND

c. Porta NOR

d. Porta NAND

A

X

B


9. Que porta produz nível ALTO quando o estado das entradas coincidem?

a. OR gate

b. AND gate

c. NOR gate

d. XNOR gate

Answers:

1. c

2. b

3. a

4. a

5. d

6. b

7. c

8. d

9. D

Documents

Sistemas DigitaisFabiano Camargo Rosa Fundamentos de Eletrônica Digital Com PLD Fabiano Camargo Rosa © 2009 Pearson Education Portas Lógicas