380071-Teoria de Eletronica Digital

XD101 - Eletronica Digital

. .

Revisao Principais Autores Descricao da Versao Termino

A Marcelo Martins Maia do Couto Versao Inicial 20/03/2007Jose Domingos Adriano

B Frederico Leite Caputo Nova Versao 21/01/2008

C Leonardo Everton da Costa Correcao da capa 22/07/2013

c© Copyright 2013 por Exsto Tecnologia Ltda.

Todos os direitos reservados

”Desenvolvido e produzido com orgulho no Brasil”

.

Exsto Tecnologia LtdaRua Juca Castelo 219 - CentroSanta Rita do Sapucaı - MG

CEP: 37540-000+55 35 3471 6898www.exsto.com.br

.

2

http://www.exsto.com.br

Sumario

Apostila Teorica 8

1 Introducao a Eletronica Digital 101.1 Diferenciacoes entre Analogico e Digital . . . . . . . . . . . . . . . . . . . . . . . . 10

1.1.1 Voltımetro Analogico Vs Voltımetro Digital . . . . . . . . . . . . . . . . . . 111.2 Vantagens da Eletronica Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2 Sistemas de Numeracao e Conversoes 132.1 Sistema de Numeracao Decimal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132.2 Sistema de Numeracao Binaria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.2.1 Conversao entre os Sistemas Binario e Decimal . . . . . . . . . . . . . . . . 152.3 Sistema de Numeracao Hexadecimal . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.3.1 Conversao entre os Sistemas Binario e Hexadecimal . . . . . . . . . . . . . 172.3.2 Conversao entre os Sistemas Hexadecimal e Decimal . . . . . . . . . . . . . 18

3 Algebra de Boole 203.1 Introducao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203.2 Nıveis Logicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213.3 Elementos Logicos Basicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

3.3.1 Funcao Logica NAO (NOT) ou Inversora . . . . . . . . . . . . . . . . . . . 223.3.2 Funcao Logica E (AND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233.3.3 Funcao Logica OU (OR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243.3.4 Funcao NAO-E (NAND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253.3.5 Funcao NAO-OU (NOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263.3.6 Funcao OU-EXCLUSIVO (XOR) . . . . . . . . . . . . . . . . . . . . . . . . 273.3.7 Funcao NAO-OU-EXCLUSIVO ou Coincidencia . . . . . . . . . . . . . . . 28

3.4 Propriedades das Operacoes Logicas . . . . . . . . . . . . . . . . . . . . . . . . . . 293.4.1 Representacoes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293.4.2 Exemplos de simplificacao das Equacoes Logicas . . . . . . . . . . . . . . . 313.4.3 Fazendo tudo com Portas NAO-E (NAND) . . . . . . . . . . . . . . . . . . 32

3.5 Mapa de Karnaugh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333.5.1 Introducao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333.5.2 Enderecamento de um Mapa de Karnaugh . . . . . . . . . . . . . . . . . . . 333.5.3 Mapa de Karnaugh de tres variaveis . . . . . . . . . . . . . . . . . . . . . . 343.5.4 Mapa de Karnaugh de quatro variaveis . . . . . . . . . . . . . . . . . . . . . 36

3.6 Conclusao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

4 Famılia de Circuitos Logicos Digitais 384.1 Famılia RTL (Resistor-Transistor Logic) e DTL (Diode-transistor Logic) . . . . . . 39

4.1.1 O transistor como chave eletronica . . . . . . . . . . . . . . . . . . . . . . . 394.1.2 Usando a Famılia DTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404.1.3 Melhorando o Desempenho . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

4.2 Famılia TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3


4.2.1 Algumas Caracterısticas da Famılia TTL . . . . . . . . . . . . . . . . . . . 444.2.2 Circuitos Integrados TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

4.3 Famılia CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524.3.1 Aplicacoes Digitais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 534.3.2 Algumas Caracterısticas da Famılia CMOS: . . . . . . . . . . . . . . . . . . 544.3.3 Circuitos integrados CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . 554.3.4 A Funcao Tri-State do 4048 . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

4.4 Interfaceamento entre as famılias TTL e CMOS . . . . . . . . . . . . . . . . . . . . 574.4.1 A saıda TTL deve excitar a entrada CMOS . . . . . . . . . . . . . . . . . . 574.4.2 CMOS excitando uma entrada TTL . . . . . . . . . . . . . . . . . . . . . . 58

5 Circuitos Logicos Combinatorios 595.1 Passos para montagem de um circuito combinacional . . . . . . . . . . . . . . . . . 60

5.1.1 Determinacao das variaveis de entrada e saıda: . . . . . . . . . . . . . . . . 605.1.2 Identificacao do problema . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605.1.3 Determinacao das equacoes logicas simplificadas . . . . . . . . . . . . . . . 615.1.4 Quais componentes comerciais podem ser utilizados . . . . . . . . . . . . . 645.1.5 Desenhar o circuito final . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6 Multiplexadores e Decodificadores 676.1 Codificadores/Decodificadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

6.1.1 Decodificador de n para 2n linhas. . . . . . . . . . . . . . . . . . . . . . . . 676.1.2 Decodificador BCD para Sete Segmentos . . . . . . . . . . . . . . . . . . . . 686.1.3 Codificador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

6.2 Demultiplexador ou DEMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 716.2.1 Multiplexadores/Demultiplexadores . . . . . . . . . . . . . . . . . . . . . . 716.2.2 Multiplexadores ou MUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . 726.2.3 Multiplexadores e Demultiplexadores Analogicos . . . . . . . . . . . . . . . 73

7 Circuitos Aritmeticos 747.1 Meio Somador (Half Adder) e Somador Completo (Full Adder) . . . . . . . . . . . 74

7.1.1 Somador Paralelo Tipo Ripple Carry . . . . . . . . . . . . . . . . . . . . . . 767.2 Somador/Subtrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 777.3 Comparador de Magnitude . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 787.4 Unidade Logica Aritmetica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

8 Circuitos Sequenciais - Flip-flop’s 828.1 Flip-Flop RS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 828.2 Flip-Flop RS com clock e mestre-escravo . . . . . . . . . . . . . . . . . . . . . . . . 858.3 O Flip-Flop JK Mestre-Escravo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 878.4 O Flip-Flop tipo D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 898.5 O Flip-Flop tipo T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 908.6 Transformando Flip-Flop’s . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 908.7 Flip-Flop’s nos Computadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

9 Contadores 939.1 Contador Assıncrono . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 949.2 Contagem programada ou contagem com armadilha . . . . . . . . . . . . . . . . . 959.3 Contadores Up/Down (Progressivos e Regressivos) . . . . . . . . . . . . . . . . . . 979.4 Contadores Sıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

10 Registradores de Deslocamento 10010.1 Tipos de Registradores de Deslocamento . . . . . . . . . . . . . . . . . . . . . . . . 101

4


11 Conversores Analogico/Digital e Digital/Analogico 10411.1 Introducao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

11.1.1 Quantizacao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10411.2 Taxa de Amostragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10511.3 Linearidade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10611.4 Desenvolvimento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10611.5 Aplicacao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

12 Memorias 11012.1 Introducao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11012.2 Memoria volatil . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

12.2.1 Memoria volatil dinamica . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11012.2.2 Memoria volatil estatica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

12.3 Memoria nao volatil . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11112.4 Estrutura e enderecamento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

13 Buffer´s, latch´s e barramentos 11413.1 Barramento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11413.2 Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11413.3 Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

14 Glossario 116

15 Componentes da famılia TTL 118

Caderno de Experiencias 125

16 Aulas Praticas 12616.1 Aula pratica um . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

16.1.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12616.1.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12616.1.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12616.1.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12716.1.5 Questionario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12716.1.6 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12716.1.7 Exercıcios propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

16.2 Aula pratica dois . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13016.2.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13016.2.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13016.2.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13016.2.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13016.2.5 Questionario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13016.2.6 Exemplo resolvido: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13116.2.7 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13116.2.8 Exercıcios Propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

16.3 Aula pratica tres . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13316.3.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13316.3.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13316.3.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13316.3.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13316.3.5 Questionario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13416.3.6 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13416.3.7 Exercıcios propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

5


16.4 Aula pratica quatro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13516.4.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13516.4.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13516.4.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13516.4.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13516.4.5 Questionario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13516.4.6 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13616.4.7 Exercıcios propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

16.5 Aula pratica cinco . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13816.5.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13816.5.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13816.5.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13816.5.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13816.5.5 Questionario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13816.5.6 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13816.5.7 Exercıcios Propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

16.6 Aula pratica seis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14016.6.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14016.6.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14016.6.3 Material necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14016.6.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14016.6.5 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14016.6.6 Exercıcio Propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

16.7 Aula pratica sete . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14116.7.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14116.7.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14116.7.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14116.7.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14116.7.5 Questionario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14116.7.6 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14216.7.7 Exercıcios propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

16.8 Aula pratica oito . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14316.8.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14316.8.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14316.8.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14316.8.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14316.8.5 Questionario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14316.8.6 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14316.8.7 Exercıcios Propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

16.9 Aula pratica nove . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14516.9.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14516.9.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14516.9.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14516.9.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14516.9.5 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

16.10Aula pratica Dez . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14716.10.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14716.10.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14716.10.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14716.10.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14716.10.5 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

16.11Aula pratica onze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

6


16.11.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14816.11.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14816.11.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14816.11.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14816.11.5 Exercıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

16.12Aula pratica doze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14916.12.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14916.12.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14916.12.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14916.12.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14916.12.5 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

16.13Aula pratica treze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15016.13.1 Objetivos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15016.13.2 Referencias: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15016.13.3 Material Necessario: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15016.13.4 Introducao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15016.13.5 Exercıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

Manual de Operacao e Manutencao 151

17 Hardware 15417.1 Modulo da Fonte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15417.2 Modulo dos Potenciometros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15417.3 Modulo de Chaves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15517.4 Modulo Gerador de Pulsos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15517.5 Modulo de Reles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15517.6 Modulo Gerador de Frequencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15517.7 Modulo de Display . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15617.8 Modulo de LEDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15617.9 Modulo Detector de Nıvel Logico (Schmitt Trigger) . . . . . . . . . . . . . . . . . . 157

18 Conteudo do Kit 158

19 Procedimento de Uso e Testes 160

20 Resolvendo Problemas 162Suporte Tecnico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

7


8


Introducao ao Kit de Eletronica

Digital

Uma caminhada de 200 km sempre comeca com um simples passo.

(Proverbio chines)

Procuremos acender uma vela em vez de amaldicoar a escuridao.

(Proverbio chines)

Este material didatico tem como funcao guiar o aluno durante todo o curso de eletronica

digital basica implementado pelo Kit de eletronica digital desenvolvido pela Exsto Tecnologia

(www.exsto.com.br). Este Kit trata das principais aplicacoes de circuitos digitais, que vao desde

o conhecimento de sistemas de numeracao e portas logicas, ate a formacao de sistemas complexos

utilizando componentes integrados compostos de varias portas logicas.

Temos o proposito de explorar os conceitos abordados e imediatamente prover a integracao do

aluno com o prazer da pratica, tornando seu aprendizado mais interessante e consistente. Todo o

conteudo teorico aqui abordado e acompanhado de experiencias praticas, fomentando a vontade

do aluno e aplicar o conhecimento de forma imediata, permitindo que ele possa criar a partir dos

conhecimentos adquiridos.

Em toda apostila foi adotada uma forma de trabalho que permite o aluno visualizar os

conteudos teoricos seguido de exercıcios praticos e propostos. Eles estao dispostos no caderno

de exercıcios no final da apostila, permitindo que o aluno possa desenvolver seu pensamento em

torno do tema recem abordado.

A apostila e dividida em dez unidades: A unidade um trata de diferencas entre os termos

”analogico”e ”digital”. A unidade dois trata dos conceitos basicos de bases e as conversoes entre

elas. A unidade tres trata do conceito eletrico de portas logicas e seu funcionamento. A unidade

quatro visa o entendimento das famılias logicas TTL, CMOS e as conexoes entre esse dispositivos.

A unidade cinco fala sobre os conceitos da logica combinacional e suas propriedades. A unidade

seis trata do uso das portas logicas como multiplexadores e decodificadores. A unidade sete de

alguns circuitos aritmeticos, como os somadores. A unidade oito trata da utilizacao dos circuitos

logicos sequenciais. A unidade nove trata de elementos logicos contadores sıncronos e assıncronos

e finalmente a unidade dez aborda o funcionamento dos registradores de deslocamento e suas

aplicabilidades.

9


Capıtulo 1

Introducao a Eletronica Digital

O campo da eletronica atualmente se divide em diversas areas de atuacao como as areas da

eletrica, de telecomunicacoes e aeroespaciais, por exemplo. Contudo, podemos ainda dividir a

eletronica em duas grandes ideias que certamente quase todos, ja ouviram falar:

• Eletronica Analogica;

• Eletronica Digital.

O Proposito desta apostila e estudar de forma concisa os conceitos de eletronica digital, en-

tendendo ao longo do conteudo quais sao as capacidades destes conceitos e da implementacao dos

mesmos para a resolucao de problemas.

1.1 Diferenciacoes entre Analogico e Digital

Podemos comecar a analise destas diferenciacoes atraves da seguinte pergunta: Quais sao os

parametros utilizados para definir um equipamento como digital ou defini-lo como analogico? Nos

dias de hoje sao encontrados diversos equipamentos com denominacoes Digital ou Analogico, mas

na maioria das vezes esta denominacao e dada pelos proprios fabricantes, entao como podemos

distinguir o que e analogico e o que e digital?

Para responder a primeira pergunta, temos que antes verificar as diferenciacoes, definir o que

e ANALOGICO e o que e DIGITAL. Para isso vamos tomar alguns exemplos:

Figura 1.1: Rampa versus escada.

Tomando por base a figura da esquerda, vemos que se um objeto estiver no meio da rampa

e este objeto ”caminhar”para um ponto mais baixo ou para um o ponto mais alto, ele podera

assumir qualquer uma das infinitas posicoes de altura entre a posicao central e o caminho tomado.

Ao analisarmos a escada podemos ver que o comportamento nao e da mesma forma, pois o objeto

so podera estar em um dos degraus, tendo que, para alcancar os demais degraus tera uma variacao

grande de altura. Sendo assim, podemos dizer, salvo os elementos rudimentares de comparacao,

que a rampa esta para o analogico, assim como a escada esta para o digital.

10


1.1.1 Voltımetro Analogico Vs Voltımetro Digital

Semelhante ao exemplo anterior, podemos verificar que no voltımetro analogico o valor indi-

cado pelo ponteiro pode ocupar infinitas posicoes entre o inicio e o fim da escala. Ja no voltımetro

digital os valores exibidos na tela sao discretos, significando que existe um numero finito de valores

entre o maior e o menor valor.

Analisando os dois exemplos, concluımos que a classificacao analogica deve ser dada a qualquer

equipamento que apresentar infinitas saıdas entre dois pontos preestabelecidos, em contrapartida,

todo equipamento que apresentar finitas saıdas sera dito digital.

Considerando a primeira pergunta feita no inıcio, poderıamos dizer que cientificamente um

dispositivo e analogico quando sua saıda e uma funcao com elementos contınuos e podemos dizer

que o equipamento e digital quando a saıda for composta por uma funcao discreta.

Por exemplo, quando ajustamos a intensidade de uma lampada incandescente, usando o botao

giratorio, voce tera infinitas posicoes para escolher atraves do tempo que ficar girando o botao

entre o seu valor maximo e valor mınimo. Observa-se que esta entrada analogica gera uma saıda

analogica, que e a intensidade de brilho da lampada incandescente. Contudo, quando pressionamos

um botao de um controle remoto, vemos a intensidade do audio variar em pequenos saltos e, em

alguns modelos, aparece no vıdeo o valor selecionado, normalmente de 0 a 50. Podemos observar

que nao e possıvel estabelecer o valor de 23,8 para o volume da televisao via controle remoto, pois

os saltos de valores sao de um em um. Afirmamos entao que a televisao com controle remoto tem

no circuito de audio uma entrada analogica, mas que o valor do volume na tela varia de forma

digital.

Podemos citar outro exemplo, como os dispositivos para reproduzir CD’s que tem entradas e

saıdas analogicas e processamento digital, onde o som original e analogico por natureza, a gravacao

e feita de forma digital e na reproducao temos novamente o som analogico.

Analisando todas essas consideracoes podem afirmar com certeza que a eletronica analogica

processa sinais com funcoes contınuas e a eletronica digital processa sinais com funcoes discretas.

1.2 Vantagens da Eletronica Digital

Como podemos analisar nos exemplos vistos acima, quando temos um equipamento que possui

uma saıda digital, temos uma quantidade finita de valores, tornando o trabalho com esse tipo de

sinal mais facil. Ja um dispositivo analogico, que pode possuir infinitos valores, precisa de uma

analise muito detalhada e um tratamento muito mais elaborado para que o trabalho seja executado

sem que se percam partes do sinal.

Para simplificar ainda mais o processamento de sinais digitais, foi retomada uma tecnica de

representacao chamada numeracao binaria, que utiliza em seu sistema apenas dois sımbolos para

a representacao de numeros. Como os sinais sao discretos e, portanto as medicoes sao obtidas

de forma facil, se enumerarmos esses valores usando a numeracao binaria temos a representacao

numerica de apenas dois elementos distintos para representarmos os sinais desejados. Podemos

concluir entao que em um sistema digital teremos o processamento de conjuntos finitos cujos

elementos se apresentam em apenas dois valores. Para cada elemento deste, e dado o nome de

bit. Podemos ter conjuntos de diferentes quantidades de bits, entretanto para o conjunto mais

usado da-se o nome de byte, que corresponde ao agrupamento de oito bits.

11


Aparentemente, seria melhor ter um sistema com infinitos pontos (analogico) do que ter um

sistema com finitos pontos (digital). Entretanto, vemos que e muito mais simples processar,

armazenar e transmitir informacoes discretas do que informacoes contınuas.

O nosso escopo se concentra em como os sinais digitais discretos podem ser usados na criacao

de circuitos digitais complexos e como a determinacao destes dois elementos numericos distintos

podem ser usados para representacao de outros grupos numericos como o decimal e hexadecimal.

No proximo capıtulo vamos concentrar nossos esforcos para entender os diversos grupos numericos

existentes e como fazer a sua conversao para o sistema binario.

12


Capıtulo 2

Sistemas de Numeracao e Conversoes

Todos nos, quando resolvemos tratar no cotidiano a palavra numeros, por instinto associamos

esta palavra ao sistema decimal o qual usamos diariamente no numero das casas, no dinheiro que

e gasto e na representacao da quantidade de dedos nas maos. Este sistema numerico esta ligado

diretamente em certas regras e padroes que fundamentam qualquer outro modelo de representacao

numerica. Vamos, portanto, estudar estas regras e aplica-las aos outros sistemas de numeracao

como a binaria, octal e hexadecimal. Estes sistemas sao utilizados em computadores digitais,

circuitos logicos em geral e no processamento de informacoes dos mais variados tipos.

E importante notar que por mais que utilizamos o sistema de numeracao binaria ou qualquer

outro, sempre passaremos estes sistemas para o decimal, fazendo com que estes sejam compreen-

didos de forma facil para nos.

2.1 Sistema de Numeracao Decimal

Apesar de sabermos que nossa cultura utiliza o sistema decimal, e facil para voce entender

o que isso significa? Para facilitar a compreensao, e so ver que um dıgito no sistema decimal

tem na realidade dois significados. Um, e o valor propriamente dito do dıgito e o outro e o que

relaciona este dıgito com a sua posicao em relacao ao numero todo ou o seu peso no numero inteiro.

Podemos citar, por exemplo, se usarmos o numero 43, o dıgito quatro no numero representa 4 x

10, ou seja, 40, devido a posicao ou peso que ele ocupa neste numero e o 3 representa 3 x 100.

Esta metodologia e aplicavel a qualquer sistema de numeracao onde os dıgitos possuem pesos

determinando sua posicao. Sendo assim, um sistema de numeracao generico pode ser expresso da

seguinte maneira:

N = dn.Bn + ...+ d3.B

3 + d2.B2 + d1.B

1 + d0.B0, d−1.B

−1 + d−2.B−2 + ....+ a−n.B

−n (2.1)

Onde:

• N = representacao do numero usando a base B;

• dn = posicao n do dıgito;

• B = base do sistema de numeracao utilizado;

13


• n = valor posicional do dıgito.

Por exemplo, o numero 3456 no sistema decimal e representado como:

N = d3.B3 + d2.B

2 + d1.B1 + d0.B

0

3456 = 3.103 + 4.102 + 5.101 + 6.100

103 102 101 100

3 4 5 6

Tabela 2.1: Indicacao dos pesos de cada numero.

Como podemos ver, apesar do sistema de numeracao decimal estar integrado ao nosso cotidi-

ano, para que possamos realmente entender como funciona e necessario saber que cada dıgito de

cada numero possui um peso especıfico que o posiciona neste numero. Temos ainda que definir

mais um elemento que e importante para o nosso entendimento deste sistema de numeracao, a

base. A composicao da base e dada pela quantidade de dıgitos ou sımbolos que cada sistema

numerico possui, por exemplo, como estamos analisando o sistema numerico decimal, e correto

pensar em uma base composta de dez sımbolos, que sao:

0, 1, 2, 3, 4, 5, 6, 7, 8 e 9

Portanto, para este sistema numerico temos dez sımbolos formando uma base decimal. Este

pensamento pode ser estendido para os outros sistemas de numeracao atraves da mesma analogia.

Por exemplo, num sistema octal, a base e feita com oito sımbolos que sao:

0, 1, 2, 3, 4, 5, 6 e 7

Onde cada numero octal, e composto do posicionamento destes oito sımbolos no numero octal

mais o uso da base oito para representa-lo.

Nos proximos itens vamos ver como e formado os dois sistemas de numeracao muito utilizados

na eletronica, o binario e o hexadecimal.

2.2 Sistema de Numeracao Binaria

Como podemos ver anteriormente, o sistema decimal e composto de 10 dıgitos ou sımbolos que

o representam. O sistema binario utiliza somente dois dıgitos, ”0”e ”1”para representacao da sua

numeracao, assim sabemos que sua base e de valor dois. Usando este sistema de numeracao binario

tambem podemos representar qualquer quantidade que seria representada no sistema decimal. De

acordo com a definicao de um sistema de numeracao qualquer, o numero binario 10010 pode ser

representado da seguinte forma:

10010 = 1.24 + 0.23 + 0.22 + 1.21 + 0.20

14


10010 = 16 + 0 + 0 + 2 + 0 = 18

1 − bit mais significativo 0-bit menos significativo

Observe que os numeros utilizando a numeracao binaria devem ser lidos da direita para a

esquerda, partindo do menos significativo (LSB-Less Significant Bit) ao mais significativo (MSB-

Most Significant Bit). Esta nomenclatura e dada ao dıgito com a menor potencia associada a

uma base e ao dıgito com a maior potencia associada a uma base respectivamente, seja isto na

parte inteira ou na parte fracionada do valor.

24 23 22 21 20

1 0 0 1 0

MSB LSB

Tabela 2.2: Representacao binaria do numero 18.

De acordo com este sistema de numeracao, um numero binario com N bits pode representar

um numero decimal de 2n objetos, como: 23 = 8 objetos.

Veja que os ındices foram especificados em notacao decimal, o que possibilita a conversao

binario-decimal como descrito acima. Atraves do exemplo anterior, podemos notar que a quan-

tidade de dıgitos necessarios para representar um numero qualquer no sistema binario, e muito

maior quando comparada ao sistema decimal. A representacao binaria e perfeitamente adequada

para utilizacao pelos computadores. No entanto, um numero representado em binario apresenta

muitos bits, ficando longo e passıvel de erros quando manipulado por seres humanos normais como,

por exemplo, os programadores, analistas e engenheiros de sistemas. Para facilitar a visualizacao

e manipulacao por programadores de grandezas processadas em computadores, que utilizam o

sistema binario, sao usualmente adotadas as representacoes octal (base oito) e principalmente

hexadecimal (base 16). Ressaltamos mais uma vez que o computador opera apenas na base dois

e as representacoes octal e hexadecimal nao sao usadas no computador, elas se destinam apenas

a manipulacao de grandezas pelos profissionais que trabalham com eletronica digital.

2.2.1 Conversao entre os Sistemas Binario e Decimal

Dado um numero binario qualquer, para expressa-lo em decimal, deve-se escrever cada numero

que o compoe, multiplicado pela base do sistema. No caso do sistema binario o numero dois ele-

vada a posicao que ocupa. Uma posicao a esquerda da vırgula representa uma potencia positiva e

a direita uma potencia negativa. A soma de cada multiplicacao de cada dıgito binario pelo valor

das potencias resulta no numero real representado.

Exemplo: 1011 (binario) = 1 × 23 + 0 × 22 + 1 × 21 + 1 × 20 = 11 (decimal)

15


Figura 2.1: Conversao binario-decimal inteiro atraves de divisoes sucessivas.

Com isso, podemos dizer que o numero 23(10) e igual 10111(2). Ou, usando a nomenclatura

correta, dizemos que: O numero 23 na base 10 e igual ao numero 10111 na base dois. Agora,

vamos analisar o metodo de multiplicacao repetida para a parte fracionaria.

Figura 2.2: Conversao binario-decimal inteiro atraves de multiplicacoes sucessivas.

Como podemos ver na figura acima, foi adotada uma outra nomenclatura chamada carry ou

”vai - um”. Isto significa que para um numero binario ter um carry e necessario que a capacidade

de representacao de um determinado numero binario com n bits tenha sido excedida, fazendo com

que seja necessario usar um peso alem da capacidade deste numero com n bits. Por exemplo,

se temos o valor 3(10), sua representacao binaria seria: 11(2). Agora se quisessemos representar

o numero 4(10) so com esses dois bits nao seria possıvel, entao temos que usar o ”vai - um”para

representa-lo fazendo com que o numero 4(10) seja agora composto de tres bits: 100(2).

Com relacao a conversao do numero fracional decimal em binario, deve ser observado que o

procedimento de multiplicacao repetida deve ser interrompido em duas situacoes: Quando a parte

fracional for zero ou quando for alcancada a precisao desejada. Contudo, na maioria dos casos, o

motivo de interrupcao sera quando a precisao for alcancada.

2.3 Sistema de Numeracao Hexadecimal

A adocao do sistema hexadecimal veio da necessidade de se representar os numeros binarios de

forma mais curta ou simples. Isso fica claro quando utilizamos o sistema decimal para representar

16


o valor nove. Para representarmos ele no sistema decimal e so usar o dıgito 9(10), mas se fossemos

representar o mesmo valor no sistema binario, terıamos o seguinte numero em binario: 1001(2)

usando quatro dıgitos!

Vale notar que quando menor for a base, mais dıgitos serao necessarios para representar um

determinado valor, isso fica claro no exemplo dado acima. Uma base diferente foi entao adotada

para que pudesse facilitar aos profissionais de eletronica na representacao dos numeros binarios. A

base adotada foi a base 16 (base hexadecimal), por ser uma potencia inteira de dois que facilitara

a conversao entre o hexadecimal e o binario. Com um numero hexadecimal formado por n dıgitos

pode fazer a contagem de ate 16n objetos, por exemplo, para n = 1 podemos contar 161 = 16

objetos. Isto pode ser mais bem demonstrado na tabela abaixo:

Decimal Binario Hexadecimal

0 0000 0

1 0001 1

2 0010 2

3 0011 3

4 0100 4

5 0101 5

6 0110 6

7 0111 7

8 1000 8

9 1001 9

10 1010 A

11 1011 B

12 1100 C

13 1101 D

14 1110 E

15 1111 F

Tabela 2.3: Tabela de conversao decimal-binario-hexadecimal.

Como notamos, o sistema de numeracao hexadecimal utiliza os dıgitos que correspondem aos

numeros do sistema decimal e tambem utiliza algarismos do alfabeto para representar seus valores.

Fazendo com que o conjunto de dıgitos que represente este sistema seja:

0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F

Como em qualquer base numerica, o carry no sistema hexadecimal mostra que a capacidade de

representacao numerica dos dıgitos menos significativos foi excedida. Por exemplo, continuando

a contagem em Hexadecimal iniciada na tabela anterior teremos: 10, 11, 12, 13, 14, 15, 16, 17,

18, 19, 1A, 1B, 1C, 1D, 1E, 1F, 20, 21...

2.3.1 Conversao entre os Sistemas Binario e Hexadecimal

Uma das principais vantagens do sistema hexadecimal e sua facil conversao para o sistema

binario e vice-versa. De fato, e muito simples converter hexadecimal para binario do que binario

para hexadecimal.

17


Para fazer uma conversao entre o sistema binario e hexadecimal, comecamos a isolar da direita

para a esquerda grupos de quatro bits, tambem chamado de nibble, fazendo a conversao direta

destes quatro bits para hexadecimal usando a tabela 2.3. Caso esta separacao em grupos de

quatro bits seja feita e os ultimos bits nao cheguem a formar grupos de quatro e so adicionar

zeros conforme for necessario ate o preenchimento de quatro bits. Por exemplo, vamos converter

o numero 30(10) =11110(2) para hexadecimal:

Figura 2.3: Conversao binario-hexadecimal.

Com o processo descrito acima, vemos que e muito facil fazer a conversao de um numero binario

em hexadecimal. Por isso a sua maior aplicabilidade em sistemas digitais do que o binario, pois

representa de forma simples o sistema numerico binario. Na figura 2.3, vemos que o numero

30(10) = 11110(2) = 1E(16).

Para que possamos fazer a conversao do sistema hexadecimal para o binario e so executar o

processo inverso da figura 2.3. Ou seja, fazer com que cada dıgito hexadecimal seja convertido

pelo nibble binario correspondente e depois reagrupado de novo.

Figura 2.4: Conversao hexadecimal-binario.

A conversao entre os sistemas de numeracao binario e hexadecimal e simples e torna facil o

trabalho tanto num sistema como no outro.

2.3.2 Conversao entre os Sistemas Hexadecimal e Decimal

A conversao entre os sistemas hexadecimal e decimal e feita atraves de procedimentos sim-

ples, sendo que para a conversao do hexadecimal para o decimal pode ser adotada duas formas:

Fazendo a mudanca do hexadecimal para binario e depois do binario para o decimal ou atraves

da substituicao de acordo com a equacao do sistema numerico. Ao contrario, quando se vai fazer

a conversao de decimal para hexadecimal, a conversao e feita de forma direta, usando o metodo

da divisao repetida.

18


Tomando como exemplo o numero hexadecimal 3C(16) teremos o seguinte numero decimal

aplicando as duas formas:

1. Equacao do sistema numerico:

3C = 3x161 + Cx160 = 3x16 + 12x1 = 60(10)

2. Conversao hexadecimal para binaria depois binaria para decimal:

3C = 3(0011)eC(1100) = 00111100 = 111100

111100 = 1x25 + 1x24 + 1x23 + 1x22 + 0x21 + 0x20 = 32 + 16 + 8 + 4 = 60(10)

Como visto, a mudanca de bases e bem simples se adotarmos sempre a equacao do sistema

numerico utilizado. Agora vamos ver como se aplica a divisao repetida ao sistema hexadecimal

para obter o numero decimal, para isso, vamos tomar o numero 60(10) e passa-lo para hexadecimal.

Figura 2.5: Conversao decimal-hexadecimal.

Com isso vemos que a conversao entre as bases 16, 2 e 10 sao faceis de serem feitas. E

importante salientar que todo este processo de numeracao tem que ser bem entendido pelo aluno

para que nao ocorram problemas no andamento da apostila. No proximo capıtulo, iremos ver

a algebra dos sistemas digitais logicos, as regras basicas de Boole que resultaram em alguns

postulados.

19


Capıtulo 3

Algebra de Boole

3.1 Introducao

O ponto de partida para o projeto de sistemas de processamento digital e a chamada Algebra

de Boole, trabalho de um matematico ingles que, em um livro de 1854, propos dar expressao as

leis fundamentais do raciocınio na linguagem simbolica do calculo. Trata-se, portanto, de uma

formalizacao matematica da logica em sua forma mais simples, conhecida como Logica Proposi-

cional.

Esta era fundamentada por uma serie de postulados mostrando como operacoes simples podem

ser usadas para resolver uma infinidade de problemas. Apesar da algebra de Boole resolver

problemas praticos de controle e fabricacao de produtos, na epoca em que ela foi idealizada, nao

havia sistemas eletronicos que pudessem usar toda a teoria.

A algebra de Boole veio se tornar importante com o advento da Eletronica, especificamente,

da eletronica digital, que gerou os modernos computadores. Boole firma atraves da sua teoria

que para qualquer situacao so existam duas possibilidades, condicoes ou estados, que possam ser

escolhidas e cada uma dessas possibilidades sao inversas uma da outra. Assim, um forno so pode

estar quente ou frio, uma torneira so pode estar aberta ou fechada, um carro so pode estar parado

ou em movimento, uma fonte so pode ter ou nao ter tensao na sua saıda. Ou seja, cada pergunta

so pode ter como resposta verdadeira ou falsa.

Com isso, para facilitar a representacao da logica de Boole, utilizamos dois estados: zero ou

um, Verdadeiro ou Falso, Aberto ou Fechado, Alto ou Baixo (HI ou LO) ou Ligado ou Desligado.

Na base da eletronica digital partimos exatamente do princıpio que um determinado equipamento

pode ter seus componentes logicos trabalhando com esses dois estados possıveis, ou seja, encontra-

remos presenca do sinal de tensao ou a ausencia do sinal de tensao, o que se adapta perfeitamente

aos princıpios da algebra de Boole.

Tudo que um circuito logico digital pode fazer esta previsto pela algebra de Boole. Desde

as mais simples operacoes ou decisoes, como ligar uma chave ou acender um LED, quando dois

sensores sao ativados de uma determinada maneira ou ainda ativar uma bomba de agua quando

a terra estiver seca.

20


3.2 Nıveis Logicos

Como visto, sabemos que os circuitos digitais so possuem dois estados para representar pre-

senca ou ausencia de sinal. Contudo, ainda e necessario ter alguns parametros importantes para

fundamentar nosso entendimento.

Nos circuitos digitais a presenca de eletricidade sera indicada como um, lembrando que segundo

boole so existe duas possibilidades possıveis, sendo cada uma elas aqui representadas por um

numero binario. Ainda podemos chamar de nıvel HI (de HIGH ou Alto) a presenca de eletricidade

nos circuitos digitais. O estado oposto deve ser representado pela ausencia de eletricidade, tendo

sua indicacao feita pelo numero binario zero representado pela nomenclatura LO (de LOW ou

baixo). O zero ou LO sera sempre uma tensao nula, ou ausencia de sinal num ponto do circuito,

mas o nıvel logico um ou HI pode variar de acordo com o circuito considerado.

Nos equipamentos eletronicos, como o computador, a tensao usada para a alimentacao de

quase todos os circuitos logicos e de 5 V. Entao, o nıvel um ou HI de seus circuitos sera sempre

uma tensao de 5V. Nos notebooks e usada uma tensao de alimentacao menor, devido a necessidade

de um menor consumo por causa da bateria, da ordem de 3.2 V. Para tanto, nestes circuitos um

nıvel um ou HI correspondera sempre a uma tensao desse valor. Ainda temos os circuitos digitais

que utilizam componentes de tecnologia CMOS e que sao alimentados tipicamente por tensoes

entre 3 e 15 V. Nestes casos, um nıvel logico um ou HI podera ter qualquer tensao entre 3 e 15

V, dependendo apenas da tensao de alimentacao usada. Atualmente, cada vez mais sao usadas

alimentacoes de baixa tensao como 4,2V, 1,8V, 2,5V e especialmente 3,3V.

Na verdade, a ideia de associar a presenca de tensao ao nıvel um e a ausencia ao nıvel zero,

e mera questao de convencao, porque o valor zero e facilmente associado a uma coisa nula ou

ausencia de algo. Nada impede que se adote um criterio oposto para isto e se faca os projetos

dos circuitos usando este tipo de simbologia, pois eles funcionarao perfeitamente. Por exemplo,

nas portas seriais dos computadores ”1”e representado por -12V e ”0”por +12V. Assim, quando

dizemos que ao nıvel alto (1) associamos a presenca de tensao e ao nıvel baixo a ausencia de

tensao (0), estamos usando logica positiva, pois a transicao do nıvel baixo para o alto e feito de

forma positiva. Se associarmos o nıvel baixo ou zero a presenca de tensao e o nıvel alto ou um a

ausencia de tensao, estaremos falando de uma logica oposta, portanto uma logica negativa.

Durante o uso da nossa apostila, vamos tratar somente da logica positiva, seja para aplicacao

da teoria como para qualquer nıvel de tensao usado nos exercıcios, a nao ser quando especificado

o contrario. Portanto, na nossa logica, associaremos o numero binario ”0”para falso, desligado,

LO ou desabilitado e o numero binario ”1”para verdadeiro, ligado, HI ou habilitado.

3.3 Elementos Logicos Basicos

Nos diariamente executamos diversas acoes que dependem da logica, por exemplo, decisoes

como, ”Se eu ficar rico eu compro um barco”. Entao, temos uma condicao, pois so acontecera a

compra do barco se ele ficar rico, caso nao fique nao acontecera a compra do barco. Visto isto,

sabe-se que executamos diariamente operacoes logicas, sendo as mais comuns as que envolvem

numeros, ou seja, quantidades que podem variar ou variaveis, representando uma soma como: S

= A + B.

Podemos ver que o valor da variavel S sera dependente dos valores que A e B assumirao.

21


Entao, podemos dizer que as variaveis A e B sao independentes e que S e dependente dos valores

de A e B. Porem existe operacoes mais simples que a soma, e que sao simplesmente implantadas

considerando a algebra booleana.

E interessante observar que com um pequeno numero de operacoes logicas podemos alcancar

a uma infinidade de operacoes mais complexas, como as utilizadas nos PC’s atuais e que, repeti-

das em grande quantidade ou levadas a um grau de complexidade muito grande, nos fazem ate

acreditar que a maquina tenha algum nıvel de inteligencia. Isso na realidade e a associacao de

varios circuitos simples levando ao um comportamento complexo de muitos circuitos digitais.

Estes circuitos simples sao denominados blocos logicos ou, mais comumente, portas logicas

que sao compostas de uma ou mais entradas e uma ou mais saıdas. O resultado proveniente da(s)

entrada(s) e executado pelo circuito logico gerando uma saıda que depende da(s) entradas. Em

outras palavras, a resposta que cada circuito logico da para uma determinada entrada ou entradas

depende da ”regra booleana”que este circuito segue. Com isso, vemos que para chegarmos a

entender como um computador funciona, com sua alta capacidade de resolucao de problemas,

temos que comecar entendendo como ele faz as operacoes elementares usando as portas logicas e

quais sao essas portas.

Por este motivo, depois de analisarmos o funcionamento das operacoes logicas vamos associa-

las a algebra de Boole, estudando cada uma das portas basicas.

3.3.1 Funcao Logica NAO (NOT) ou Inversora

Esta funcao e a mais basica de todas as funcoes logicas que possamos ver, ela pode ser tambem

nomeada como NOT, atraves da nomenclatura inglesa da funcao da porta.

Sua funcao e negar uma afirmacao, ou seja, como na algebra booleana so existem duas respostas

possıveis para uma pergunta, esta funcao ”inverte”a resposta, fazendo uma afirmacao verdadeira

ficar falsa e vice-versa. O circuito logico que realiza esta operacao e denominado inversor.

Figura 3.1: Representacao simbolica da porta logica NOT.

Analisando o comportamento deste circuito logico inversor, vemos que quando a saıda e ver-

dadeira, a entrada e falsa, ou que apresenta nıvel zero, quando a entrada e um e vice-versa.

Podemos associar a ele uma tabela que sera muito util para representar esta funcao logica e esta

tabela sera usada para todos os outros circuitos logicos posteriores para estudarmos melhor seu

funcionamento.

Entrada Saıda

0 1

1 0

Tabela 3.1: Tabela verdade da porta NOT.

Esta tabela mostra o que ocorre com a saıda da funcao quando colocamos na entrada todas as

combinacoes possıveis de nıveis logicos. Dizemos que se trata de uma ”tabela verdade”ou ”Truth

22


Table”no ingles. O sımbolo adotado para representar esta funcao esta na figura 3.1. Este circuito

logico pode ter o seu funcionamento demonstrado atraves de um circuito eletronico simples e de

rapida compreensao como o abaixo.

Figura 3.2: Circuito exemplificando a funcao logica NOT.

Neste circuito temos uma lampada que, acesa, indica o nıvel 1 na saıda e apagada, indica o

nıvel 0. Quando a chave estiver na posicao A, a chave estara fechada (nıvel um), mas a lampada

estara apagada (nıvel 0), pois o fluxo de corrente nao passara pela lampada, mas pelo curto

provocado pela chave. Contudo, quando a chave estiver aberta, ou seja, na posicao B (nıvel zero)

o fluxo de corrente passara todo pela lampada fazendo com que ela acenda. Esta maneira de

simular funcoes logicas com lampadas indicando a saıda e chaves indicando a entrada, e bastante

interessante pela facilidade com que vemos o funcionamento do circuito logico. Entao para verificar

o funcionamento, e so comparar os resultados da tabela abaixo.

Entrada Saıda Chave Lampada

0 1 Aberta Acesa

1 0 fechada Apagada

Tabela 3.2: Comparacao entre a funcao NOT e o circuito da figura 3.2.

3.3.2 Funcao Logica E (AND)

A funcao logica E tambem conhecida pelo seu nome em ingles AND, pode ser definida como

aquela em que a saıda sera um se, e somente se, todas as variaveis de entrada forem um. Ob-

serve que as funcoes logicas nao se limitam a um numero de entradas. Cada funcao logica pode

ter infinitas entradas que correspondem as variaveis independentes, mas so possuem uma saıda,

que demonstra do resultado logico da funcao. Este tipo de funcao logica pode ser representada

pelo sımbolo mostrado na figura 3.3, sendo que este corresponde a uma funcao logica E de duas

entradas. As funcoes logicas tambem sao chamadas de ”portas”ou ”Gates”(no ingles), pois cor-

respondem a circuitos logicos que podem controlar ou deixar passar os sinais da entrada para

saıda seguindo determinadas condicoes.

Figura 3.3: Representacao simbolica da porta logica E.

Tomando como exemplo uma porta logica ou funcao logica E de duas entradas (A e B), vamos

analisar como seu funcionamento e descrito atraves de um circuito discreto.

23


Figura 3.4: Circuito exemplificando a funcao logica E.

Procedendo como no exemplo da porta NOT, vamos considerar que as chaves sao as entradas

do circuito e que a lampada seja a saıda. Entao, como e facil de notar, precisamos ter as chaves

A e B fechadas, para que lampada seja ativada.

Considerando o funcionamento do circuito ja podemos ver que a tabela da verdade sera como

abaixo.

A B S Chave A Chave B Lampada

0 0 0 Desligado Desligado Apagada

0 1 0 Desligado Ligado Apagada

1 0 0 Ligado Desligado Apagada

1 1 0 Ligado Ligado Acesa

Tabela 3.3: Comparacao entre a funcao E (AND) e o circuito da figura 3.4

Observamos que para uma porta E com duas entradas temos quatro combinacoes possıveis

para as entradas aplicadas. Para uma porta E de tres entradas temos oito combinacoes possıveis

para o sinal de entrada. Para uma porta de quatro entradas, teremos dezesseis e assim por diante,

fazendo com que o numero de combinacoes cresca de forma exponencial.

Conforme o funcionamento deste circuito, independente de quantas entradas uma porta E

tem, verifica que a lampada so ira acender caso todas as chaves estejam fechadas, ou seja, se

todas as entradas estiverem em nıvel logico alto ou um.

3.3.3 Funcao Logica OU (OR)

A funcao logica OU (OR do ingles) se define como aquela cuja saıda estara com nıvel logico alto

ou um, se alguma das suas entradas tambem estiver com nıvel logico alto. Podemos representar

uma funcao logica OU atraves da seguinte simbologia.

Figura 3.5: Representacao simbolica da porta logica OU.

Agora, tomando como exemplo uma porta OU com tres entradas podemos construir o seguinte

circuito discreto.

24


Figura 3.6: Circuito exemplificando a funcao logica OU.

Atraves da analise do circuito da figura 3.6, vemos que a saıda estara no nıvel um (lampada

acesa) se uma das entradas, A, B ou C estiverem no nıvel um, ou seja, fechada. Quando uma chave

estiver fechada a lampada recebera corrente conforme desejarmos. Para mais de duas variaveis

podemos ter circuitos logicos com mais de duas entradas. Para o caso de uma porta OU de tres

entradas teremos a seguinte tabela verdade ou ”Truth Table”.

A B C S Chave A Chave B Chave C Lampada

0 0 0 0 Desligada Desligada Desligada Apagada

0 0 1 1 Desligada Desligada Ligada Acesa

0 1 0 1 Desligada Ligada Desligada Acesa

0 1 1 1 Desligada Ligada Ligada Acesa

1 0 0 1 Ligada Desligada Desligada Acesa

1 0 1 1 Ligada Desligada Ligada Acesa

1 1 0 1 Ligada Ligada Desligada Acesa

1 1 1 1 Ligada Ligada Ligada Acesa

Tabela 3.4: Comparacao entre a funcao OU (OR) e o circuito da figura 3.6.

3.3.4 Funcao NAO-E (NAND)

As tres funcoes logicas vistas ate agora E, OU e NAO sao a base de toda a algebra booleana

e todas as demais funcoes logicas podem ser consideradas como derivadas delas. Por exemplo,

uma funcao logica importante que vem da combinacao de algumas portas logicas basicas e a porta

NAO-E ou NAND. Esta funcao e obtida pela associacao da funcao E com a NAO, ou seja, a saıda

invertida de uma funcao E. Sua representacao e feita a partir do sımbolo abaixo:

Figura 3.7: Representacao simbolica da porta logica NAO-E.

A simbologia e muito semelhante de uma porta E, contudo devemos ressaltar a existencia

de um pequeno cırculo na saıda da porta para indicar a negacao. Podemos dizer que na funcao

25


NAO-E, a saıda estara em nıvel zero se todas as entradas estiverem em nıvel um, pois sera a

saıda inversa da funcao E. A duas tabelas verdades para uma porta NAO-E ou NAND e para um

circuito com o mesmo proposito de tres entradas e a seguinte:

Figura 3.8: Circuito exemplificando a funcao logica NAO-E (NAND).??

A B C S Chave A Chave B Chave C Lampada

0 0 0 0 Desligada Desligada Desligada Acesa

0 0 1 1 Desligada Desligada Ligada Acesa

0 1 0 1 Desligada Ligada Desligada Acesa

0 1 1 1 Desligada Ligada Ligada Acesa

1 0 0 1 Ligada Desligada Desligada Acesa

1 0 1 1 Ligada Desligada Ligada Acesa

1 1 0 1 Ligada Ligada Desligada Acesa

1 1 1 1 Ligada Ligada Ligada Apagada

Tabela 3.5: Comparacao entre a funcao NAND e o circuito da figura ??.

Observe que a lampada so apagara (saıda zero ou LO) quando as tres chaves estiverem fechadas

(nıvel logico um ou HI), colocando em curto a fonte de alimentacao. O resistor e usado para limitar

a corrente da fonte, ja que se nao tivesse este resistor a resistencia tenderia a zero fazendo com

que a corrente tendesse ao infinito segundo a lei de ohm, causando problemas na fonte. Tambem

neste caso podemos ter a funcao NAND com mais de tres entradas, ate mesmo so com duas.

E importante ressaltar que atraves da associacao desta porta logica, e possıvel obter todas as

outras funcoes logicas descritas aqui neste item.

3.3.5 Funcao NAO-OU (NOR)

Semelhante a funcao logica NAND, esta funcao logica representa a inversao da porta OU. Esta

inversao e feita da associacao da funcao OU com a funcao NAO. Sendo seu sımbolo apresentado

abaixo juntamente com sua respectiva tabela verdade para uma porta de duas entradas.

26


Figura 3.9: Representacao simbolica da porta logica NAO-OU.

A B S

0 0 1

0 1 0

1 0 0

1 1 0

Tabela 3.6: Tabela verdade da NAO-OU (NOR) e o circuito da figura 3.9.

O funcionamento desta porta logica corresponde ao seguinte: se a saıda tiver nıvel logico um,

significa que na sua entrada, teremos somente nıvel logico zero. Agora, para quaisquer outros

valores de entrada, a saıda sempre sera um, fazendo com que a afirmacao de que esta porta

e o inverso da porta OU seja verdadeira. Abaixo poderemos verificar como o circuito discreto

equivalente abaixo corresponde exatamente ao funcionamento da porta logica.

Figura 3.10: Circuito exemplificando a funcao logica NAO-OU.

Podemos analisar o funcionamento deste circuito atraves das posicoes de suas chaves, pois se a

chave A ou B estiver na posicao fechada (nıvel logico 1) ou as duas estiverem fechadas, o circuito

fica curto-circuitado e faz com que a lampada fique desligada. Agora, caso as duas fiquem em

nıvel logico baixo (posicao aberta) a corrente passa a circular pela lampada acendendo-a.

3.3.6 Funcao OU-EXCLUSIVO (XOR)

Uma funcao com relevada importancia para o funcionamento dos circuitos logicos digitais e,

mais especificamente, para os computadores e a denominada ”OU-EXCLUSIVO”. Esta funcao

tem a capacidade de promover a soma entre valores binarios ou ainda encontrar o que se denomina

”paridade”(o que sera visto futuramente). Abaixo poderemos ver qual e o sımbolo que representa

esta funcao logica.

27


Figura 3.11: Representacao simbolica da porta logica XOR.

Seu funcionamento pode ser definido da seguinte forma: a saıda sera um somente se as variaveis

de entrada forem diferentes. Com isso temos que, para uma porta OU-EXCLUSIVO de duas

entradas, quando a entrada A assumir um a entrada B devera ser zero ou vice-versa.

A B S

0 0 0

0 1 1

1 0 1

1 1 0

Tabela 3.7: Tabela verdade da funcao XOR para duas entradas.

Esta funcao logica, como dita acima, tambem e derivada das funcoes logicas basicas, sendo

possıvel monta-la usando portas conhecidas. Assim, mesmo que esta funcao tenha seu proprio

sımbolo e possa ser considerado um ”bloco”independente nos projetos, podemos sempre imple-

menta-la com um circuito equivalente como o ilustrado abaixo.

Figura 3.12: Representacao de uma porta XOR usando portas logicas simples.

3.3.7 Funcao NAO-OU-EXCLUSIVO ou Coincidencia

Esta funcao logica e como o inverso da funcao OU-EXCLUSIVO. Sua denominacao em ingles

e exclusive XNOR sendo representada pela simbologia abaixo. Observe o cırculo na ponta do

sımbolo que indica a inversao da funcao anterior (XOR), entretanto essa terminologia nao e

muito bem empregada nesta situacao. Esta funcao pode ser definida como a apresentacao de uma

saıda igual a um se somente as variaveis de entrada forem iguais.

Figura 3.13: Representacao simbolica da porta logica XNOR.

28


A representacao matematica desta funcao logica e dada pelo sımbolo⊙

. Uma tabela verdade

para esta funcao e dada adiante, e ainda igual a porta OU-EXCLUSIVO, podemos implementar

esta funcao utilizando portas logicas basicas como abaixo.

A B S

0 0 1

0 1 0

1 0 0

1 1 1

Tabela 3.8: Tabela Verdade da funcao XNOR usando portas logicas simples.

Figura 3.14: Representacao de uma porta XNOR usando portas logicas simples

3.4 Propriedades das Operacoes Logicas

Os circuitos logicos fazem operacoes utilizando os valores binarios aplicados as suas entradas.

Assim, podemos representar estas operacoes por uma simbologia apropriada, facilitando o projeto

dos circuitos e permitindo visualizar melhor o que ocorre quando associamos muitas funcoes. No

entanto, para que possamos unir varias portas diferentes, fazendo com que sua funcao basica em

conjunto com outras possam desempenhar operacoes mais complexas, e preciso saber as proprie-

dades que as operacoes podem realizar.

Da mesma forma que acontece com os numeros decimais, as operacoes logicas booleanas

baseiam-se numa serie de regras, postulados e teoremas conforme ja tınhamos visto antes no

inıcio do capıtulo. Os principais para o nosso curso sao vistos aqui e sua validacao nao sao

necessarias no momento, contanto que voce acredite que as afirmacoes sao corretas. Caso o aluno

queira se aprofundar no assunto, recomendamos alguma literatura relacionada a Boole.

3.4.1 Representacoes

As operacoes logicas E, OU e NAO sao representadas matematicamente por sımbolos usa-

dos no equacionamento decimal, contudo, apesar dos sımbolos serem semelhantes, eles possuem

significados diferentes como se pode ver a seguir.

1. Operacao E: A operacao E tem como sımbolo o ponto final(.). Entao para representar

matematicamente a funcao E com duas entradas A e B com saıda igual a S, podemos fazer

sua representacao com: S = A . B;

29


2. Operacao OU: A operacao OU e representada matematicamente pelo sinal (+). Com isso,

a representacao da operacao de uma porta OU com entradas A e B e saıda S pode ser

representada como: A + B = S ou S=A+B;

3. Operacao NAO: Esta operacao e indicada por uma barra da seguinte forma: A= S ou S =

A’ (A barra igual a S ou S igual a A barrado).

4. Operacao XOR: Esta operacao e indicada por um sımbolo que tem funcoes diferentes na

algebra booleana, o sımbolo⊕

, sua representacao e dada por S=A⊕

B.

5. Operacao XNOR: Esta operacao e indicada por um sımbolo que tem funcoes diferentes na

algebra booleana, o sımbolo⊙

, sua representacao e dada por S=A⊙

B.

Tendo em mente estas representacoes, podemos enumerar as seguintes propriedades das operacoes

logicas:

1. Elemento Neutro: E aquele que, quando participa de uma operacao com uma variavel, leva

a um resultado igual a propria variavel. No caso da operacao E o elemento neutro e ”1”,

isto e, A.1 = A. Ja para a operacao OU o elemento neutro e ”0”, ou seja A+0 = A

2. Elemento Nulo: E aquele que quando participa de uma operacao com uma variavel, leva

sempre a um mesmo valor, independente de qual seja o valor da variavel. Na operacao E

o elemento nulo e ”0”, portanto A.0 = 0. Ja para a operacao OU o elemento nulo e ”1”,

assim A+1 = 1

3. Elemento Complementar: O resultado da operacao de uma variavel com seu complemento

(seu valor negado) e o elemento nulo da operacao. Assim sendo, A+A=1 e A.A=0

4. Propriedade comutativa das operacoes E e OU:

A+B = B +A

A.B = B.A

5. Propriedade associativa das operacoes E e OU:

A.(B.C) = B.(C.A)

A+ (B + C) = B + (A+ C)

6. Teorema da Involucao:A negacao da negacao e a afirmacao:A=A.

7. A operacao E e distributiva em relacao a operacao OU:A.(B+C)=A.B+A.C

8. Teoremas de ”De Morgan”: Aplicando a operacao NAO a uma operacao E, a resultante

desta consistira num resultado identico de uma operacao OU aplicada aos complementos da

variavel de entrada. Ou seja:

A.B = A+B

30


O mesmo teorema pode ser aplicado a operacao NAO a uma operacao OU o resultado e igual

ao da operacao E aplicada aos complementos das variaveis de entrada.

A+B = A.B

3.4.2 Exemplos de simplificacao das Equacoes Logicas

• Exemplo 1: S = A’.B’+A’.B

A’.(B’+B) * Colocando A’ em evidencia

A’ * Complementar: A+A’ = 1

• Exemplo 2: S = A.B.C+A.C’+A.B’

A.(B.C+(B’+C’)) * Colocando A em evidencia

A.(B.C+(B.C)’) * Pelo teorema de Morgan

A * Complementar: A+A’ = 1

• Exemplo 3: S = (A+B’+C)’.(A+B+C)

A’.B.C’.(A+B+C ) * Pelo teorema de Morgan

A.A’.B.C’+A’.B.B.C’+A’.B.C.C’ * Propriedade Distributiva

0+A’.B.B.C’+0

A’.B.B.C’ *Elemento Neutro: A+0 = A

A’.B.C’ *Complementar: B.B=B

• Exemplo 4 : S = ((A.C)’+B+D)’+C.(A’+C’+D’)

(A.C).B’.D’+C.(A’+C’+D’) * Pelo teorema de Morgan

(A.C).B’.D’+C.A’+C.C’+C.D’ * Propriedade Distributiva

(A.C).B’.D’+C.A’+0+C.D’ *Complementar: A.A’ = 0

(A.C).B’.D’+C.A’+C.D’ * Neutro: A + 0 = A

C.D’.(A.B’+1)+C.A’ * Colocando C.D’ em evidencia

C.D’.(1)+C.A’ * Neutro: A + 1 = 1

C.D’+C.A’ * Neutro: A . 1 = A

C.(D’+A’) * Colocando C em evidencia

C.(A.D)’ * Pelo teorema de Morgan

• Exemplo 5: S = ((A+B).C )’+(D.(C+B))’

((A+B)’+C’)+(D.(C+B))’ * Pelo teorema de Morgan

((A+B)’+C’)+(D’+(C+B)’) * Pelo teorema de Morgan

(A+B)’+(C+B)’+C’+D’ * Propriedade Associativa

(A+B)’+(C’.B’)+C’+D’ * Pelo teorema de Morgan

(A+B)’+C’.(B’+1)+D’ * Colocando C’ em evidencia

(A+B)’+C’.(1)+D’ * Neutro: A + 1 = 1

(A+B)’+C’+D’ * Neutro: A . 1 = A

(A+B)’+(C.D)’ * Pelo teorema de Morgan

• Exemplo 6: S = A’.B’.C’+A’.B.C+A’.B.C’+A.B’.C’+A.B.C’

C’.(A’.B’+A’.B+A.B’+A.B)+A’.B.C * Colocando C’ em evidencia

31


C’.(A’.(B’+B)+A.(B’+B))+A’.B.C * Colocando A’ e A em evidencia

C’.(A’.(1)+A.(1))+A’.B.C * Complementar: A + A’ = 1

C’.(A’+A)+A’.B.C * Neutro: A . 1 = A

C’.(1)+A’.B.C * Complementar: A + A’ = 1

A’.B.C+C’ * Neutro: A . 1 = A

(A+B’+C’)’+C’ * Pelo teorema de Morgan

((A+B’+C’).C)’ * Pelo teorema de Morgan

(A.C+B’.C+C’.C)’ * Propriedade Distributiva

(A.C+B’.C+0)’ * Complementar: A . A’ = 0

(A.C+B’.C )’ * Neutro A + 0 = A

(C.(A+B’))’ * Colocando C em evidencia

C’+(A+B’)’ * Pelo teorema de Morgan

C’+A’.B * Pelo teorema de Morgan

3.4.3 Fazendo tudo com Portas NAO-E (NAND)

Como ja comentado anteriormente, temos um tipo de porta que em associacao entre elas,

podem gerar todas as outras portas devido as suas caracterısticas. Esta propriedade torna essas

portas elementos universais nos projetos de circuitos digitais ja que, na forma de circuitos integra-

dos, as funcoes NAO-E sao faceis de obter e baratas. Com isso, vamos ver de que forma podemos

implementar algumas portas logicas atraves da porta NAO-E.

1. Inversora: Para obter uma inversora de uma porta NAO-E basta unir suas entradas ou

colocar uma das entradas no nıvel logico um.

Figura 3.15: Exemplos de portas inversoras com portas NAO-E.

A B S

0 0 1

1 1 0

Tabela 3.9: Tabela verdade de uma porta NAO-E como inversora.

2. A funcao OU (OR) e obtida atraves da colocacao de uma inversora na saıda depois de

aplica-la a uma porta NAO-E. Fica facil deduzir, pois,S=A.B e aplicando DeMorgan temos:

S=A+B.

32


Figura 3.16: Exemplo de portas E com portas NAO-E (NAND)

3. Uma porta E (AND) e feita atraves da juncao entre uma porta NAO-E (NAND) e uma

inversora em cada entrada.

Figura 3.17: Exemplo de portas OU com portas NAO-E (NAND)

3.5 Mapa de Karnaugh

3.5.1 Introducao

No item anterior vimos uma boa parte da algebra de Boole, seus teoremas e propriedades

de forma simples. Agora vamos ver uma nova metodologia para que possamos fazer as mesmas

simplificacoes ou reducoes das funcoes logicas mais complexas. Esta nova metodologia foi criada

com o intuito de tornar simples o nosso trabalho na hora de construir os sistemas logicos. Veitch

e Karnaugh foram dois estudiosos do seculo passado que tornaram possıvel as simplificacoes de

funcoes logicas por simples observacao visual da tabela verdade, quando esta esta transcrita em

mapas criados para este procedimento.

3.5.2 Enderecamento de um Mapa de Karnaugh

O mapa de Karnaugh tem no seu significado uma mudanca na forma com que a tabela verdade

e apresentada. Este mapa e composto por um numero de celulas igual ao numero de linhas da

tabela verdade e, portanto, tem 2n celulas, onde n e o numero de variaveis que compoem a funcao.

Entao, antes de comecarmos a analisar este tipo de mapa, temos que saber como se transcreve uma

tabela verdade para um mapa de Karnaugh e tambem como e este mapa, isso e visto facilmente

pelo jogo batalha naval. Como:

Tabela 3.10: Tabela exemplo do jogo batalha naval.

Aqueles que conhecem batalha naval, provavelmente sabem que cada ponto assinalado na

ficha pertence a um elemento da esquadra inimiga, com isso, se quiser atingir um alvo temos que

utilizar os indicativos de linha e coluna para, exatamente, informar a localizacao do suposto alvo.

33


Para o mapa acima vemos que se tomarmos a fileira vertical composta por quatro asteriscos tem

os seguintes enderecos: A2, A3, A4 e A5.

Por analogia, as fileiras compostas por tres asteriscos e a fileira composta por dois asteriscos

na horizontal tem, respectivamente os seguintes enderecos: C3, D3, E3 e E6 e F6.

Se entendermos esta forma de enderecamento pode-se verificar que num mapa de Karnaugh o

processo e muito parecido. Observe o exemplo de um Mapa K (Karnaugh) de quatro variaveis:

Tabela 3.11: Tabela exemplo do mapa de karnaugh de quatro variaveis.

• O endereco da celula F e: A = 0, B = 0, C = 0 e D = 1;

• O endereco da celula H e: A = 0, B = 1, C = 1 e D = 1;

• e, ainda, o endereco da celula J e: A = 1, B = 1, C = 0 e D = 0.

Observe a maneira particular que colocamos os valores em binario. Esta forma de organizacao

de utilizacao do sistema de numeracao binaria e chamada de codigo gray.

O codigo gray e um codigo digital com a propriedade que duas palavras-codigo consecutivas

diferem apenas de um bit. Ele se enquadra na classe dos codigos refletidos, devido ao algoritmo

de construcao que ele utiliza.

Com isso vemos que este codigo nao mostra o codigo binario na ordem que estamos acostu-

mados a usa-lo e esta e justamente a maneira particular que caracteriza o mapa de Karnaugh.

Para exemplificarmos o enderecamento de um mapa K fica mais facil e mais claro iniciarmos

com um mapa de quatro variaveis, mas didaticamente vamos estudar primeiro o mapas de tres

variaveis para entao chegarmos ao de quatro variaveis.

3.5.3 Mapa de Karnaugh de tres variaveis

Podemos analisar tambem funcoes de tres variaveis atraves dos mapas K, e para isso basta

usarmos dois mapas de duas variaveis associados convenientemente. Temos entao duas formas de

associa-los que sao completamente equivalentes:

Figura 3.18: Disposicoes do mapa de Karnaugh

Entretanto, antes de continuar nossa analise sobre estes mapas e necessario definir alguns

parametros. E eles sao:

34


1. Adjacencia: Podemos considerar que duas celulas de um mapa de Karnaugh sao adjacentes

se as variaveis que a enderecam apresentarem apenas uma mudanca de valor. Exemplo:

Figura 3.19: Exemplo de adjacencia

As celulas % e # sao adjacentes, pois para % A = 0, B = 0 e C = 1 e para #, A = 1, B =

0 e C = 1. Percebemos entao que apenas A apresentou mudanca em seu valor.

As celulas % e @ nao sao adjacentes, pois para % A = 0, B = 0 e C = 1 e para @, A = 1,

B = 0 e C = 0. Percebemos entao que A e C apresentaram mudancas em seus valores.

2. Enlace: Enlace e o agrupamento que fazemos no mapa K com o intuito de visualizarmos

as celulas adjacentes. Para cada agrupamento ou enlace, teremos uma expressao booleana

correspondente e estas nos darao o resultado do mapa em uma forma mais simplificada. Os

enlaces so podem ser feitos de forma que agrupem um numero de celulas que seja igual a

uma potencia de dois, ou seja, 1, 2, 4, 8, etc. Com isso, um mapa de Karnaugh de tres

variaveis na sua forma horizontal pode ter apenas os seguintes enlaces:

Figura 3.20: Representacao do enlace de uma celula

Figura 3.21: Representacao dos enlaces de duas celulas

Figura 3.22: Representacao dos enlaces de quatro celulas

35


Figura 3.23: Representacao dos enlaces de oito celulas

Observando acima podemos entender que cada enlace define uma regiao onde as variaveis de

enderecamento apresentam uma propriedade em comum. Portanto para resolvermos um mapa de

Karnaugh devemos seguir os seguintes passos:

1. Identificar as celulas cujos valores sao ”um”;

2. Fazer os enlaces permitidos (observando as adjacencias e o numero de celulas do enlace);

3. Deduzirmos a expressao booleana para cada enlace e agruparmos essas expressoes atraves

da funcao OU.

3.5.4 Mapa de Karnaugh de quatro variaveis

Utilizando o mesmo procedimento do mapa anterior, pode-se tambem analisar as funcoes de

quatro variaveis atraves dos mapas K, sendo que para tanto basta usarmos dois mapas de tres

variaveis associados convenientemente.

Figura 3.24: Mapa de Karnaugh para quatro variaveis

As regras de adjacencias e de enlaces para o mapa de Karnaugh de quatro variaveis continuam

sendo as mesmas, ja que estas regras valem para mapas com qualquer numero de celulas. Contudo,

devemos fazer algumas consideracoes uteis para facilitar a simplificacao do mapa.

Primeiro, fazer os enlaces com maior numero de celulas, pois se nao proceder assim, possivel-

mente faremos agrupamentos que poderiam ser substituıdos por um maior. Em segundo lugar,

verificar se em cada enlace existe pelo menos uma celula que pertenca a apenas um enlace, pois

corremos o risco de fazermos enlaces redundantes e dispensaveis.

Para uma melhor compreensao da forma com que deve ser feita a utilizacao do mapa, come-

caremos citando um exemplo:

36


Figura 3.25: Exemplo sobre a formacao do mapa de karnaugh de quatro elementos

Desejamos expressar esta tabela como a soma de produtos, o que significa que os valores

adjacentes que devemos procurar na tabela sao os ”uns”. E importante notar que caso quisessemos

considerar os ”zeros”da tabela, terıamos que expressar a tabela como o produto de somas.

Voltando ao exemplo, nossa ideia e agrupar os termos adjacentes iguais, havendo para isso

diversas possibilidades, entretanto, devemos agrupar uma maior quantidade possıvel de itens

adjacentes, pois isso criara um enlace maior. Assim teremos equacoes mais simplificadas.

hora que for obter as equacoes do mapa, e necessario entender que os ındices deste mapa

determinam a condicao logica de cada variavel. Entao, como a tabela acima foi expressa atraves

da soma de produtos, quando o ındice for ”zero”, a variavel logica correspondente tem seu nıvel

barrado, ou invertido. O mesmo raciocınio serve para quando o ındice for ”um”, indicando que a

variavel nao tera seu valor logico alterado.

3.6 Conclusao

Os circuitos logicos digitais podem parecer algo confuso e de difıcil compreensao, pois eles

utilizam muito da matematica e isso, as vezes, pode parecer monotono e desestimulante. Contudo,

esta teoria basica e necessaria para que voce possa entender de forma clara o funcionamento dos

capıtulos que se seguem. Isto ainda e o comeco, mas o esforco sera recompensador a partir do

momento que o aluno comecar a enxergar estes conceitos em todos os equipamentos que utilizam

algum tipo de circuito logico. Afinal, estes princıpios estao presentes em tudo que um computador

faz.

Nos capıtulos que se seguem, estes conceitos ja serao abordados de forma mais concreta e nas

licoes praticas sera mais facil entende-los. Nas proximas licoes, o que foi estudado ate agora ficara

mais claro quando encontrarmos sua aplicacao pratica.

37


Capıtulo 4

Famılia de Circuitos Logicos Digitais

Ate 1955, os componentes eletronicos disponıveis para construir sistemas digitais eram os dio-

dos semicondutores e as valvulas a vacuo. Os diodos sao relativamente pequenos, com dimensoes

da ordem de milımetros, e consomem relativamente pouca potencia. As valvulas, por outro lado,

sao grandes, tendo dimensoes da ordem de varios centımetros e consomem quantidades relativa-

mente grandes de potencia, tipicamente da ordem de alguns watts. Embora em sua maioria as

portas pudessem ser construıdas com diodos e resistores, tambem era necessario usar valvulas em

grandes quantidades. Como resultado, qualquer sistema digital era grande, caro, e usava muita

potencia. A situacao melhorou consideravelmente com a invencao do transistor nos anos 50. Um

transistor, normalmente substituindo uma valvula, consome muito menos potencia (da ordem

de dezenas de mW) e, como o diodo semicondutor, quando encapsulado individualmente, tem

dimensoes da ordem de alguns milımetros.

Portanto, com a evolucao da tecnologia e a invencao do transistor, procurou-se padronizar os

sinais eletricos correspondentes aos nıveis logicos. Esta padronizacao favoreceu o surgimento das

famılias de componentes digitais com caracterısticas bastante distintas.

Os circuitos eletronicos modernos nao usam chaves e lampadas para representar nıveis logicos

na pratica, mas sim, dispositivos muito rapidos que podem estabelecer os nıveis logicos nas entra-

das das funcoes com velocidades incrıveis e isso lhes permite realizar milhoes de operacoes muito

complexas a cada segundo. Aqui veremos que tipos de circuitos sao usados e como sao encon-

trados na pratica, fazendo com que o seu uso em conjunto possa criar um circuito muito mais

complexo, como aqueles encontrados nos computadores atuais em blocos basicos. Estes blocos,

quando unidos, podem levar a elaboracao de circuitos muito complexos como os encontrados nos

computadores de hoje.

As famılias logicas diferem basicamente pelo componente principal utilizado por cada uma

em seus circuitos. Existem inumeras famılias que possuem caracterısticas unicas, podemos citar

como algumas famılias existentes:

• RTL - Logica resistor-transistor (obsoleta);

• DTL - Logica diodo-transistor (obsoleta);

• DCTL - Logica transistor acoplamento direto;

• TTL - Logica transistor-transistor (mais popular);

38


• ECL - Logica emissor-acoplado;

• MOS - Metal Oxide Semiconductor:

• PMOS - Logica MOSFETs de canal-p (obsoleta);

• NMOS - Logica MOSFETs de canal-n

• CMOS - Logica MOSFETs Complementares;

Entretanto, nosso objetivo aqui e analisar o funcionamento de tres famılias em particular:

Famılia RTL, TTL (Transistor-Transistor Logic) e CMOS. A famılia RTL so por uma questao

didatica, pois ja e uma famılia obsoleta e as outras duas por serem as mais utilizadas atualmente.

No restante deste capıtulo iremos analisar os parametros tıpicos de cada famılia, verificar como

e o funcionamento destas famılias e verificar se e possıvel promover a interconexao entre elas.

4.1 Famılia RTL (Resistor-Transistor Logic) e DTL (Diode-transistor

Logic)

4.1.1 O transistor como chave eletronica

O transistor opera em tres modos diferentes. O primeiro e o funcionamento de corte, que

consiste na transformacao eletrica do transistor numa chave aberta, impedindo a circulacao de

corrente atraves de si. O segundo consiste no funcionamento do transistor como amplificador, que

consiste na amplificacao de um sinal injetado na entrada. O terceiro e o modo do transistor no

estado de saturacao, onde o transistor funciona eletricamente como uma chave fechada, fazendo

com que circule corrente por ele. Se considerarmos somente a primeira e a terceira forma de fun-

cionamento, verificamos que o transistor pode facilmente substituir uma chave, tornando possıvel

a representacao de um circuito logico simples. Assim, na simulacao dos circuitos que estudamos

e em que usamos chaves, e possıvel utilizar transistores com uma serie de vantagens.

Uma vantagem importante e que o transistor podera operar com a tensao ou nıvel logico pro-

duzido por uma outra funcao e nao necessariamente por uma pessoa que acione uma chave. Assim,

as funcoes logicas implementadas com transistores tem a vantagem de poderem ser interligadas

umas nas outras, pois o sinal que aparece na saıda de cada uma pode ser usado como entrada

para outra. Abaixo podemos ver um exemplo simples da utilizacao de um transistor para obter

uma porta inversora.

Figura 4.1: Representacao de uma inversora na famılia RTL

39


Aplicando o nıvel um (5V) na base do transistor ele conduz ate o ponto de saturar, fazendo

a tensao no seu coletor cair a zero. Por outro lado, na ausencia de tensao na sua base, que

corresponde ao nıvel zero de entrada, o transistor se mantem cortado e a tensao no seu coletor se

mantem alta, o que corresponde ao nıvel um. Tomando este entendimento como base, podemos

conseguir outras portas logicas simples atraves da combinacao de transistores e resistores.

Figura 4.2: Representacao de uma porta NAO-E na famılia RTL

Figura 4.3: Representacao de uma porta NAO-OU na famılia RTL

Isso significa que a elaboracao de um circuito logico digital capaz de realizar operacoes com-

plexas usando transistores e algo que pode ser conseguido com relativa facilidade.

4.1.2 Usando a Famılia DTL

Uma famılia que pode ter bastante uso na pratica e a DTL (logica diodo-transistor). Sua

principal vantagem e a facilidade de construcao em situacoes onde nao se justifica o uso de um

circuito integrado. Por exemplo, caso seja preciso usar uma porta E de tres entradas podemos

optar pelo seguinte circuito:

Figura 4.4: Composicao de uma porta E DTL.

40


Onde a saıda S sera 1 se, somente se, todas as entradas forem um. Tambem e possıvel construir

uma porta OU, conforme apresentado a seguir:

Figura 4.5: Composicao de uma porta OU DTL.

Utilizando estas simples portas com diodos e ainda uma inversora com transistor e possıvel

resolver facilmente alguns problemas de logica no circuito. Vale ressaltar, porem, que ao op-

tar por um circuito mais simples deixamos de lado vantagens como padronizacao, velocidade,

interconectividade, etc.

4.1.3 Melhorando o Desempenho

Entretanto, utilizar estes circuitos transistorizados que corresponde a uma maneira nao padrao

pode trazer dificuldades na criacao de sistemas logicos mais complexos. Mesmo que antes, durante

o desenvolvimento da eletronica digital, cada porta logica fosse montada com seus transistores e

resistores para depois ser interligada com as outras, isto foi causando um desconforto por varios

motivos. Um desses motivos foi a alta complexidade que se tinha para montar um circuito com

varias funcoes logicas. Outro motivo era a necessidade de ter um padrao de funcionamento para

cada circuito ou funcao. Isso era ideal para ter todos os circuitos operando com a mesma tensao

de alimentacao, para que pudessem fornecer sinais que fossem reconhecidos e que fosse sensıvel o

suficiente para reconhecer os sinais dos outros circuitos logicos.

Para se solucionar este problema, foi desenvolvida a tecnologia dos circuitos integrados, per-

mitindo a colocacao de diversos componentes ja interligados dentro de um involucro plastico, per-

mitindo o uso de varias funcoes logicas simultaneas e em maior quantidade. Assim, foi possıvel

diminuir o tamanho dos projetos, pois foi criada uma serie de circuitos integrados que continham

numa unica pastilha as funcoes logicas digitais mais usadas.

Com isso elas passaram a ocupar menos area fısica e foram feitas de tal maneira que todas

eram compatıveis entre si, operando com as mesmas tensoes e reconheciam os mesmos sinais.

Estas series de circuitos integrados formaram entao as Famılias Logicas, a partir das quais os

projetistas tiveram facilidade em encontrar todos os blocos para montar seus equipamentos digi-

tais. Entao conforme as figuras abaixo, cada CI (Circuito Integrado) continham uma quantidade

de portas logicas de um mesmo tipo.

41


Figura 4.6: Circuito Integrado contendo quatro portas NAO-E

Assim, se fosse necessario montar um circuito que usasse tres portas E, o projetista teria

disponıveis componentes compatıveis entre si contendo estas funcoes e de tal forma que poderiam

ser interligadas das maneiras desejadas e num espaco fısico mınimo. O sucesso do advento dessa

tecnologia foi enorme, pois alem do menor tamanho dos circuitos havia menor consumo de energia.

Apesar da famılia RTL ser uma precursora da tecnologia digital, hoje ela nao e mais utili-

zada devido as limitacoes impostas por ela, que ja foram citadas. Nas proximas paginas, nos

limitaremos a estudar as duas famılias em maior destaque hoje, a famılia TTL e a CMOS.

4.2 Famılia TTL

A famılia TTL foi primeiramente desenvolvida pela Texas Instruments, contudo, devido a

enorme utilidade desta famılia, muitos fabricantes de semicondutores tambem produzem seus

componentes. Esta famılia e facilmente reconhecida durante o seu uso nos projetos principalmente

pelo fato de ter duas series que comecam pelos numeros 54 para o uso militar e 74 para o uso

comercial. Assim, a associacao de qualquer componente que comece pelo numero ”74”a famılia

TTL fica evidente. A caracterıstica mais importante desta famılia esta no fato de que ela trabalha

com uma tensao de alimentacao de 5 V. Assim, para os componentes desta famılia, o nıvel logico

zero e sempre a ausencia de tensao ou 0 V, enquanto que o nıvel logico um e sempre uma tensao de

+5 V. Para os nıveis logicos serem reconhecidos, eles devem estar dentro de faixas bem definidas,

pois na famılia TTL ha uma faixa chamada faixa de ruıdo. Uma porta TTL reconhecera como

nıvel zero as tensoes que estiverem entre 0 e 0,8 V e como nıvel um as que estiverem numa outra

faixa, entre 2,4 e 5 V. Entre essas duas faixas existe uma regiao indefinida que deve ser evitada.

Hoje no mercado existem centenas de circuitos integrados TTL disponıveis para a elaboracao

de projetos eletronicos. A maioria usa involucros DIL de 14 e 16 pinos, conforme visto na figura

anterior. As funcoes mais simples das portas estao disponıveis numa certa quantidade em cada

integrado. No entanto, a medida que novas tecnologias foram sendo desenvolvidas permitindo

a integracao de uma grande quantidade de componentes, surgiu a possibilidade de colocar num

integrado nao apenas umas poucas portas e funcoes adicionais que serao estudadas futuramente

como flip-flop’s, decodificadores e outros mas, tambem interliga-los de diversas formas e utiliza-los

em aplicacoes especıficas. Com isso, fica facil observar que os componentes que compoem quase

todos os equipamentos eletronicos sao compostos pelo conjunto de diversos componentes logicos.

Para que isso fosse possıvel, diversas etapas no aumento da integracao foram obtidas e receberam

42


nomes que hoje sao comuns quando falamos de equipamentos digitais e computadores em geral.

Temos as seguintes classificacoes para os graus de integracao dos circuitos digitais:

• SSI - Small Scale Integration ou Integracao em Pequena Escala: Que corresponde a serie

normal dos primeiros TTL que contem de 1 a 12 portas logicas num circuito integrado.

• MSI - Medium Scale Integration ou Integracao de Media Escala: Em que temos num unico

circuito integrado de 13 a 99 portas ou funcoes logicas.

• LSI - Large Scale Integration ou Integracao em Grande Escala: Que corresponde a circuitos

integrados contendo de 100 a 999 portas ou funcoes logicas.

• VLSI - Very Large Scale Integration ou Integracao em Escala Muito Grande: Que corres-

ponde aos circuitos integrados com mais de 1000 portas ou funcoes logicas.

Em circuitos eletronicos, na maioria dos casos e possıvel melhorar a velocidade de operacao

(isto e, fazer com que o circuito comute entre os nıveis alto e baixo de forma mais rapida) sacri-

ficando a potencia. Como maior potencia nao envolve somente maiores correntes mais tambem

maior consumo de energia e uma dissipacao maior de calor, elas tambem afetam diretamente as

capacitancias parasitas que existem nas juncoes dos semicondutores sendo carregadas e descarre-

gadas mais rapidamente.

Estas capacitancias parasitas nao sao introduzidas deliberadamente no circuito, mas sao os

resultados inevitaveis das dimensoes e geometria do circuito. A disponibilidade de correntes

maiores torna possıvel ligar e desligar os transistores mais rapidamente. Quando usamos mais

potencia com a finalidade de obter maior velocidade, sempre e bom avaliar se este aumento de

velocidade compensa o acrescimo de potencia utilizada. Uma figura de merito util para se fazer

esta avaliacao e o produto velocidade-potencia, que e o produto do atraso de propagacao pela

dissipacao de potencia de uma porta.

Quando transistores bipolares comuns funcionam em circuitos digitais e sao ligados de modo

a conduzir corrente, a operacao geralmente se da na regiao conhecida como saturacao, como nos

ja vimos anteriormente. Em virtude da saturacao o transistor leva um tempo relativamente longo

para ser desligado.

Consequentemente, os circuitos digitais padrao usando transistores comuns sofrem uma des-

vantagem em relacao a velocidade. Com uma despesa adicional pode-se, todavia, fabricar um tipo

especial de transistor denominado Schottky, que nao satura, podendo, consequentemente, operar

em velocidades mais altas.

Devido ao balanco possıvel entre velocidade e potencia e devido a possibilidade de fabricar

transistores comuns do tipo Schottky, a famılia TTL existe em cinco series distintas, que sao

listadas, com suas caracterısticas. A razao da popularidade da serie LS toma-se aparente, embora

outras series possam ser escolhidas caso haja restricoes quanto a velocidade, a dissipacao possıvel

ou ao custo.

43


Tabela 4.1: Caracterısticas tıpicas da famılia 54/74 SSI.

4.2.1 Algumas Caracterısticas da Famılia TTL

• Correntes de entrada:

Quando uma entrada de uma funcao logica TTL esta no nıvel 0, para uma corrente da base

para o emissor do transistor multi-emissor presente dentro do CI TTL da ordem de 1,6 mA.

Esta corrente deve ser levada em conta no projeto, pois, ela deve ser suprida pelo circuito

que excitara a porta. Quando a entrada de uma porta logica TTL esta no nıvel alto, flui

uma corrente no sentido oposto da ordem de 40 µA. Esta corrente vai circular se a tensao

de entrada estiver com um valor superior a 2,0 V. Estas correntes tambem sao conhecidas

pelas suas nomenclaturas abaixo:

– IIH (mınimo) - Corrente de entrada correspondente ao nıvel logico alto. Valor da

corrente que circula na entrada de um circuito digital, quando um nıvel logico alto e

aplicado em tal entrada. Note que os valores de IIL sao negativos, pois se convencionou

que a corrente que entra na porta tem sinal positivo; Estando a entrada em 0, a corrente

sai da porta, portanto o sinal -”denota o sentido contrario.

– IIL (maximo) - Corrente de entrada correspondente ao nıvel logico baixo. Valor da

corrente que circula na entrada de um circuito digital, quando um nıvel logico baixo e

aplicado em tal entrada.

• Correntes de saıda:

Quando temos a saıda de um circuito TTL indo ao nıvel zero (ou baixo), flui uma corrente

da ordem de 16 mA. Isso mostra que uma saıda TTL no nıvel zero ou nıvel baixo pode

drenar de uma carga qualquer ligada a ela uma corrente maxima de 16 mA. Por outro

lado, quando a saıda de uma funcao TTL esta no nıvel 1 ou alto, ela pode fornecer uma

corrente maxima de 400 µA. Veja entao que podemos obter uma capacidade muito maior

de excitacao de saıda de uma porta TTL quando ela e levada ao nıvel zero do que ao nıvel

44


um. Isso justifica o fato de que em muitas funcoes indicadoras, em que ligamos um LED

na saıda, fazemos com que ele seja aceso quando a saıda vai ao nıvel zero (e, portanto, a

corrente e maior) e nao ao nıvel um.

Figura 4.7: Diferencas entre correntes de saıda dos nıveis logicos.

Ainda, atraves de sua utilizacao, elas podem ser nomeadas como:

– IOH (mınimo) - Corrente de saıda correspondente ao nıvel logico alto. Valor da corrente

que circula na saıda de um circuito digital, quando um nıvel logico alto e gerado em

tal circuito, respeitadas as limitacoes para carregamento da saıda.

– IOL (maximo) - Corrente de saıda correspondente ao nıvel logico baixo. Valor da cor-

rente que circula na saıda de um circuito digital, quando um nıvel logico baixo e gerado

em tal circuito, respeitadas as limitacoes para carregamento da saıda. Novamente deve

ser observado que o sentido positivo e o de entrada, portanto IOH e dado em valores

negativos e IOH e dado em valores positivos (corrente entra na porta).

• Capacidade de Saıda (Fan-Out):

A fonte de um sinal digital aplicado a entrada de uma porta deve ser capaz de estabelecer

naquela entrada uma tensao correspondente a um ou outro nıvel logico (zero ou um). Em

qualquer um dos nıveis a fonte deve satisfazer os requisitos de corrente da porta acionada,

ou seja, fornecer o nıvel mınimo de corrente e tensao. Como a saıda de uma porta logica

e usada como fonte para a entrada de outra porta, e necessario conhecer a capacidade de

acionamento de uma porta, isto e, precisamos saber quantas entradas de portas a serem

acionadas podemos ligar a saıda de uma porta acionadora. Este parametro e fornecido nos

manuais dos componentes, geralmente com o nome de FAN-OUT. No caso TTL, desde que

cada porta acione portas da mesma serie, a capacidade de saıda e de dez para portas das

series 74 ou 54 padrao e de alta potencia e para as series de baixa potencia o limite e de vinte.

Quando uma porta logica aciona portas de outras series, e necessario verificar a literatura

do fabricante para determinar a necessidade de corrente de entrada, a disponibilidade de

corrente de saıda e ter certeza de que nao ha carga excessiva para a saıda de uma porta.

Este fato sera abordado com mais detalhes adiante.

• Margem de Ruıdo

Como ja visto, a famılia TTL opera com uma tensao de alimentacao de 5V, todas as tensoes

em um sistema TTL estao no intervalo de 0 a 5V. Quando uma porta logica nao estiver

carregada pela ligacao a entradas de outras portas, sua tensao corresponde ao nıvel logico

zero, onde o valor pode ser 0,1 V ou ate menor para a serie 54/74. A tensao alta, correspon-

dente ao nıvel logico um, fica em torno de 3,4 V. Quando a saıda for de nıvel logico baixo,

45


a porta acionadora deve permitir o fluxo de corrente da porta acionada para si propria. A

porta acionadora e descrita como absorvedora de corrente da carga. Quando a saıda estiver

no nıvel alto, a porta acionadora servira como fonte de corrente para a carga e e descrita

como fornecedora de corrente. No nıvel de saıda baixo, a corrente drenada eleva a tensao

de saıda e no nıvel de saıda alto a corrente suprimida diminui a tensao de saıda.

Para a serie 54/74, o fabricante garante que, mesmo que uma porta esteja carregada ate

sua capacidade maxima de saıda, a tensao de saıda baixa nao sobe acima de 0,4 V e a

tensao de saıda de nıvel logico alto nao desce abaixo de 2,4 V. O fabricante tambem garante

que uma tensao igual ou menor que 0,8V sempre sera interpretada por uma porta que esta

sendo acionada como correspondendo a tensao baixa (nıvel logico zero) e que uma tensao

de entrada maior que 2V sempre sera interpretada como tensao alta (nıvel logico um). As

duas tensoes de saıda e as duas tensoes de entrada sao representadas pelos sımbolos VOH,

VOL, VIH e VIL e sao definidas como:

– VOH: A tensao de saıda mınima que uma porta fornece quando sua saıda estiver no

nıvel alto.

– VOL: A tensao de saıda maxima que uma porta fornece quando sua saıda estiver no

nıvel baixo.

– VIH: A tensao mınima que pode ser aplicada a entrada de uma porta e reconhecida

como nıvel alto.

– VIL: A tensao maxima que pode ser aplicada a entrada de uma porta e reconhecida

como nıvel baixo.

Para as series 54 ou 74, estas tensoes sao as especificadas abaixo. Quando a tensao de entrada

VI estiver no intervalo de 0 a 0,8V ou no intervalo acima de 2,0 Volts, a saıda VO e constante e

vale 2,4 ou 0,4 Volts, respectivamente. Para VI no intervalo de 0,8 a 2,0 Volts, a saıda varia de

seu nıvel alto de 2,4V ate seu nıvel baixo de 0,4V.

Figura 4.8: Nıveis de ruıdo TTL para entrada e saıda.

• Velocidade

46


Os circuitos eletronicos possuem uma velocidade limitada de operacao que depende de diver-

sos fatores. No caso dos circuitos TTL, temos ainda que considerar sua construcao que pode

apresentar indutancias e capacitancias parasitas que influem na sua velocidade de operacao das

suas portas logicas.

Assim, levando em conta a configuracao tıpica de uma porta, veremos que se for estabelecida

uma transicao muito rapida da tensao de entrada, a tensao no circuito nao subira com a mesma

velocidade porque esta tensao tera que carregar capacitancias parasitas existentes na porta. Isto

causara um aumento gradual da tensao de entrada, levando tempo que nao deve ser desprezado.

Da mesma forma, a medida que o sinal vai passando pelas diversas etapas do circuito, temos

de considerar os tempos que os componentes demoram a comutar justamente em funcao das

capacitancias e indutancias parasitas existentes.

O resultado disso e que para os circuitos integrados TTL existe um retardo entre o instante em

que o sinal passa do nıvel zero para um na entrada e o instante em que o sinal na saıda responde

a este sinal. Da mesma forma, existe um retardo entre o instante em que o sinal de entrada passa

do nıvel um para o zero e o instante em que o sinal de saıda passa do nıvel zero para o um, no caso

de um inversor. Observe que estes tempos sao determinantes quando se trabalha com sistemas

de alta velocidade.

• Formas de ligacao - Coletor aberto e Totem-Pole:

Os circuitos logicos TTL que nos vimos ate agora sao denominados Totem-Pole, eles tem

uma configuracao que um ou outro transistor da porta TTL conduz a corrente, conforme o nıvel

estabelecido na saıda seja zero ou um. Este tipo de circuito apresenta um inconveniente caso

nos ligarmos duas portas em paralelo. Se uma das portas tiver sua saıda indo ao nıvel alto

simultaneamente que outra vai ao nıvel baixo (0), um curto-circuito e estabelecido na saıda e isso

pode causar a queima da porta. Quer dizer que os circuitos integrados TTL com esta configuracao

nunca podem ter suas saıdas interligadas da forma indicada na figura.

Figura 4.9: Efeito do nıvel logico baixo e alto num Totem Pole.

Todavia, existe uma possibilidade de elaborar circuitos em que as saıdas das portas sejam

ligadas entre si. Este metodo e obtido pela utilizacao do Open Collector ou coletor aberto. Os

circuitos TTL que tem esta configuracao sao indicados como ”open collector”e quando sao usados,

exigem a ligacao de um resistor externo denominado ”pull-up”com aproximadamente 2000 ohms.

Este tipo de metodo significa que o transistor interno da porta logica esta com o ”coletor

aberto”(open collector), necessitando de um resistor de polarizacao. A vantagem desta confi-

47


guracao esta na possibilidade de interligarmos portas diferentes num mesmo ponto e a desvanta-

gem esta na diminuicao de velocidade do circuito logico, ficando mais lento com o uso do resistor,

pois ele influencia o circuito alterando sua impedancia.

Figura 4.10: Configuracao interna de uma porta Open-Collector.

Figura 4.11: Porta logica usando metodo Open Collector.

• Tri-State:

Tri-state, traduzindo do ingles, corresponde ao terceiro estado. Esta e uma configuracao

encontrada em alguns integrados TTL, principalmente usados em micro informatica, como os

computadores. Quando duas (ou mais) portas estiverem suas saıdas conectadas, deve ocorrer que

se uma porta estiver enviando seus nıveis logicos, a outra porta deve estar numa situacao em

que na sua saıda nao tenhamos nem zero e nem um, entao ela deve ficar num estado de circuito

desligado, circuito aberto ou terceiro estado.

Isso e conseguido atraves de uma entrada de controle denominada ”habilitacao”ou ”Ena-

ble”sendo abreviada por EN. Assim, quando EN estiver em zero, o transistor da porta logica nao

conduz e nada acontece no circuito que funciona normalmente. No entanto, se EN for levada

ao nıvel um, o transistor satura, ou seja, os dois passam a se comportar como circuitos abertos,

independentemente dos sinais de entrada. Na saıda teremos entao um estado de alta impedancia.

48


Figura 4.12: Configuracao externa simplificada de uma porta inversora tri-state.

s funcoes tri-state sao muito usadas nos circuitos de computadores denominados barramentos

de dados ou ”data bus”, onde diversos circuitos devem aplicar seus sinais ao mesmo ponto ou

devem dividir a mesma linha de transferencia desses dados. O circuito que esta funcionando deve

estar habilitado e os que nao estao funcionando, devem ser levados sempre ao terceiro estado.

Figura 4.13: Ligacao de duas portas logicas ao mesmo barramento.

Em virtude da possibilidade da porta assumir um terceiro estado de alta impedancia. Foi

desenvolvido um tipo de porta muito util, chamada buffer tri-state. Em eletronica digital, um

buffer e um componente sem funcao logica, isto e, apresenta na saıda exatamente o mesmo sinal da

entrada. Quando este buffer e tri-state, a entrada de controle EN comanda se o sinal na entrada

deve ser apresentado na saıda ou nao.

Figura 4.14: Buffer Tri-state.

A EN S

X 0 AltaImpedancia

0 1 0

1 1 1

Tabela 4.2: Tabela verdade do Buffer Tri-State.

49


4.2.2 Circuitos Integrados TTL

Devido ao grande desenvolvimento da tecnologia TTL, temos uma infinidade de componentes

integrados para os mais diversos fins. Serao citados alguns dos mais importantes, sendo que para

obter todas as informacoes possıveis da famılia seria necessario ter um manual para consulta. No

fim da apostila, tem a lista e a funcionalidade da maioria dos membros da famılia TTL.

Seus componentes integrados mais simples sao na maioria das vezes, encapsulados em um

involucro (conteiner ou pastilha) DIP ou DIL, podendo ter diversas portas ou ”pernas”, possui o

formato retangular como abaixo.

Figura 4.15: Formato DIP ou DIL da famılia TTL.

Abaixo segue a descricao de algumas portas mais comuns da famılia TTL, com uma breve

descricao do que elas sao e seu consumo.

• 7400 - Quatro Portas NAO-E de duas entradas:

Num involucro DIL, o consumo medio por circuito integrado e da ordem de 12 mA.

Figura 4.16: Ligacao interna do componente integrado 7400.

• 7402 - Quatro Portas NAO-OU de duas entradas

Num involucro DIL de 14 pinos, cada unidade exige uma corrente de 12 mA.

Figura 4.17: Ligacao interna do componente integrado 7402

50


• 7404 - Seis Inversores (NAO):

Os seis inversores deste circuito integrado podem ser usados de forma independente.


• 7408 - Quatro Portas E de duas entradas:

Este circuito integrado tem cada unidade exigindo uma corrente de 16 mA.


• 7410 - Tres portas NAO-E de tres entradas:

Cada uma das tres portas NAND deste circuito integrado pode ser usada de forma inde-

pendente. A corrente exigida pelo circuito e de 6 mA.


• 7420 - Duas portas NAO-E de quatro entradas:

Este circuito integrado contem duas portas NAO-E que podem ser usadas de forma inde-

pendente. O consumo por unidade e de aproximadamente 4 mA.

51



• 7432 - Quatro portas OU de duas entradas:

As portas OU deste circuito integrado podem ser usadas de modo independente e a corrente

total exigida e da ordem de 19 mA.


• 7486 - Quatro Portas OU-Exclusivo:

As portas OU-Exclusivo ou Exclusive OR deste circuito integrado podem ser usadas de

forma independente, sendo o seu consumo de 30 mA.


4.3 Famılia CMOS

Depois de termos visto como a famılia TTL e importante, agora vamos focar sobre uma nova

famılia, a CMOS. A sigla CMOS significa ”Complementary Metal - Oxide Semiconductor”se

referindo a utilizacao de transistores de efeito de campo ou Field Effect Transistor (FET) no

lugar dos transistores bipolares comuns (como nos circuitos TTL). Como em qualquer area da

eletronica, o uso da famılia CMOS, possui vantagens e desvantagens no uso de transistores de

efeito de campo. Entretanto, os fabricantes desta famılia estao pouco a pouco eliminando essas

diferencas entre as duas famılias com o desenvolvimento de tecnologias de fabricacao, aumentando

ainda a sua velocidade e reduzindo seu consumo.

52


De uma forma geral, podemos dizer que existem aplicacoes em que e mais vantajoso usar

um tipo, e aplicacoes em que o outro tipo e melhor. Os transistores de efeito de campo usados

nos circuitos integrados CMOS ou MOSFET’s tem sua composicao elementar vista a seguir onde

tambem aparece seu sımbolo. Vemos que o ponto de controle e a comporta ou gate (g) onde se

aplica o sinal que deve ser amplificado ou usado para chavear o circuito. E aqui que teremos a

entrada da porta logica. O transistor e polarizado de modo a haver uma tensao entre a fonte ou

source (s) e o dreno ou drain (d). Fazendo uma analogia com o transistor bipolar, podemos dizer

que a comporta do MOSFET equivale a base do transistor bipolar, enquanto que o dreno equivale

ao coletor e a fonte ao emissor.

Figura 4.24: Diferencas entre transistores bipolares e MOS.

4.3.1 Aplicacoes Digitais

Semelhante ao uso que fazemos dos transistores bipolares, podemos fazer uso dos transistores

MOS. Alem de que as portas logicas que utilizam tecnologia CMOS (Complementary MOS)

permitem com que dispositivos tenham caracterısticas excelentes para aplicacoes digitais. Alguns

dos parametros da famılia CMOS serao descritos a partir de agora.

• Consumo e velocidade:

Para que possamos analisar o consumo e velocidade desta famılia, vamos tomar um circuito

inversor como base para entendermos.

Figura 4.25: Funcionamento de uma porta logica CMOS

Podemos ver duas caracterısticas importantes. A primeira e que sempre um dos transistores

estara cortado, independente do sinal de entrada (alto ou baixo) fazendo com que praticamente

nao circule corrente alguma entre o Vdd e o terra (0V). A unica corrente circulante sera de um

circuito externo alimentado a saıda logica. Isso significa um consumo extremamente baixo para

este par de transistores em condicoes normais, ja que na entrada a impedancia e elevadıssima e

praticamente nenhuma corrente circula. Este consumo e da ordem de dez nanowatt.

53


Contudo, na pratica temos alguns fatores que tornam este consumo maior, como por exemplo,

eventuais fugas ou a necessidade de outro componente que precise de uma maior corrente. Mas

como dito antes, ele nao e so cheio de qualidades. Como problema podemos citar que, ao aplicar-

mos um sinal de controle a este circuito, a tensao nao sobe imediatamente ate o valor desejado,

precisando de certo tempo para carregar o ”capacitor”existente na composicao do transistor.

Este atraso nada mais e do que a diferenca de tempo entre o instante em que aplicamos o

sinal na entrada e o instante em que ele estara disponıvel na saıda. Nos circuitos integrados

CMOS tıpicos como os usados nas aplicacoes digitais, como um inversor, este atraso e da ordem

de tres nanossegundos (3ns). Isso pode parecer pouco nas aplicacoes comuns, mas se um sinal

tiver de passar por centenas de portas antes de chegar onde ele e necessario, podemos ter um

atraso acumulativo relativamente alto.

Entretanto, este problema pode ser contornado com a elevacao de tensao de alimentacao.

Assim, com mais tensao, a carga dos elementos capacitivos e mais rapida e isso nos leva a uma

caracterıstica muito importante dos circuitos CMOS digitais que deve ser levada em conta em

qualquer aplicacao: com maior tensao de alimentacao, os circuitos integrados CMOS sao mais

rapidos. E isso fica mais facil de obter do que na famılia TTL porque eles trabalham num valor

de tensao fixo enquanto os circuitos CMOS trabalham numa faixa de tensao mais ampla.

• Sensibilidade ao manuseio:

Devido a composicao dos transistores usados na tecnologia CMOS, ele e extremamente sensıvel

a descargas eletricas tornando-os dispositivos muito delicados. De fato, a propria carga eletrica

acumulada nas nossas ferramentas ou em nosso corpo quando caminhamos num tapete num

dia seco ou ainda atritamos objetos em nossa roupa pode ser suficiente para danificar de modo

irreversıvel os componentes CMOS. Para que se possa ter uma ideia, caminhando num carpete

num dia seco, seu corpo pode acumular uma carga estatica que atingem ate 10000V. Se voce tocar

num objeto metalico aterrado, a descarga de seu corpo neste percurso de terra pode lhe causar

um forte choque. Ainda, da mesma forma, voce tocar num terminal de um dispositivo CMOS,

a carga do seu corpo que escoa por este dispositivo facilmente destruira a finıssima camada de

oxido que separa o gate do substrato e o componente estara inutilizado. Em outras palavras, os

dispositivos que usam transistores CMOS sao extremamente sensıveis a descargas estaticas. De

qualquer forma, para evitar o problema, nunca toque com os dedos nos terminais de componentes

CMOS sejam eles circuitos integrados ou transistores.

4.3.2 Algumas Caracterısticas da Famılia CMOS:

• Tensao de saıda:

No nıvel logico baixo (zero) a tensao de saıda se aproxima de 0V sendo no maximo de 0,01V

para os tipos comuns com alimentacao na faixa de 5 a 10V. No nıvel logico alto, a tensao de saıda

e praticamente a tensao de alimentacao Vdd ou no maximo 0,01V menor.

• Corrente de saıda:

Diferentemente dos circuitos integrados TTL em que temos uma capacidade maior de drenar

corrente na saıda do que de fornecer, para os circuitos integrados CMOS a capacidade de drenar

54


e de fornecer corrente de saıda e praticamente a mesma. Assim, para uma alimentacao de 5V as

saıdas podem fornecer (quando no nıvel alto) ou drenar (quando no nıvel baixo) uma corrente de

ate 1mA e essa corrente sobe para 2,5mA quando a alimentacao e de 10V. Estas correntes sao

designadas por IOL e IOH nas folhas de especificacoes dos circuitos integrados CMOS.

• Corrente de fuga na entrada:

Se bem que a comporta esteja isolada do circuito dreno-fonte, com uma resistencia que te-

oricamente seria infinita, na pratica pode ocorrer uma pequena fuga. Esta, da ordem de 10pA

(1 picoampere = 0,000 000 000 001 ampere) para uma alimentacao de 10V deve ser considerada

quando precisamos calcular a corrente de entrada de um circuito CMOS numa aplicacao mais

crıtica.

• Potencia:

Os circuitos integrados CMOS consomem muito menos energia que os circuitos integrados

TTL. Para os tipos comuns a corrente de alimentacao Idd e normalmente da ordem de 1nA tipi-

camente com um maximo de 0,05µA para alimentacao de 5V, o que corresponde a uma dissipacao

de 5nW em media para alimentacao de 5V e 10nW para alimentacao de 10V.

• Velocidade:

Os tipos comuns CMOS sao muito mais lentos que os TTL, mas famılias especiais estao apa-

recendo com velocidades cada vez maiores e em muitos casos estas se aproximam dos mais rapidos

TTLs. As frequencias maximas, conforme ja explicamos, dependem das tensoes de alimentacao e

das funcoes, ja que maior numero de componentes para atravessar significa um atraso maior do

sinal. Assim, nos manuais encontramos a especificacao de velocidade dada tanto em termos de

frequencia quanto em termos de atraso do sinal. Para o caso do atraso do sinal, observamos que

ele pode estar especificado para uma transicao do nıvel alto para o nıvel baixo ou vice-versa e em

alguns circuitos ou tensoes de alimentacao podem ocorrer diferencas.

4.3.3 Circuitos integrados CMOS

Comparado a famılia TTL, tambem podemos contar com uma boa quantidade de circuitos

integrados CMOS contendo funcoes logicas. Como no caso do TTL, nao temos espaco para colocar

todas estas funcoes aqui, entretanto e recomendado recorrer a manual CMOS. Aqui estao as mais

usadas.

• 4001 - Quatro Portas NAO-OU de duas entradas

Este circuito integrado contem quatro portas NAO-OU em involucro DIL de 14 pinos. O

consumo por circuito integrado e da ordem de 10nW.

55



• 4011 - Quatro portas NAO-E de duas entradas

Em involucro DIL de 14 pinos encontramos quatro portas NAO-E de duas entradas de funci-

onamento independente.


• 4012 - Duas portas NAO-E de quatro entradas

As duas portas NAO-E de quatro entradas deste circuito integrado podem ser usadas de forma

independente.


• 4025 - Tres portas NAO-OU de tres entradas

Encontramos neste circuito integrado tres funcoes NAO-OU que podem ser usados de forma

independente.

56



4.3.4 A Funcao Tri-State do 4048

O integrado 4048 tem caracterısticas muito interessantes para projetos CMOS envolvendo

funcoes logicas. Com o que ja vimos, sabemos que usando combinacoes apropriadas de funcoes

simples, e possıvel simular qualquer outra funcao mais complexa. Este circuito possui 8 entradas,

uma saıda e tres entradas de ”programacao”.

Dependendo dos nıveis logicos nas entradas de programacao, o circuito se comporta como

funcoes NAO-OU, OU, NAO-E ou E com 8 entradas ou ainda de forma combinada, realizando ao

mesmo tempo funcoes de portas OU e E em cada uma das quatro entradas. Entao, se colocarmos

as tres entradas de programacao no nıvel alto, o circuito comporta-se como duas portas E de

quatro entradas ligadas a uma porta OU de duas entradas.

E importante saber deste detalhe porque esta funcao pode ser facilitadora em muitos projetos,

pois consegue simular a operacao de diversas combinacoes de outros circuitos integrados CMOS.

Internamente, o 4048 e bastante complexo contendo 32 funcoes independentes programadas, de-

finidos pelos nıveis logicos nas entradas correspondentes.


4.4 Interfaceamento entre as famılias TTL e CMOS

Conforme explicamos, mesmo tendo uma faixa de tensoes ampla e caracterısticas diferentes

dos circuitos integrados TTL, existe a possibilidade de interfacear circuitos dos dois tipos. Ha

duas possibilidades de interfaceamento entre circuitos digitais TTL e circuitos digitais CMOS.

4.4.1 A saıda TTL deve excitar a entrada CMOS

Se as duas famılias logicas estiverem com uma tensao de alimentacao de 5 V nao ha problema

e a interligacao pode ser direta. Como as entradas CMOS tem uma impedancia muito alta

(nao exigindo praticamente corrente alguma) da saıda TTL, nao existe perigo do circuito CMOS

57


”carregar”a saıda TTL. Entretanto, temos que considerar o seguinte problema: As entradas

CMOS so reconhecem como nıvel logico um ,o valor de tensao de pelo menos 3,5V, enquanto que

no nıvel alto, a tensao mınima que o TTL pode fornecer nestas condicoes e de 3,3V.

Isso significa que e necessario garantir que a entrada CMOS reconheca o nıvel alto TTL, o

que e conseguido com a adicao de um resistor externo de pull-up, observe a figura abaixo. Este

resistor de 10K e ligado ao positivo da alimentacao de 5V.

Figura 4.31: Interfaceamento TTL e CMOS

Se o circuito CMOS a ser excitado por um TTL for alimentado com tensao maior que 5V,

por exemplo 12V, deve ser usado um circuito intermediario de casamento de caracterısticas. Este

circuito intermediario deve manter o sinal, ou seja, deve ser simplesmente um buffer nao inversor,

como por exemplo, o de coletor aberto com um resistor de pull-up externo. O valor deste resistor

dependera da tensao de alimentacao.

Figura 4.32: Interfaceando TTL e CMOS com tensoes diferentes

4.4.2 CMOS excitando uma entrada TTL

Neste caso, devemos considerar que uma saıda CMOS no nıvel baixo pode drenar uma corrente

de aproximadamente 0,5mA e no estado alto, a mesma intensidade. No entanto, uma entrada

TTL fornece uma corrente de 1,6 mA no nıvel baixo, o que nao pode ser absorvido pela saıda

CMOS. Isso significa que entre as duas devemos intercalar um buffer CMOS, como por exemplo,

os 4049 e 4050 que permitem a excitacao de ate duas entradas TTL a partir de uma saıda CMOS.

Figura 4.33: Interfaceando CMOS e TTL.

• Agora considerando uma porta CMOS e outra TTL ambas com 5V de alimentacao. Ao se

ligar a saıda de uma TTL a entrada de uma CMOS estando a saıda da TTL em nıvel baixo,

isto e, ela ira drenar as entradas CMOS uma corrente de 16mA.

58


Capıtulo 5

Circuitos Logicos Combinatorios

Neste capıtulo, estudaremos as funcoes logicas de uma forma mais completa. Analisaremos

o que acontece quando associamos varias portas logicas, prevendo o que teremos em suas saıdas

para cada uma das possıveis combinacoes dos nıveis de entrada. Os circuitos complexos, como

os usados nos computadores, por exemplo, se aproveitam das operacoes complicadas que muitas

portas logicas podem realizar em conjunto.

Com isso, e muito importante que alem de analisarmos o comportamento individual de cada

porta logica, nos tambem consigamos analisar e construir circuitos mais elaborados a partir dela.

As portas E, OU e NAO sao exemplos de circuitos combinatorios simples. Uma restricao

importante dos circuitos combinatorios e que nao precisam de nenhum retorno (feedback), isto e,

uma entrada para uma porta nao pode ser um resultado de uma funcao que dependa da saıda

desta mesma porta.

Isto significa que nao e possıvel obter loops em circuitos combinatorios. Um decodificador

(sera visto com detalhes adiante) e um bom exemplo de um circuito combinatorio. E um circuito

que produz uma saıda especıfica (geralmente zero) quando um valor especıfico ou um conjunto de

valores especıficos sao aplicados nas suas entradas.

Outro conjunto de circuitos combinatorios que deve ser citado sao as portas E e OU de varias

entradas. Por exemplo, se quisermos calcular o E logico de tres entradas, podemos colocar duas

portas E em cascata conforme abaixo.

Figura 5.1: Porta E de tres entradas a partir de duas com duas entradas.

De forma semelhante, podemos construir uma porta E de quatro entradas ou combinar tres

portas E de duas entradas e assim por diante. As portas OU de varias entradas podem ser feitas

usando o mesmo princıpio descrito acima. Como portas E e OU com mais de duas entradas sao

muito comuns, usaremos um unico sımbolo para representar portas de N entradas.

59


5.1 Passos para montagem de um circuito combinacional

A montagem de um equipamento combinatorio, apesar de ser muito simples, as vezes exige que

o projetista esteja ciente do problema como um todo. Em um circuito combinacional, nos temos

alguns passos que devem ser seguidos para que se possa montar claramente um circuito que atenda

a solucao do problema analisado. Para estes circuitos, a construcao inicia-se na especificacao do

problema e diagrama do circuito (ou no conjunto de equacoes que o descrevem). Um procedimento

generico para o projeto envolve os seguintes passos:

• Determinar as representacoes para cada variavel de entrada e saıda;

• Identificacao do problema;

• Determinacao das equacoes logicas simplificadas;

• Verificar quais componentes comerciais podem ser utilizados;

• Desenhar o circuito final.

Estes passos serao descritos a seguir de forma sistemica para que o aluno possa compreender

a importancia de cada procedimento e possa adotar estes passos na sua rotina de laboratorio.

5.1.1 Determinacao das variaveis de entrada e saıda:

A determinacao de uma nomenclatura ja vem sendo feita durante o conteudo da apostila. Nos

adotaremos a nomenclatura que para cada entrada, teremos uma letra do alfabeto, por exemplo,

A, B, C e etc. Para a saıda, sempre a indicaremos atraves do sımbolo S. Veja que S tambem

pertence ao alfabeto, mas neste caso S nunca podera representar uma entrada.

5.1.2 Identificacao do problema

Quando iniciamos o projeto de circuitos combinacionais, num primeiro momento somos levados

a pensar que o problema de saber o que acontece com a saıda de um circuito quando suas entradas

recebem diversas combinacoes de sinais nao e o mais importante. Na verdade, deve-se fazer o

contrario, que significa identificar que tipo de saıda e desejado. Entao na primeira etapa deve ser

definido o problema, estabelecendo-se exatamente qual a funcao a ser executada, ou seja, quais

as entradas e quais as saıdas.

Como ja vimos no capitulo tres, quando lidamos com um problema com varias entradas

possıveis e claro que sera necessaria uma combinacao de portas logicas para que se obtenha uma

saıda condizente com o resultado esperado.

Os diversos sinais de entrada aplicados a uma funcao logica, com todas as suas combinacoes

possıveis e a saıda correspondente podem ser colocados numa tabela. Entao, para que se possa

ter uma visao do problema como um todo, e necessario construir esta tabela, chamada de tabela

verdade com o objetivo de obter as equacoes pertinentes a solucao do mesmo.

Para facilitar o aprendizado, vamos desenvolver um problema durante os passos para mostrar

melhor o raciocınio que deve ser feito para a obtencao da solucao. Vamos partir de um exemplo

simples de logica combinacional usando tabelas verdades para saber o que ocorre na sua saıda,

com o circuito abaixo.

60


Figura 5.2: Exemplo de circuito combinacional.

5.1.3 Determinacao das equacoes logicas simplificadas

Antes de comecarmos, e necessario fazer uma revisao de alguns conceitos ja vistos ate agora.

Esses elementos tem que estar na mente todo o tempo para que o andamento do aprendizado nao

seja prejudicado.

Funcao Logica Equacao algebrica

Funcao E (AND) S=A.B

Funcao NAO E (NAND) S=A.B

Funcao OU (OR) S=A+B

Funcao NAO OU (NOR) S=A+B

Funcao NAO (NOT) ou inversora S=A

Funcao OU EXCLUSIVO (Exclusive OR) S=A⊕

B

Tabela 5.1: Resumo das funcoes logicas mais simples.

Revisando os itens anteriores, fica claro que as expressoes logicas vistas acima nao sao as

unicas e sim uma pequena parte. Existem varias outras equacoes que ja foram descritos e que

podem ser vistos com mais detalhes nos capıtulos anteriores. Se o aluno estiver com problemas

para recordar quais sao, seria aconselhavel que fizesse uma recapitulacao, inclusive nos itens que

citam os Mapas de karnaugh.

Continuando o processo de resolucao do problema proposto, vamos executar dois procedi-

mentos distintos, o primeiro e a obtencao da tabela da verdade atraves do circuito proposto. O

segundo sera fazer o circuito simplificado atraves da tabela da verdade e os Mapas de karnaugh.

Iniciando o primeiro procedimento, vamos montar a tabela da verdade baseada na figura 5.3.

Podemos observar que esta figura possui quatro portas logicas, uma porta E, uma porta OU e duas

portas inversoras ou portas NAO. Para cada porta logica desta, existe uma equacao matematica

que representa seu funcionamento, por exemplo, a porta OU. Conforme revisamos acima, cada

porta tem seu operador algebrico e para comecar, vamos indicar esses operadores para cada porta

logica, indicando sua saıda atraves de suas entradas.

Figura 5.3: Circuito combinacional dividido em expressoes simples.

Com essa decomposicao do circuito combinacional em varias equacoes algebricas menores,

podemos facilmente obter o funcionamento do circuito atraves da colocacao de todas as entradas

possıveis na tabela verdade. Esta tabela correspondera ao funcionamento logico do circuito.

61


A B C S1 S2 S3 S

0 0 0 0 1 0 1

0 0 1 0 0 0 1

0 1 0 1 1 1 0

0 1 1 1 0 0 1

1 0 0 1 1 1 0

1 0 1 1 0 0 1

1 1 0 1 1 1 0

1 1 1 1 0 0 1

Tabela 5.2: Tabela verdade do circuito combinacional da figura 5.3.

Para elaborar a tabela verdade para este circuito combinacional e com isso determinar todas

as saıdas possıveis em funcao das entradas, deve-se levar em conta que ele e formado por tres

etapas.

Na primeira etapa temos a porta OU e a NAO, na segunda etapa temos a porta E e na terceira

etapa temos mais um circuito inversor. Isso significa que as saıdas dos circuitos da primeira etapa,

que chamaremos S1 e S2 sao a entrada da segunda etapa e que a entrada da terceira etapa, S3 e

a inversao da saıda da segunda etapa.

Entao temos que levar em consideracao estas saıdas na elaboracao da tabela verdade que tera

no seu topo todas as variaveis de entrada, as saıdas parciais e a saıda final. Podemos identificar

as variaveis A,B e C como as entradas dos circuitos. S1, S2 e S3 sao pontos intermediarios do

circuito que precisam ser analisados para a obtencao de S, que e saıda final do circuito.

Como falado anteriormente, comecamos por colocar em A, B e C todas as suas condicoes

possıveis de entrada, ou todas as combinacoes de nıveis logicos que podem ser aplicadas ao circuito.

O proximo passo foi colocar na tabela os valores possıveis de S1 que corresponde ao resultado

algebrico da funcao OU. Assim atraves de todos os valores possıveis de A e B, podemos saber

quais serao os valores de S1, simplesmente utilizando a equacao S1=A+B. Este processo se repete

para a saıda S2, que corresponde a inversao do valor colocado em C.

Depois de se ter todos os possıveis valores de S1 e S2, temos o valor de S3 atraves da insercao

dos valores de S1 e S2 na porta E. O valor de S3 entao estara definido pela equacao algebrica

da porta E, sendo S3 = S1 . S2. Com isso, podemos completar a coluna S3 da tabela verdade,

fazendo com que falte somente o valor realmente importante .Sendo este a saıda do circuito. Esta

e obtida atraves da aplicacao da inversora ao valor obtido de S3. Assim, podemos finalmente

terminar a construcao da tabela verdade que corresponde ao circuito da figura 5.3. Esta tabela

corresponde a tabela 5.2.

Veja que este exemplo nao constituiu um exemplo de construcao de circuitos combinacionais

mesmo porque ele ja estava pronto, contudo e importante saber como e obtida a tabela verdade

a partir do circuito para que seja possıvel analisar seu funcionamento.

Outro detalhe que deve ser considerado e que esta tabela verdade nao e unica. Podemos ter

varias outras combinacoes logicas que representariam a mesma tabela. Ainda poderıamos evitar

o uso de portas como a porta inversora ligada a S, se utilizasse uma porta NAO E ao inves de

uma porta E. Note que o projeto de circuitos combinacionais tem uma serie de formas de serem

feitos, contudo, para que o aluno nao fique perdido entre qual forma adotar, seguiremos a regra

apresentada aqui.

Agora vamos atuar de forma reversa, sendo esta forma mais utilizada para criacao de projetos

62


porque geralmente tem que se construir um equipamento dependendo das suas entradas e saıdas,

fazendo assim a expressao logica e depois o circuito que a representa. Para exemplificar, a tabela

5.2 foi dada para se verificar qual e a equacao logica que corresponde a ela.

Primeiramente, temos que ver quais colunas serao usadas para criar esta tabela. Como o

que nos interessa sao sempre as entradas e as saıdas, usaremos as colunas A, B, C e S. Depois

temos que verificar quais linhas geram saıdas com nıvel logico um, pois sao elas necessarias para

a montagem da equacao logica. As saıdas com nıvel um representam que as entradas geram um

valor um na saıda, contudo, vemos que varias linhas causam tambem este tipo de saıda. Isso quer

dizer que a tabela 5.4 e o resultado da operacao OU entre as tabelas que so possuem uma saıda

com nıvel um.

Figura 5.4: Tabela verdade simplificada e expandida da tabela 5.2

Em segundo lugar, se nos interessa somente as linhas onde o nıvel logico da saıda tem nıvel

um e sabemos que quando a entrada tiver o numero zero significa que a entrada e ”barrada”.

Temos a nomenclatura da entrada representada pelo inverso da entrada e quando tiver o numero

um significa que a entrada e sem nenhuma modificacao.

Entao, continuando a analise do exemplo proposto, podemos retirar da tabela verdade a

seguinte equacao:

S = A.B.C +A.B.C +A.B.C +A.B.C +A.B.C

Esta equacao representa na forma da simbologia logica a tabela verdade acima, significa que

se nesta equacao tivermos o valor de entrada semelhante ao da tabela acima, sempre tera a saıda

respectiva. Agora baseado nesta equacao, nos terıamos o seguinte circuito logico equivalente:

Figura 5.5: Representacao logica da equacao.

63


Conforme voce ja deve ter observado, este circuito nao e nada parecido com a figura 5.2. Isto

ressalta duas afirmativas, a primeira e que uma tabela verdade pode ser representada por varias

combinacoes logicas diferentes e a segunda e que este circuito combinatorio pode ser simplificado

de forma a usar uma quantidade menor de portas logicas ficando do tamanho do circuito da figura

5.2 ou ate menor.

Para a segunda afirmativa, existe o metodo que permite simplificar as expressoes logicas

fazendo com que elas tenham equivalentes menores. Esta reducao e obtida atraves do uso dos

Mapas de Karnaugh ja vistos aqui. Para se fazer a simplificacao deste circuito, vamos transportar

as informacoes da tabela verdade para o mapa.

Figura 5.6: Mapa de Karnaugh da tabela 5.2.

Conforme ja vimos antes, quando montamos o mapa e vemos que alguma entrada nas areas

selecionadas muda de ındice, zero para um ou vice-versa, ela nao influencia naquela saıda. Com

isso, atraves do mapa obtemos a seguinte equacao:

S = A.B + C

Temos assim a seguinte representacao logica da equacao acima:

Figura 5.7: Representacao logica da equacao.

Faca os testes, montando a tabela verdade deste circuito da forma que tınhamos visto antes,

voce vera que, no final, voce tera a mesma tabela da verdade.

5.1.4 Quais componentes comerciais podem ser utilizados

Depois de definido quais sao as portas logicas que representam a tabela verdade, devemos

definir tambem quais serao os componentes integrados que representarao este circuito. No mercado

existem varios fabricantes que disponibilizam toda a famılia TTL, geralmente utilizada para este

tipo de projeto. Podemos ver a nomenclatura e a composicao de alguns membros desta famılia a

seguir ou consultando o apendice.

Atendo-nos somente ao nosso problema vemos que precisamos de pelo menos uma porta E

e uma porta OU, conforme nosso desenho. Entretanto, podemos ainda verificar que esta porta

E nao tem um equivalente comercial, com suas entradas ”barradas”, pode precisar de um outro

64


sımbolo logico bem conhecido. Este sımbolo seria a porta inversora, fazendo com que a montagem

real desta expressao logica fosse:

Figura 5.8: Circuito resultante da simplificacao.

Vemos que apesar da simplificacao resultar uma mudanca do equacionamento, a quantidade

de portas logicas necessarias continua a mesma. Fazendo uso de tres CI’s TTL (7404, 7408 e

7432), mas eles possuem varias portas logicas que ficariam ociosas, causado desperdıcio. Uma das

solucoes que podem ser implementadas seria a substituicao destas portas por suas equivalentes

usando NAO-E (NAND), fazendo uma maior utilizacao dos componentes no circuito integrado

(CI). Abaixo temos uma destas solucoes para o circuito da figura 5.8.

Figura 5.9: Circuito da figura 5.8 representado com portas NAO-E.

5.1.5 Desenhar o circuito final

Intuitivamente, sabemos entao que qualquer circuito pode ser feito de varias formas possıveis

e utilizar diversas portas logicas para representa-lo. Utilizando os componentes eletronicos exis-

tentes no mercado, vamos ver como ficaria a representacao dos circuitos da figura 5.8 e da figura

5.9.

Figura 5.10: Circuito comercial da figura 5.8.

Nota-se claramente o desperdıcio de componentes logicos nesta montagem, pois temos somente

duas portas inversoras em uso de seis! A falta de uso, alem de desperdıcio, ocupa um espaco maior

na hora de confeccionar o circuito e gastam uma quantia maior na producao dos equipamentos.

65


Figura 5.11: Circuito comercial da figura 5.9.

Vemos que na montagem da figura 5.11, baseada no circuito da figura 5.9, a quantidade de

componentes integrados foi diminuıda a dois tercos do circuito anterior e ainda utilizou-se um

maior numero de portas logicas por componente integrado, fazendo com que o projeto tivesse

uma menor utilizacao de espaco e reduzindo os custos de fabricacao.

Devemos fazer algumas observacoes com relacao ao uso real dos componentes, por exemplo,

devemos usar capacitores de desacoplamento na alimentacao e ainda devemos ligar a terra todas

as entradas nao usadas.

No nosso estudo vemos a partir de agora como essas associacoes sao importantes para dar as

portas logicas funcoes uteis que manipulam os bits conforme necessario.

66


Capıtulo 6

Multiplexadores e Decodificadores

Depois de vermos os conceitos mais simples da logica binaria, suas portas logicas basicas e suas

principais equacoes, estamos prontos para estudar a utilizacao pratica da eletronica digital. Isto

consiste na implementacao destes componentes logicos para executarem acoes que proporcionem

utilidade pratica.

Os circuitos combinacionais sao os responsaveis pelas operacoes logicas e aritmeticas dentro

de um sistema digital. Entao alem das operacoes logicas e aritmeticas como adicao, subtracao

complementacao, etc. existem outras funcoes necessarias para a realizacao de conexoes entre os

diversos operadores. Dentre essas funcoes estao a multiplexacao e a decodificacao. Os elementos

que realizam essas ultimas operacoes sao denominados multiplexadores e decodificadores. A

seguir, veremos como tais circuitos sao constituıdos.

6.1 Codificadores/Decodificadores

As informacoes que os circuitos digitais produzem estao na forma binaria ou em outras formas

que nao sao compreendidas facilmente pelo usuario, ou ainda que nao possam ser utilizadas

pelos circuitos seguintes do equipamento. Isso implica na necessidade de se ter circuitos que

processem uma informacao codificada de modo a transforma-la em outra que possam ser usada

por dispositivos ou circuitos.

Podemos ter, por exemplo, a necessidade de apresentar um valor numerico na forma decimal

a partir de um valor binario ou produzir um impulso em determinado endereco numa memoria

a partir de uma informacao binaria deste endereco. Nas aplicacoes digitais encontramos diversos

tipos de circuitos decodificadores, que serao vistos agora.

6.1.1 Decodificador de n para 2n linhas.

Aqui temos circuitos que decodificam um sinal binario de n dıgitos para uma de 2n saıdas.

Com isso, para dois dıgitos ou linhas de entrada, temos 2 x 2 linhas de saıda. Para tres linhas de

entrada, temos 2 x 2 x 2 linhas de saıda ou 8, e assim por diante. Agora para compreender como

este tipo de decodificador funciona, vamos pegar sua configuracao mais simples com duas linhas

de entrada e quatro de saıda, usando quatro portas NAO-E e dois inversores NAO. Este circuito

aciona apenas uma das saıdas a partir das quatro combinacoes possıveis do sinal de entrada.

67


Figura 6.1: Decodificador com quatro saıdas a partir de dois bits de endereco.

A B S1 S2 S3 S4

0 0 0 1 1 1

0 1 1 0 1 1

1 0 1 1 0 1

1 1 1 1 1 0

Tabela 6.1: Tabela verdade da figura 6.1.

Observe que no seu funcionamento segundo a tabela verdade, a saıda ativada vai ao nıvel

baixo quando o valor binario correspondente e aplicado a entrada. Quando estiver desenvolvendo

circuitos decodificadores na pratica, nao sera preciso programar circuitos decodificadores como

este a partir de portas logicas, pois existem circuitos integrados que ja realizam estas funcoes.

Entretanto, o ideal e que observe o funcionamento de cada porta logica e suas combinacoes,

pois isto facilitara a compreensao do funcionamento do circuito como um todo. Nunca devemos

esquecer de como sao formados os componentes integrados que usamos para que nao fiquemos

dependentes de uma so implementacao. Aplicacoes possıveis para este circuito podem ser facil-

mente imaginadas como, por exemplo, um circuito em que um contador binario e ligado a um

destes decodificadores de modo a fazer o acionamento sequencial de lampadas. Para determinar a

velocidade com que as lampadas acendem, e so modificar o tempo de clock, atraves da modificacao

do circuito oscilador.

6.1.2 Decodificador BCD para Sete Segmentos

Um tipo de decodificador muito usado nos projetos que envolvem eletronica digital e um que

faz a conversao dos sinais BCD (Decimais Codificados em Binario) para acionar um mostrador

de sete segmentos. Podemos formar qualquer algarismo de zero a nove usando uma combinacao

de sete segmentos de um mostrador. Assim, se quisermos fazer surgir o algarismo cinco, bastara

”acender”os segmentos a, c, d, f, g. Como os sinais codificados em binario nao servem para

alimentar diretamente os mostradores, e preciso contar com um circuito que faca a conversao.

Este tipo de circuito decodificador conta com quatro entradas, por onde entra a informacao

BCD e sete saıdas que correspondem aos sete segmentos do display que mostrara o dıgito corres-

pondente. A combinacao de nıveis logicos aplicados as entradas produzira nıveis logicos de saıda

que, aplicados aos segmentos de um display fazem aparecer o dıgito correspondente.

68


Figura 6.2: Display de sete segmentos.

Figura 6.3: Esquema de interligacao BCD - Display de sete segmentos.

Um display e um dispositivo que apresenta uma informacao numa forma que possa ser lida por

uma pessoa usuaria daquele equipamento. Podemos ter displays simples que operam na forma

digital como sequencias de LEDs, displays que apresentam numeros (numericos) e displays que

apresentam tambem sımbolos graficos (letras e sinais) denominados alfa-numerico. Alguns mais

sofisticados podem ate apresentar imagens de objetos ou formas, como os usados em equipamentos

informatizados. O tipo mais comum de display usado nos projetos basicos de digital e o numerico

de sete segmentos, conforme o estudado a pouco.

A combinacao do acionamento de sete segmentos possibilita o aparecimento dos algarismos

de zero a nove e tambem de alguns sımbolos graficos. O tipo mais comum usado nos projetos

digitais e o mostrador de LEDs, onde cada segmento e um diodo emissor de luz. Os LEDs podem

ser ligados de modo a ter o anodo conectado ao mesmo ponto, caso em que dizemos que se trata

de um display de anodo comum, ou podem ter os catodos interligados, caso em que dizemos que

se trata de um display de catodo comum.

Figura 6.4: Esquema eletrico do display de sete segmentos.

As correntes nos segmentos variam tipicamente entre 10 e 50 mA conforme o tipo, o que nos

leva a concluir que o consumo maximo ocorre quando o dıgito oito e projetado (todos os segmentos

69


acesos) e pode chegar a 400 mA por dıgito. Outro tipo de display tambem utilizado com certa

frequencia nos projetos e o de cristal lıquido. Este display nao ”acende”quando excitado.

A B C D a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 1 0 1 1 1 1 1

7 0 1 1 1 1 1 1 0 0 0 0

8 1 0 0 0 1 1 1 1 1 1 1

9 1 0 0 1 1 1 1 1 0 1 1

Tabela 6.2: Tabela dos leds do display de sete segmentos.

Eletrodos transparentes ao serem excitados eletricamente pelo sinal do circuito fazem com

que o lıquido com que ele esta em contato torne-se opaco, deixando assim de refletir a luz. Desta

forma, o fundo branco do material deixa de ser visto, aparecendo em seu lugar uma regiao preta.

As regioes formam os segmentos conforme sua combinacao tem o aparecimento dos dıgitos. No

entanto, e mais difıcil trabalhar com estes mostradores, pois eles exigem circuitos de excitacao

especiais que tambem sao mais caros.

A principal vantagem do mostrador de cristal lıquido (LCD) e seu consumo, que e centenas

de vezes menores do que o de um mostrador de LEDs. Para as aplicacoes em que o aparelho

deve ser alimentado atraves de pilhas ou ficar permanentemente ligado, e muito vantajoso usar o

mostrador LCD.

6.1.3 Codificador

Este circuito executa a funcao inversa do decodificador, ou seja, produz um codigo diferente em

suas saıdas para cada entrada diferente ativada. Podemos analisar o projeto do circuito atraves

de uma tabela verdade construıda a partir da sua definicao.

Tabela 6.3: Tabela verdade de um circuito codificador.

A tabela verdade pode parecer um pouco estranha, pois apesar de ter quatro variaveis de

entrada nao tem a esperadas dezesseis linhas. O problema e que as quatro entradas so podem ser

ativadas uma de cada vez e com isso temos que eliminar todas as outras combinacoes possıveis

para elas, mas para resolvermos o circuito atraves dos Mapas de Karnaugh teremos que ter todas

as linhas. Vamos entao introduzir o conceito de irrelevancia:

Em alguns casos de circuitos combinacionais temos situacoes que nunca acontecem e, portanto

nao nos importaremos com os valores das entradas destes casos. Dizemos entao que sao casos

70


irrelevantes, ou seja, tanto faz as entradas terem nıvel logico um ou nıvel logico zero. A grande

vantagem desta situacao e que para resolvermos os Mapas de Karnaugh destes circuitos podemos

considerar os nıveis logicos como um ou como zero levando em consideracao apenas os que forem

mais conveniente para conseguirmos um maior enlace do mapa sem nos esquecer das regras que

regem esses enlaces. Analise entao como fica o projeto deste codificador:

Figura 6.5: Funcionamento de um codificador.

Observe que a entrada I0 nao e conectada no circuito propriamente dito e que pela logica isto

esta certo, pois quando esta estiver ativada devemos ter nas saıdas A = 0 e B = 0.

Um exemplo de aplicacao para os codificadores e decodificadores sao os teclados de computado-

res. Voce ja notou, durante o uso do seu computador que um teclado deste tipo tem normalmente

105 teclas, mas o fio que os conecta com o gabinete da CPU e muito fino para conter 105 fios. Na

verdade as teclas sao codificadas atraves de um codificador para economizar fios.

Veja que um codificador com sete saıdas pode ter 128 entradas. Isso significa que podemos

transmitir por uma via de sete fios 128 valores diferentes, onde cada valor representa uma tecla.

O circuito responsavel pela codificacao de teclados dos computadores atuais e mais complexo que

este estudo, mas o princıpio de funcionamento e o mesmo.

6.2 Demultiplexador ou DEMUX

6.2.1 Multiplexadores/Demultiplexadores

A configuracao logica estudada no item 6.1.1 pode ser usada para realizar uma funcao muito

interessante e util: o direcionamento de dados num circuito. O fluxo de informacoes (tanto

analogicas como digitais) aplicado a uma entrada pode ser direcionado para qualquer uma das

saıdas, conforme o comando aplicado a linha de selecao de dados.

Por exemplo, se na linha de selecao de dados ou controle for aplicado o valor 10(2), os dados de

entrada serao encaminhados para a terceira linha de saıda. Na figura 6.6 mostramos um circuito

71


deste tipo implementado com portas TTL e que, portanto, so funciona com dados digitais. Neste

DEMUX os dados aplicados na entrada DADOS (DATA) sao encaminhados para uma das saıdas

(S1 a S4), conforme o ”endereco”aplicado nas entradas A e B. No entanto, os dados so podem

”passar”no momento em que a entrada de habilitacao EN (de enable) for levada ao nıvel alto.

Figura 6.6: Demultiplexador de quatro saıdas com enable.

Tambem e possıvel encontrar diversos circuitos integrados em tecnologia CMOS ou TTL que

contem estas funcoes, alguns operando ate com sinais analogicos.

6.2.2 Multiplexadores ou MUX

O nome parece complicado, mas sua funcao e muito simples: Circuitos multiplexadores pos-

suem varias entradas, um controle e uma unica saıda, permitindo que o usuario mostre na saıda

o valor de qualquer das variaveis de entrada dependendo do valor que introduzir no controle.

Parece complicado? Imagine uma central telefonica moderna, todas as informacoes que tra-

fegam por ela sao compostas de bits zero e um. Algumas dessas centrais utilizam um forma de

multiplexacao no tempo para que numa mesma saıda (comumente chamado de canal), eu tenha os

sinais de entrada cada um no seu tempo. Com isso, temos partes do tempo em que a saıda ficara

com uma entrada, e depois com outra e outra, fazendo a multiplexacao das entradas em uma so

saıda. Circuitos multiplexadores sao empregados nos circuitos digitais sempre que se deseja usar

o mesmo condutor eletrico (ou o mesmo barramento) para transportar, de cada vez, um dentre

diversos sinais possıveis. Observe abaixo o seguinte circuito multiplexador

Figura 6.7: Circuito multiplexador de oito entradas.

Do lado esquerdo estao as entradas, E0 a E7. Acima, os tres terminais do dispositivo de

controle, que podem receber valores (em binario) variando de zero (000) a sete (111). Os valores

72


de cada terminal de controle C0, C1 e C2, assim como seus complementos (resultados da saıda de

cada um deles submetido a uma porta NAO) e os valores das entradas sao encaminhados a oito

portas E cujas saıdas se juntam na entrada de uma porta OU.

a a entrada E5 recebera tres entradas VERDADEIRAS oriundas do controle. Essa sera a unica

porta E cuja saıda podera variar (pois as saıdas das demais serao sempre FALSAS por receberem

pelo menos um sinal FALSO). Se, no exemplo, a entrada E5 tiver um valor VERDADEIRO,

a saıda da porta E correspondente tambem sera VERDADEIRA, posto que as outras tres (do

controle) serao igualmente VERDADEIRAS. Por outro lado, se a entrada E5 contiver um sinal

FALSO, a saıda da porta E correspondente tambem sera FALSA, pois a combinacao das tres

entradas VERDADEIRAS do controle com o valor FALSO de E5 resultara em FALSO. Portanto,

a saıda da porta E ligada a E5 refletira o estado de E5: VERDADEIRO se E5 for VERDADEIRO,

FALSO se E5 for FALSO.

Como os resultados de todas as portas E sao combinados atraves de uma porta OU e como

todas as demais portas E terao a saıda FALSA (devido a uma entrada FALSA proveniente do

controle), quando se entra com o valor ”5”no controle, a saıda do circuito multiplexador refletira

o estado da entrada E5: VERDADEIRO se E5 for VERDADEIRO, FALSO se E5 for FALSO.

Uma situacao analoga ocorrera com qualquer outro valor que se entre no controle.

6.2.3 Multiplexadores e Demultiplexadores Analogicos

Diferente dos multiplexadores e demultiplexadores que nos vimos ate a pouco, os multiplexa-

dores analogicos nao sao usados para propagar sinais digitais mais sinais analogicos. Para tanto,

as portas logicas comumente utilizadas neste tipo de circuito nao sao portas E e sim transistores

que trabalham nas areas de corte e saturacao, permitindo que o sinal flua da entrada selecionada

para a saıda. Por exemplo, imagine que voce seja o responsavel pela seguranca de um predio com

oito andares. Para melhor observar quem circula pelos corredores, instalou em cada andar uma

camara de vıdeo. Mas, em vez de instalar oito monitores em sua sala, resolveu trabalhar com um

unico monitor, que mostrara na tela a imagem de uma camera de cada vez, dependendo de sua

escolha.

Para isso voce instalou um circuito multiplexador com oito entradas (cada uma captando o

sinal de uma camara), uma saıda (que sera encaminhada ao unico monitor) e um controle no qual

voce pode entrar com valores que variam de zero a sete, capaz de selecionar, portanto qualquer

uma das oito camaras (nao esqueca que o terreo e o pavimento ”zero”).

Digamos que voce quer ver o que se passa no terreo: basta entrar com ”zero”no dispositivo

de controle que o circuito multiplexador enviara para o monitor o sinal da camara de numero

”0”, exibindo a imagem do corredor do andar terreo. Se desejar verificar o que se passa no sexto

andar, entre com ”6”no controle e o sinal da camara instalada no sexto andar sera encaminhado

ao monitor. E assim por diante.

73


Capıtulo 7

Circuitos Aritmeticos

Um circuito combinacional aritmetico executa operacoes aritmeticas como adicao, subtracao,

multiplicacao e divisao com numeros binarios. A operacao aritmetica mais simples e a adicao de

dois dıgitos binarios, que consiste de quatro possıveis operacoes elementares.

As tres primeiras operacoes produzem um dıgito de soma. Entretanto, quando ambos os

operandos sao iguais a 1, sao necessarios dois dıgitos para expressar seu resultado. Neste caso,

o transporte (vai-um ou carry, em ingles) e somado ao proximo par mais significativo de bits.

Um circuito combinacional que implementa a adicao de dois bits e chamado meio-somador (half

adder, em ingles). Um circuito que implementa a adicao de tres bits (dois bits significativos e um

carry) e chamado de somador completo (full adder, em ingles).

Estes nomes decorrem do fato de que com dois meio-somadores pode-se implementar um

somador completo. O somador completo e um circuito aritmetico basico a partir do qual todos

os outros circuitos aritmeticos sao construıdos.

7.1 Meio Somador (Half Adder) e Somador Completo (Full Ad-

der)

A operacao aritmetica mais simples e a adicao de dois dıgitos binarios (bits), a qual pode

ser vista como a adicao de dois numeros binarios de um bit cada. Considerando-se todas as 4

combinacoes de valores que podem ocorrer, os resultados possıveis dessa adicao sao: 0 + 0 =

0; 0 + 1 = 1; 1 + 0 = 1; 1 + 1 = 10 Repare que no ultimo caso acima, o resultado da adicao

e o valor dois, que em binario necessita de dois dıgitos para ser representado (10(2)). No caso,

um circuito logico aritmetico para realizar a adicao de dois bits deve operar corretamente para

qualquer combinacao de valores de entrada. Isso significa que o circuito para a adicao de dois bits

deve possuir duas entradas e duas saıdas, conforme ilustrado na figura 7.1.

Figura 7.1: Disposicao de entradas e saıdas de um meio somador.

Denomina-se meio-somador a operacao de adicao de dois bits. O circuito mostrado na figura

7.1 e denominado meio somador (half adder, em ingles). As duas entradas, A e B, representam

74


os dois bits a serem adicionados. A saıda S representa o dıgito menos significativo do resultado,

enquanto que a saıda S representa o dıgito mais significativo do resultado, o qual tambem e

conhecido por transporte de saıda (carry out, em ingles). Uma vez que ele assume valor um

somente quando o resultado da soma de A e B nao pode ser representado num unico dıgito.

A fim de se projetar o circuito do meio somador, devemos montar uma tabela verdade para

as saıdas S e C utilizando-se os valores que resultam da adicao de dois dıgitos binarios, da forma

a seguir:

A B S C

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Tabela 7.1: Tabela verdade de um meio somador.

Note que a saıda S nada mais e do que uma operacao OU - Exclusivo entre A e B. Ja a saıda C

e o E entre A e B. Entao, um circuito para o meio somador usa apenas uma porta OU - Exclusivo

de duas entradas e uma porta E de duas entradas.

Figura 7.2: Representacao de um meio somador.

Entretanto, quando ao somarmos dois numeros binarios que possuem mais de um dıgito cada

ocorrer transporte diferente de zero para a soma de um par de dıgitos intermediarios, a soma

do par seguinte devera considerar esse transporte proveniente do par anterior, conforme ilustra o

exemplo a seguir.

Figura 7.3: Adicao de dois numeros binarios de quatro dıgitos.

O circuito capaz de realizar a soma de tres bits (A, B e Cn), gerando o resultado em dois bits (S

e C) e denominado somador completo (full adder, em ingles). Apesar da entrada Cn normalmente

receber o transporte proveniente da soma imediatamente anterior (carry in, em ingles), a rigor as

tres entradas sao absolutamente equivalentes sob o ponto de vista funcional. A tabela verdade

para a soma completa e mostrada a seguir, juntamente com o Mapa de Karnaugh e as equacoes

mınimas resultantes para S e Cn+1. A seguir temos um circuito para o somador completo.

75


Figura 7.4: Mapa K (Karnaugh) de um somador completo.

Figura 7.5: Esquema logico de um somador completo.

Este circuito logico representa um somador completo sendo representado por portas logicas

simples. Esta soma e de somente dois bits, entretanto seria inviavel se toda vez que fosse fazer

um circuito somador de 2 bits fosse necessario o uso de tantas portas logicas. Com isso, depois

de aplicar a tabela verdade do circuito no Mapa de karnaugh, podemos ver que o seu circuito fica

simplificado.

Figura 7.6: Diagrama logico simplificado de um somador completo.

7.1.1 Somador Paralelo Tipo Ripple Carry

Utilizando-se n somadores completos, pode-se realizar um somador capaz de operar dois

numeros binarios de n bits. Particularmente, o dıgito de ordem i do resultado, Si, sera ob-

tido pela adicao de Ai, Bi e Ci, onde Ci e o transporte proveniente do dıgito anterior. O somador

de ındice i recebe como entradas Ai, Bi e Ci, gerando a soma Si e o valor de transporte Ci+1,

o qual sera entrada para o somador completo do dıgito seguinte (i+1). Uma forma de facilitar

a visualizacao do somador seria coloca-lo representado da mesma forma como foi representado o

meio somador.

Figura 7.7: Representacao grafica de um somador completo.

76


Figura 7.8: Representacao grafica de um somador paralelo de 4 bits.

Repare que o somador completo mais a direita, podendo tambem ser chamado de FAD0 (Full

Adder 0), tambem possui uma entrada Cin. Como inicialmente nao existe um valor de transporte

a ser somado aos dıgitos menos significativos, A0 e B0, esta entrada devera estar constantemente

ligada a zero, atraves do terra do circuito. Ja a saıda de transporte Cout do dıgito do somador

completo mais a esquerda, serve para indicar se o resultado da adicao entre A e B pode ser

representado em quatro bits ou cinco bits. Caso o resultado nao possa ser representado em

quatro bits, Cout ira exibir o valor 1; Essa situacao e chamada de overflow.

Observe tambem que, uma vez que um novo par de valores A e B e fornecido ao circuito

somador, as ultimas duas saıdas a se estabilizarem sao S3 e o Cout mais a esquerda, uma vez

que estas dependem de Cout do anterior, sendo este dependente da estabilizacao de Cout do seu

anterior e assim por diante. Desta forma, pode-se aproximar o atraso deste somador como sendo

proporcional ao numero de estagios (numero de somadores completos em cascata). Com efeito, a

propagacao do transporte ou carry ao longo da cadeia de somadores e o ponto fraco deste tipo de

somador. Existem outros tipos de somadores capazes de operar mais rapidamente, mas que nao

serao abordados aqui.

A construcao de um somador para operar dois numeros binarios de n bits requer o uso de n so-

madores completos, conectados segundo a mesma topologia mostrada na figura 7.5. E importante

ressaltar que tal somador pode operar dois numeros inteiros quaisquer, positivos ou negativos,

desde que ambos estejam representados em complemento de 2.

7.2 Somador/Subtrator

A subtracao de dois numeros inteiros em binario pode ser feita utilizando-se a seguinte formula:

S = A−B = A+B + 1

Onde todas as operacoes sao aritmeticas, exceto B, que representa a complementacao de B,

bit a bit. A figura ?? mostra um circuito somador/subtrator de quatro bits. Esse circuito e

originado do somador paralelo de quatro bits, porem com a adicao de portas ou-exclusivo nas

entradas associadas a B, de modo a permitir a negacao individual de cada bit de B.

77


Figura 7.9: Representacao de um somador/subtrator de quatro bits.

A tabela que segue mostra o funcionamento deste circuito, em funcao dos sinais de controle

seletor e Carry in A.

Seletor Carry in A Operacao Descricao

0 0 S = A + B + 0 Soma A e B sem Carry

1 1 S = A +B+ 1 Subtrai B de A com carry

Tabela 7.2: Tabela de funcionamento do somador/subtrator.

O exemplo do que ocorre com o somador paralelo apresentado na secao anterior, tambem o

somador/subtrator pode operar dois numeros inteiros quaisquer, positivos ou negativos, desde

que tais numeros estejam representados em complemento de dois.

Caso os dois numeros a serem operados estivessem representados em sinal-magnitude, por

exemplo, seria necessario existir um circuito para testar o sinal de cada numero e comparar as

magnitudes, para so entao realizar a soma ou a subtracao.

Como isso representaria a necessidade de um hardware mais complexo, e possivelmente mais

caro e mais entao, a representacao em complemento de dois e dominantemente utilizada nos

computadores atuais.

O uso do complemento dois significa a soma do bit ”1”a uma palavra em complemento um.

E ainda a palavra em complemento um significa que ela tem seus bits invertidos, ou seja, se na

palavra original era ”1”com o complemento passara a ser ”0”.

7.3 Comparador de Magnitude

Existem circuitos capazes de comparar valores binarios e apresentar informacoes sobre eles.

Esses circuitos sao chamados somadores e apresentam em suas saıdas valores que indicam se dois

valores de entrada sao iguais ou nao e, nao sendo, qual dos dois e maior.

Em primeiro lugar, a verificacao de que dois valores sao iguais e feita usando a propriedades

da porta nao-ou-exclusiva. Conforme pode ser observado na tabela abaixo, quando os dois bits

de entrada sao iguais, a saıda e ’1’.

A B S

0 0 1

0 1 0

1 0 0

1 1 1

Tabela 7.3: Tabela-verdade da funcao nao-ou-exclusiva.

78


Assim sendo, para comparar dois valores basta aplicar os bits correspondentes das duas pa-

lavras em portas nao-ou-exclusivas e aplicar o resultado de todas as portas em uma porta ”E”.

Abaixo temos um exemplo de circuito para comparar se dois valores de 4 bits (A e B) sao iguais,

apresentando ’1’ na saıda ”A=B”caso sejam.

Figura 7.10: Comparador de igualdade de palavras 4 bits

Ja para identificar qual dentre dois valores A e B de 4 bits e maior, usa-se o seguinte raciocınio:

1. Se o bit mais significativo A.3 e 1 enquanto B.3 e 0, A > B;

2. Senao, se o bit A.2 e 1 enquanto B.2 e 0, A > B;



5. Senao, temos A = B ou A ¡ B;

Esse mesmo raciocınio pode ser aplicado para quantos bits se queira comprar e pode ser

implementado atraves de circuitos combinacionais.

Um exemplo de circuito integrado para comparar valores de 8 bits e o 74682, cujo circuito

interno e apresentado a seguir.

79


Figura 7.11: Diagrama interno do integrado 74682.

7.4 Unidade Logica Aritmetica

Como se pode observar, a medida que a complexidade das operacoes matematicas e maior os

circuitos necessarios aumentam. Isso ocorre tambem com o aumento do numero de bits envolvidos

na operacao. Para solucionar esses problemas foram desenvolvidos circuito integrados capazes de

realizar diversas operacoes logicas e aritmeticas, envolvendo palavras de 4 ou 8 bits. Esse circuito

e chamado de ULA - Unidade Logica Aritmetica (em ingles ALU - Arithmetic Logic Unit). Por

esse nome tambem se designa o bloco interno responsavel por operacoes logicas e aritmeticas em

processadores e microcontroladores.

Uma ULA tipicamente tem duas palavras de entrada (4 ou 8 bits) e uma palavra de saıda

(4 ou 8 bits, respectivamente). A selecao da operacao a ser realizada e feita atraves de entradas

com esses fins. Adicionalmente, podem ser encontrados saıdas que indicam se o resultado e igual

a zero, se ouve estouro da capacidade de representacao, comparacao se os valores de entrada sao

iguais, qual o maior, etc...

Quando se trata de operacoes aritmeticas, as palavras de entradas sao consideradas como

80


valores inteiros, isto e, internamente existe carry que o resultado de um bit influencie o resultado

do seguinte. No caso das operacoes logicas, os bits sao tratados individualmente, respeitando-se

apenas a posicao dos bits nas duas palavras.

Como exemplo de circuito integrado ULA, temos a 74181, capaz de realizar operacoes de soma,

subtracao, OU, E, OU-Exclusivo, complemento (inversao dos bits) com palavras de 4 bits. Alem

disso o componente tambem informa se as duas palavras de entrada sao iguais, se houve estouro

da capacidade de representacao e possui entrada e saıda de carry (para ligacao em cascata).

81


Capıtulo 8

Circuitos Sequenciais - Flip-flop’s

Os flip-flop’s sao elementos logicos que podem apresentar em seu funcionamento apenas dois

estados estaveis. Nao existem estados intermediarios entre estes dois estados. A aplicacao de um

sinal de entrada pode mudar o dispositivo de um estado para outro e como a qualquer momento

podemos saber qual e o estado em que ele se encontra, e possıvel considerar este circuito como

uma memoria capaz de armazenar um bit. O flip-flop e o elemento basico das chamadas memorias

estaticas. Existem diversos tipos de flip-flop’s encontrados nos circuitos digitais e o analisaremos

adiante.

8.1 Flip-Flop RS

O Flip-Flop RS (de Reset e Set) tem sua configuracao com transistores mostrada na figura

8.1 e funciona da seguinte maneira: Quando alimentamos o circuito, dada as poucas diferencas

que podem existir entre as caracterısticas dos dois transistores, um deles conduzira mais do que

o outro. Supondo que este transistor seja Q1, ha uma queda de tensao no seu coletor que reduz

em consequencia a corrente que polariza a base de Q2 via R2. Nestas condicoes, a tensao do

coletor de Q2 se mantem alta, realimentando a base de Q1 via R3 e a situacao final do circuito

e estabelecida: Q1 satura e Q2 fica no corte. O flip-flop encontra seu estado estavel inicial. O

flip-flop R-S tem duas saıdas representadas por Q e Q, assim, na condicao inicial estavel, com Q1

conduzindo, Q estara no nıvel baixo (0) e Q estara no nıvel alto (1).

Figura 8.1: Circuito equivalente a um flip-flop RS.

O processo que leva o flip-flop a este estado inicial pronto para funcionar e muito rapido,

nao demorando mais do que alguns microssegundos. Quando o flip-flop se encontra na situacao

indicada, com Q=0 e Q = 1, dizemos que ele se encontra ”resetado ”ou armado. A mudanca de

estado do flip-flop pode ser obtida aplicando-se um sinal conveniente na entrada. Como usamos

82


transistores NPN para comutar o flip-flop, temos de fazer conduzir por um instante o transistor

que esta cortado, ou seja, devemos aplicar um pulso positivo na entrada correspondente. Assim,

estando o flip-flop na condicao indicada, se desejarmos mudar o estado, aplica-se o pulso na

entrada SET. O transistor Q2 conduz por um instante, realimentando via R3 a base de Q1 que e

cortado.

Com o corte, a tensao na base de Q2 sobe via polarizacao de R2 e mesmo que o pulso de

disparo desapareca, o circuito se mantem no novo estado gracas a realimentacao. Sua saıda Q

vai ao nıvel (1) e a saıda Q vai ao nıvel (0). Para trocar novamente de estado o flip-flop R-S,

aplicamos um pulso positivo na entrada RESET, levando Q1 a saturacao e Q2 ao corte, situacao

que se firma mesmo depois de desaparecido o pulso gracas a realimentacao proporcionada pelos

resistores.

Veja que um pulso aplicado a entrada SET, correspondendo a um bit 1, faz com que a saıda Q

que estava em zero passe a um, armazenando este bit. O flip-flop funciona realmente como uma

memoria para este bit.

Da mesma forma como utilizamos transistores bipolares NPN para obter um flip-flop, podemos

tambem empregar outros tipos de componentes em configuracoes semelhantes podemos elaborar

flip-flop’s usando transistores PNP, caso em que a polaridade dos sinais de disparo vai ser invertida.

Da mesma forma, podemos usar transistores de efeito de campo, tanto de canal N como canal

P (bipolares ou JFET’s) como tambem transistores de efeito de campo MOS com os dois tipos

de canal (N ou P). O que mudara em cada caso e o sentido de circulacao das correntes e as

polaridades dos sinais aplicados.

Como observamos os flip-flop’s tambem podem ser feitos com valvulas e na realidade os pri-

meiros que existiram eram justamente montados com estes componentes. Naquela epoca nao

existiam transistores e nem circuitos integrados. Os flip-flop’s podem ser elaborados com portas

logicas e o RS que estudamos pode ser facilmente obtido a partir de duas portas NAO-E de duas

entradas.

Figura 8.2: Flip-Flop RS com portas NAO-E.

Levando em conta as tabelas verdade das portas NAO-E vemos que a saıda da primeira porta

realimenta a segunda e vice-versa, garantindo assim a continuidade dos estados obtidos quando

o flip-flop comuta. No entanto, a comutacao deste circuito ocorre quando as entradas passam do

nıvel alto para o baixo, ou seja, de um para zero. Esta condicao e indicada pelos sımbolos R’ e S’

nas entradas.

Entao, quando as entradas estao ambas no nıvel baixo, o flip-flop se mantem no estado em que

foi colocado por ser ligado ou por uma comutacao anterior. Por outro lado, se as entradas forem

levadas simultaneamente ao nıvel alto, o flip-flop ira para um estado indeterminado que deve ser

83


evitado. Na pratica, a aplicacao de nıveis altos nas duas entradas pode destruir o dispositivo.

O diagrama de tempos mostrados abaixo nos permite mostrar o que ocorre no funcionamento

de um flip-flop por etapas, sendo analisados da seguinte forma:

Figura 8.3: Diagrama de tempo do flip-flop RS.

1. (a) Flip-flop resetado;

(b) S vai ao nıvel 1 e o flip-flop e setado;

(c) S vai ao nıvel 0 e o flip-flop permanece setado;

(d) R vai ao nıvel 1 e o flip-flop e resetado;

(e) R volta ao nıvel 0 e o flip-flop permanece resetado;

Tudo isso pode ser representado por uma tabela verdade, da mesma forma que fazemos com

as funcoes logicas. Nesta tabela temos algumas nomenclaturas que devemos nos familiarizar e

que sao amplamente usadas, a saber:

• Primeira possibilidade: Qn−1 = representa o estado da saıda Q ANTES da aplicacao dos

sinais. Qn = representa o estado da saıda Q DEPOIS da aplicacao dos sinais.

• Segunda possibilidade: Q = representa o estado da saıda Q ANTES da aplicacao dos sinais.

Qn+1 = representa o estado da saıda Q DEPOIS da aplicacao dos sinais.

Os dois tipos de representacao sao usados. Nas colunas e linhas em que sao colocados os nıveis

logicos zero e um, quando aparece o termo Qn ou Qn significa que a saıda vai para um estado

indeterminado.

R S Qn+1 Qn+1

0 0 Qn Qn

0 1 1 0

1 0 0 1

1 1 X X

Tabela 8.1: Tabela verdade do Flip-Flop RS.

Temos ainda que ver que a ultima condicao nao e aceita pois poderia danificar o equipamento.

Ainda, igualmente com o que fizemos na representacao dos somadores, existe uma forma de

representar este tipo de circuito logico atraves de uma figura simples.

84


Figura 8.4: Representacao do flip-flop RS.

8.2 Flip-Flop RS com clock e mestre-escravo

Estes circuitos chamados de flip-flop RS controlados por clock e mestre escravo encontram

uma gama de aplicacoes muito grande nos circuitos digitais mais complexos, ja que estes sao

sempre comandados por um clock, ou seja, sao circuitos logicos sincronizados.

O uso de um circuito de controle (mestre) que determina quando o flip-flop (escravo) muda

de estado e importante para permitir que as mudancas de estado do flip-flop so ocorram em

determinados instantes. Usando portas NAO-E podemos implementar um flip-flop RS controlado

por clock (Master-Slave).

Figura 8.5: Flip-flop RS controlado por clock com portas NAO-E.

Analisemos seu funcionamento: Partindo da situacao em que a entrada de clock (relogio)

esteja no nıvel baixo, as saıdas Q e Q permanecerao no estado inicial em que se encontravam

e insensıveis a qualquer variacao que ocorra nas entradas S e R. Quando a entrada de clock for

levada ao nıvel 1, o circuito passa a responder aos sinais das entradas R e S. No entanto, conforme

o diagrama de tempos abaixo, este circuito tem um inconveniente.

Figura 8.6: Diagrama de tempo do flip-flop RS com clock.

Como as saıdas acompanham as entradas, durante o tempo em que o clock as habilita, estas

saıdas podem mudar de estado mais de uma vez, voltando assim ao estado inicial, o que nao e

desejado de forma alguma. Um modo de contornar este problema consiste na utilizacao de duas

etapas numa configuracao mais complexa.

85


Figura 8.7: Flip-flop RS mestre-escravo completo.

Este circuito e denominado Flip-Flop RS Mestre-Escravo ou Flip-Flop RS Master-Slave e faz

uso de portas NAO-E e de um inversor, cuja finalidade e inverter o pulso de clock. Neste caso,

quando a entrada de clock for ao nıvel um, o flip-flop mestre mudara de estado, mas o flip-flop

escravo permanecera insensıvel, mantendo seu estado. Quando a entrada de clock passar para o

nıvel logico zero, a saıda do flip-flop mestre sera levada para o escravo. Isso significa que o flip-flop

em seu todo nao e sensıvel ao nıvel do sinal de clock, ou seja, se ele e zero ou um, mas sim a sua

transicao. As saıdas Q e so vao mudar de estado no instante em que ocorrer a transicao do sinal

de clock do nıvel alto para o nıvel baixo. Com esta configuracao e possıvel garantir que so vai

ocorrer uma mudanca de estado na presenca de um pulso de clock. Os flip-flop’s que funcionam

desta forma sao denominados ”Edge Triggered”ou ”Disparados pela borda”.

Se a mudanca de estado ou disparo (engatilhamento) ocorrer quando o sinal de clock passa de

zero para um, os flip-flop’s sao denominados ”positive edge-triggered”, enquanto que, se o disparo

ocorre quando o clock vai do nıvel um para zero, na queda do nıvel logico, os flip-flop’s chamam-se

”negative edge-triggered”.

Neste tipo de circuito e muito importante levar em conta, num projeto de maior velocidade, o

tempo gasto para todo o processo, porque temos que levar em consideracao o tempo que o circuito

demora para sair de um nıvel logico e ir para outro. Assim, partindo do diagrama de tempos

da figura ??, vemos que a saıda do flip-flop so completa sua mudanca de estado depois de certo

tempo, do pulso de clock ter sido aplicado. Dois tempos sao importantes neste tipo de circuito.

Figura 8.8: Temporizacao no Flip-flop RS mestre-escravo.

• tH: Hold Time ou Tempo de Manutencao e o tempo em que a entrada deve permanecer

ainda no circuito para que seu nıvel logico seja reconhecido pelo flip-flop.

• tS: Setup Time ou tempo em que a entrada do flip-flop deve permanecer no estado desejado

antes da transicao do clock que vai provocar a mudanca de estado do circuito. Duas entradas

podem ser acrescentadas neste circuito, dotando-o de recursos importantes para aplicacoes

praticas.

Uma das entradas e denominada PRESET (PR’) ou pre-ajuste e tem por funcao levar ime-

diatamente as saıdas do circuito a um estado determinado (Q=1 eQ=0), independentemente do

86


que estejam acontecendo nas demais entradas. Sua ativacao ocorre quando PR’ estiver em zero e

CLR’ em um, no caso apresentado, pois o sımbolo ’ sobre a identificacao indica que ela esta ativa

no nıvel baixo.

Figura 8.9: Ligacao das entradas preset e clear.

A outra entrada denominada CLEAR ou apagamento tem por funcao levar as saıdas aos

estados Q=0 e Q’=1, independentemente do que estiverem ocorrendo nas demais entradas. Como

as entradas PRESET e CLEAR produzem resultado independente do estado da entrada de clock,

estas sao chamadas de entradas assıncronas; Em oposicao, as entradas R e S que sao sıncronas,

isto e, sincronizadas com o sinal de clock.

E importante observar que estas duas entradas nao podem ser ativadas ao mesmo tempo, pois

isso levaria o circuito a um estado indeterminado que inclusive poderia causar problemas aos seus

componentes.

Ao construirmos a tabela verdade para este circuito, teremos tres novos sımbolos que sao nor-

malmente usados em representacoes de eletronica digital. ”X”representa uma condicao irrelevante

qualquer que ela seja nao havera influencia no que ocorre na saıda. A seta para cima indica a

transicao do nıvel baixo para o nıvel do sinal na entrada ou saıda representadas. Ja a seta apon-

tando para baixo indica uma transicao do nıvel alto para o nıvel baixo do sinal correspondente.

8.3 O Flip-Flop JK Mestre-Escravo

O flip-flop JK mestre-escravo ou ”master-slave”pode ser implementado por funcoes logicas

comuns, adquirindo a configuracao basica mostrada abaixo.

Figura 8.10: Flip-flop JK

Um problema observado no flip-flop RS e que temos uma situacao ”proibida”que ocorre quando

as entradas R e S vao ao nıvel alto ao mesmo tempo e que pode levar o circuito a um estado

indeterminado. Esta situacao acontece principalmente nas aplicacoes em computacao, quando

uma parte do sinal de saıda e usada para realimentar a entrada.

87


Nestas condicoes podem ocorrer as situacoes de conflito com a producao de oscilacoes inde-

sejadas. Esta situacao pode ser contornada com a utilizacao de uma nova configuracao, que e

justamente a do flip-flop JK utilizada nas aplicacoes praticas e que analisaremos a seguir. Pode-

mos ter quatro combinacoes possıveis para os sinais aplicados nas entradas J e K e analisemos

cada uma das combinacoes:

• J=0 e K=0: Quando a entrada de clock (CLK) passa por uma transicao negativa do sinal,

o flip-flop mantem sua condicao original, ou seja, nao muda de estado.

• J=1 e K=0: Quando a entrada de clock (CLK) passa por uma transicao negativa, o flip-flop

e ”setado”. Se ja estiver setado, ele permanece nesta condicao.

• J=0 e K=1: Quando a entrada de clock (CLK) passa por uma transicao negativa, o flip-flop

e ”resetado”. Se ja estiver nesta condicao, ele permanece.

• J=1 e K=1: Nesta condicao, ao receber uma transicao negativa na entrada de clock (CLK),

o flip-flop muda de estado (TOGGLE). Se estiver setado, ele reseta e se estiver resetado, ele

e setado.

Podemos elaborar a tabela verdade para indicar o que ocorre com este flip-flop. Observe o uso

das setas para indicar as transicoes de sinal na entrada de clock que comandam o funcionamento

deste tipo de circuito. Da mesma forma que nas outras configuracoes estudadas, podemos tambem

incluir as entradas de PRESET e CLEAR neste circuito.

Tabela 8.2: Tabela verdade do Flip-flop JK.

Uma maneira melhor de analisarmos o funcionamento deste circuito e atraves de um diagrama

de tempos, em que observamos as formas de onda nos diversos pontos de entrada e saıda. Este

diagrama de tempos para o flip-flop J-K e mostrado abaixo.

Figura 8.11: Diagrama de tempo do flip-flop JK com preset e clear.

Analisemos alguns trechos importantes deste diagrama mostrando o que acontece:

88


• Neste instante CLR e PR estao no nıvel baixo, Q e Q’ estao no nıvel alto, que e uma condicao

nao permitida;

• Aplica-se entao o sinal PR, que indo ao nıvel alto, faz com que o flip-flop seja setado;

• A aplicacao de um pulso na entrada CLR que vai ao nıvel alto, e a ida de PR ao nıvel baixo

fazem agora com que o flip-flop seja resetado;

• CLR e PR sao mantidos no nıvel alto a partir deste instante. Com J=0 neste trecho e K

indo ao nıvel alto, o flip-flop sera resetado na proxima transicao negativa do sinal de clock;

• Ainda com CLR e PR no nıvel alto (esta condicao se mantera daqui por diante) e a saıda

J=0 e k=1, o flip-flop permanecera resetado;

• Com J=1 e K=0, o flip-flop e setado na transicao seguinte do pulso de clock;

• Com J=1 e K=0, nao ocorrem mudancas de estado;

• Com J=1 e K=1 na transicao seguinte do pulso de clock, o flip-flop muda de estado (com-

plementa ou ”toggle”). Se estiver resetado, como neste caso, ele e setado;

• Mantendo J=1 e K=1 com nova transicao do pulso de clock, o flip-flop muda de estado

outra vez, ou seja, complementa. Veja que quando as entradas J e K estao no nıvel alto, o

circuito se comporta como um disparador, mudando de estado a cada transicao negativa do

pulso de clock.

8.4 O Flip-Flop tipo D

Este e tambem um circuito de flip-flop muito usado, cujo sımbolo e mostrado a seguir. Este

flip-flop possui uma unica entrada que comanda todo o circuito. Esta entrada e que lhe da nome.

Denominada ”Data”(dados), e abreviada por D, daı o nome do dispositivo. Este flip-flop opera

de uma maneira muito simples: no pulso de clock, ele assume o estado da entrada, conforme

podemos ver pela sua tabela verdade:

D Qn+1

0 0

1 1

Tabela 8.3: Tabela verdade do flip-flop D.

Figura 8.12: Representacao grafica do flip-flop D.

O Flip-flop D e capaz de armazenar um bit, portanto e a base para a criacao de um dispositivo

imprescindıvel para os sistemas computacionais, a memoria.

89


8.5 O Flip-Flop tipo T

O nome vem de ”Toggle”ou complementacao, seu sımbolo e mostrado na figura 8.14. O que

este circuito faz pode ser entendido facilmente pelo diagrama de tempos mostrado na figura ??.

Quando a entrada T deste circuito esta no nıvel baixo, o flip-flop se mantem em seu estado

anterior, mesmo com a aplicacao do pulso de clock.

Figura 8.13: Representacao grafica do flip-flop T.

No entanto, quando a entrada T esta no nıvel alto, o flip-flop muda de estado. Se estiver

setado, ele reseta e se estava resetado, ele seta. Este comportamento significa na realidade a

divisao da frequencia de clock por dois. Em outras palavras, este circuito se comporta como um

divisor de frequencia, encontrando aplicacoes praticas bastante importantes em eletronica digital.

Figura 8.14: Comportamento do flip-flop T com relacao ao clock.

Um exemplo de aplicacao e dado quando associamos diversos flip-flop do tipo T em serie,

de modo que passando atraves de cada um, a frequencia do sinal de entrada e divida por dois.

Usando quatro flip-flop, podemos dividir a frequencia por 2, 4, 8 e 16. Este tipo de divisor de

frequencia e muito usado, existindo ate circuitos integrados que possuem sequencias de mais de

dez flip-flop ligados desta forma. Na pratica nao temos os flip-flop tipo T como componentes

prontos para uso. Estes flip-flop’s podem ser obtidos a partir de outros.

Figura 8.15: Flip-flop T como divisor de frequencia.

8.6 Transformando Flip-Flop’s

Da mesma maneira como podemos obter qualquer funcao logica complexa a partir de funcoes

simples, o que foi visto em licoes anteriores, tambem podemos ”brincar”com os flip-flop’s, obtendo

90


outros tipos a partir de um tipo basico. Assim, usando flip-flop’s R-S ou J-K que sao comuns e

algumas portas logicas, podemos obter flip-flop’s de outros tipos.

Figura 8.16: Transformando Flip-flop’s RS.

Acima temos algumas conversoes que podem ser feitas utilizando-se flip-flop’s do tipo RS.

O modo de funcionamento de cada um pode ser facilmente entendido se associarmos as tabelas

verdade dos flip-flop’s estudados as tabelas verdade das portas agregadas, considerando os sinais

de realimentacao.

De outra forma tambem podemos obter flip-flop’s tipo D e T a partir de flip-flop’s do tipo

JK. Veja que a simples conexao da entrada K ao J no flip-flop do tipo J-K o transforma em um

flip-flop tipo T. Esta possibilidade e muito interessante, ja que flip-flop’s J-K sao disponıveis em

tecnologia TTL e CMOS e podem ser usados em circuitos divisores de frequencia.

Figura 8.17: Transformando flip-flop’s JK.

E ainda, temos outras duas transformacoes importantes de flip-flop’s mostradas na figura 8.18.

No primeiro caso temos uma transformacao de um flip-flop tipo D em flip-flop tipo T, bastando

para isso que a saıda complementar Q’ seja ligada a entrada D, realimentando o circuito. A

segunda transformacao, que leva um flip-flop tipo D a funcionar como tipo T exige o emprego de

uma porta E adicional na realimentacao do sinal que e retirado da saıda complementar Q’.

91


Figura 8.18: Transformando flip-flop D.

8.7 Flip-Flop’s nos Computadores

Encontramos os flip-flop’s nos computadores como elementos fundamentais de muitos circuitos.

Uma aplicacao e na propria divisao de frequencia dos clock’s. Existem setores de um PC que devem

operar com velocidades menores que a fornecida pelo clock principal. E o caso dos barramentos

onde sao ligados as placas de expansao, os modems e as saıdas de dados paralela e serial. Assim,

em lugar de usar um clock para cada frequencia desejada, o que se faz e empregar um clock unico

e dividir sua frequencia conforme as exigencias de frequencias mais baixas, conforme na figura

8.15.

No caso dos computadores, tanto o proprio clock como a sequencia de flip-flop’s divisores

podem ser obtidos num unico circuito integrado. Um ponto importante que deve ser levado em

conta e a possibilidade de ligar os flip-flop’s em conjunto com outras funcoes, de modo que a

frequencia possa ser dividida por qualquer numero e nao somente por potencias de 2 (2, 4, 8, 16,

32, 64, etc.).

Outra aplicacao importante e como celula de memoria. Oito flip-flop’s ligados lado a lado

podem armazenar um byte inteiro. Todos os flip-flop armazenam um bit. Existem diversas

memorias internas de um PC que nada mais sao do que flip-flop’s que podem ser habilitados

tanto para a leitura de dados como para introducao (gravacao de dados).

Conforme se pode imaginar, vimos que os flip-flop’s sao blocos muito importantes da eletronica

digital, eles podem ter diversos tipos de comportamento e que, quando reunidos, poderiam apre-

sentar comportamentos interessantes como, por exemplo, a capacidade de dividir frequencias, de

armazenar informacoes (bits), alem de outras.

92


Capıtulo 9

Contadores

Quando usamos a eletronica digital, devemos separar os circuitos logicos sem sincronismo da-

queles que possuam algum tipo de sincronismo externo, ou seja, que usam um sinal de CLOCK.

Existem aplicacoes em que tudo o que importa para o circuito e fazer uma operacao com de-

terminados nıveis logicos aplicados a sua entrada, quando eles estao presentes, nao importando

quando isso ocorra. Tais circuitos nao precisam de sincronismo algum e sao mais simples de serem

utilizados.

No entanto, com circuitos muito complexos, como os utilizados em computadores, o instante

em que uma operacao deve ser realizada e muito importante e isso implica em que os circuitos

devam ser habilitados no instante em que os nıveis logicos sao aplicados em sua entrada. Isso

significa que tais circuitos devem ser sincronizados por algum tipo de sinal vindo de um circuito

externo. E este circuito nada mais e do que um oscilador que produz um sinal de clock ou relogio.

Os circuitos que operam com estes sinais sao denominados circuitos com logica sincronizada ou

contadores. Os contadores sao dispositivos logicos cuja funcao e realizar a contagem binaria, seja

em ordem crescente ou decrescente. Para os contadores temos entao diversas classificacoes que

levam em conta estes e outros fatores, por exemplo:

1. Classificacao com relacao ao sincronismo: Os contadores podem ser assıncronos, quando

existe o sinal de clock aplicado apenas ao primeiro estagio. Os estagios seguintes utilizam

como sinal de sincronismo a saıda de cada estagio anterior. Estes contadores tambem sao

denominados ”Ripple Counters”. Os contadores tambem podem ser sıncronos, quando existe

um sinal de clock unico externo aplicado a todos os estagios ao mesmo tempo.

2. Classificacao com relacao ao modo de contagem: Os contadores podem ser progressivos

ou crescentes, quando contam numa sequencia de numeros crescentes, ou seja, dos valores

mais baixos para os mais altos, como (1, 2, 3, 4...). Sao tambem chamados em ingles de

”up-counters”. Os contadores podem ser regressivos ou decrescentes, quando a contagem e

feita dos valores mais altos para os mais baixos como (4, 3, 2, 1...), tambem chamados de

”down-counters”. Se bem que possamos fazer contadores usando funcoes logicas comuns e

mesmo flip-flop’s discretos, podemos contar na pratica com circuitos integrados em logica

TTL ou CMOS que ja possuam contadores completos implementados.

93


9.1 Contador Assıncrono

Conforme explicamos, neste tipo de contador, o sinal de clock e aplicado apenas ao primeiro

estagio, ficando os demais sincronizados pelos estagios anteriores. Temos a estrutura basica de um

contador deste tipo usando flip-flop’s do tipo JK. Usamos tres estagios ou tres flip-flop’s ligados

de tal forma que a saıda Q do primeiro serve de clock para o segundo, e a saıda Q do segundo

serve de clock para o terceiro. Sabemos que os flip-flop’s ligados da forma indicada funcionam

como divisores de frequencia. Assim, o sinal de clock aplicado ao primeiro tem sua frequencia

dividida por dois.

Figura 9.1: Contador assıncrono.

A frequencia estara dividida por quatro na saıda do segundo e por oito na saıda do terceiro.

Mas, se elaborarmos uma tabela verdade com os nıveis logicos obtidos na saıda de cada um dos

flip-flop’s, a cada pulso do clock aplicado, a partir do instante em que todas as saıdas sejam zero,

teremos algo interessante a considerar:

Clock Qc Qb Qa

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1

6 1 1 0

7 1 1 1

Tabela 9.1: Tabela verdade de um contador assıncrono.

Veja que a sequencia de valores obtidos 000, 001, 010, 011, 100, 101, 110 e 111 corresponde

justamente a contagem em binario dos pulsos de zero ate sete. Isso significa que este circuito

conta os pulsos de entrada e fornecem saıdas que e a representacao binaria desta contagem.

Veja tambem que ele faz a contagem crescente, ou seja, de zero ate sete. Se, em lugar de tres

flip-flops, usarmos quatro, teremos a contagem de 0000 a 1111, ou seja, uma contagem crescente

de zero a quinze pulsos. Oito desses flip-flops ligados em serie podem contar ate 256 pulsos e com

isso fornecer uma saıda de 8 bits ou 1 byte. Vamos supor agora que em lugar de usarmos como

saıdas de contagem as saıdas Q de todos os flip-flop, usassemos as saıdas complementares Q’. E

facil perceber que, partindo da situacao em que todos os flip-flops estejam resetados, a tabela

verdade obtida tera nas saıdas os complementos da tabela anterior. Esta tabela sera:

94


Clock Qa Qb Qc Valor Binario

0 1 1 1 7

1 1 1 0 6

2 1 0 1 5

3 1 0 0 4

4 0 1 1 3

5 0 1 0 2

6 0 0 1 1

7 0 0 0 0

Tabela 9.2: Tabela verdade de um contador assıncrono decrescente.

Portanto, este contador fornece em sua saıda, valores binarios que correspondem a contagem

decrescente dos pulsos de entrada, partindo de sete. Trata-se de um contador decrescente ou

DOWN COUNTER. Como no caso anterior, se tivermos mais flip-flop’s, podemos contar a partir

de valores mais altos. Com quatro flip-flop’s podemos partir a contagem de quinze e com oito

flip-flop’s, de 255. Veja que a quantidade maxima que podemos contar com um contador deste

tipo depende da quantidade de flip-flop’s usados.

Um problema que ocorre com este tipo de flip-flop e que cada um precisa de certo tempo

para mudar de estado. Isso significa que a medida que usamos mais flip-flop’s em sequencia

num contador, os tempos de mudanca de estado sao somados e o conjunto precisa cada vez de

mais tempo para chegar ao estado final desejado. Se aplicarmos um novo pulso de clock para

contagem a entrada do circuito, antes de ocorrer a mudanca de estado do conjunto, pode ocorrer

um funcionamento erratico. Assim, a frequencia maxima de operacao de um contador e dada pelo

tempo necessario para cada estagio mudar de estado multiplicado pelo numero de estagios usados

no contador.

9.2 Contagem programada ou contagem com armadilha

Conforme vimos, os ciclos de contagem dos circuitos dados como exemplos no item anterior

sao sempre potencias de dois, ou seja, sao circuitos que contam ate 2, 4, 8, 16, 32 etc. O que fazer

se precisarmos de um circuito que tenha um ciclo de contagem diferente desses valores, que nao

seja uma potencia de 2? Podemos usar a entrada CLEAR para reiniciar a contagem, zerando-a,

quando chegar ao valor desejado. Por exemplo, podemos reiniciar a contagem depois do cinco

se quisermos um contador que conte de zero a cinco, ou seja, que tenha seis estados de saıda,

conforme a tabela verdade dada a seguir:

Clock Qc Qb Qa

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1

6 (Estado Instavel) 0 0 0

Tabela 9.3: Tabela verdade de um contador modulo cinco.

95


No sexto pulso que corresponde ao estado 110(2), o circuito vai a um estado que ativa a entrada

clear e leva todos os flip-flop’s a serem resetados.

Para este circuito que esta ma faixa seguinte a solucao e simples. Veja que a situacao em

que devemos ter a volta a zero da contagem e, portanto, a ativacao da linha CLR (clear) ocorre

com uma unica combinacao de sinais: QC e QB no nıvel alto. Se usarmos flip-flop’s que tenham

entradas ”clear”ativadas pelo nıvel alto, basta usar uma porta AND de duas entradas com as

entradas ligadas nas saıdas QB e QC e a saıda na linha comum de CLEAR de todos os flip-flop’s,

conforme abaixo.

Figura 9.2: Contador assıncrono de modulo seis.

Se os flip-flop’s usados tiverem um clear ativado no nıvel baixo, basta usar uma porta NAO-E

em lugar de E. Se quisessemos um contador ate quatro, por exemplo, o estado em que deveria

ocorrer a ativacao da entrada clear ocorreria com a quinta combinacao de saıdas, 101(2), o que

significa QC=1 e QA=1. Bastaria entao ligar as entradas da porta E nessas saıdas, conforme a

figura.

Figura 9.3: Contador assıncrono de modulo cinco.

Seguindo a mesma analogia dos circuitos anteriores, observe que, quando as saıdas chegarem

ao estado 101(2), que seria a contagem do quinto pulso no circuito da figura 9.3, um pulso de

reset de curta duracao e produzido. Esta curta duracao e dada justamente pelo tempo que os

flip-flop’s demoram a mudar de estado resetando, pois eles ”realimentam”as entradas da porta

E. Nos exemplos dados, fizemos a programacao da contagem usando as entradas de clear de cada

flip-flop.

Uma outra maneira de projetarmos um contador consiste em usarmos as entradas ”preset”em

lugar de ”clear”. Para isso, fazemos com que no momento em que for atingida a contagem do

valor, imediatamente anterior aquele em que deve ocorrer a volta a zero, tenhamos a ativacao das

entradas de ”preset”. Desta forma, no pulso seguinte de clock teremos a volta a zero (reset) do

96


contador. Para um contador de seis estados, que depois do quinto pulso reseta, teremos a seguinte

tabela verdade.

Pulsos Qc Qb Qa

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1 O Preset e acionado

- x x x Volta a Zero na transicao de clock

6 0 0 0

7 0 0 1

Tabela 9.4: Tabela verdade de um contador de modulo usando preset.

Veja que a deteccao da condicao de producao do pulso de ”preset”deve ser reconhecida com os

nıveis 101(2) nas saıdas dos estagios dos contadores e com o pulso indo ao nıvel alto na entrada de

contagem. Para obtermos a configuracao 1111(2) que nos permitiria usar uma NAO-E de quatro

entradas, basta levar em conta a saıda QB’ em lugar de QB. Assim, basta usar a porta E e liga-la

nas entradas de ”preset”dos flip-flop’s. Se as entradas forem ativadas no nıvel baixo (PR’), basta

trocar a porta E por uma porta NAO-E de quatro entradas.

Figura 9.4: Porta NAO-E

9.3 Contadores Up/Down (Progressivos e Regressivos)

Usando alguns artifıcios, como por exemplo, porta apropriada, e possıvel programar um con-

tador de modo que ele tanto conte progressivamente como regressivamente. Usando 3 estagios,

podemos ter um contador UP/DOWN, conforme a figura 10. Uma entrada (UP/DOWN) pode

ser usada para determinar o sentido da contagem. Trata-se de uma entrada seletora de dados ou

DATA SELECTOR, que pode ser usada para mudar o modo de funcionamento dos estagios deste

circuito.

• Funcionamento: Se usarmos as saıdas Q dos flip-flop’s de um contador, a contagem sera

crescente, mas se usarmos as saıdas Q’, a contagem sera decrescente. Assim, o que fazemos

e colocar um circuito seletor nessas saıdas, de tal modo que ele coloque a saıda Q de todos

os flip-flop’s na entrada de clock do seguinte, quando a contagem deve ser progressiva, e

coloque a saıda Q’ na entrada do seguinte, quando na contagem decrescente. Tres portas

NAO-E para cada estagio podem fazer isso a partir do sinal de comando UP/DOWN.

97


Figura 9.5: Contador Up/Down.

9.4 Contadores Sıncronos

Sincronizar a contagem por um clock unico aplicado a todos os estagios nao e apenas uma

necessidade dos circuitos mais complexos, principalmente, os usados em Informatica e Instru-

mentacao. O sincronismo de todos os estagios pelo mesmo clock tem ainda vantagens operacionais

importantes. Conforme vimos, nos contadores assıncronos, os tempos de comutacao dos flip-flops

influem no funcionamento final do circuito, pois eles sao cumulativos.

Em outras palavras, cada estagio precisa esperar o anterior completar a operacao antes de

iniciar a sua. Usando logica sincronizada, ou seja, um contador em que todos os estagios sao

sincronizados por um clock unico, este problema nao existe e podemos ter contadores muito mais

rapidos, na verdade, contadores cuja velocidade independe do numero de etapas.

Para mostrar como isso pode ser feito, vamos tomar como exemplo o circuito da figura 9.6.

Este circuito utiliza flip-flops tipo JK ligados de uma forma denominada PARALLEL CARRY.

Nesta forma de ligacao, J e K do primeiro flip-flop sao mantidas no nıvel alto por meio de um

resistor ligado ao positivo da alimentacao (Vcc). Assim, o primeiro flip-flop muda de estado a

cada pulso de clock. No entanto, J do segundo flip-flop esta ligado a saıda Q do primeiro.

Figura 9.6: Contador sıncrono.

Isso significa que o segundo flip-flop so mudara de estado quando o primeiro flip-flop for

resetado, ou seja, a cada dois pulsos de clock. Da mesma forma, com o uso de uma porta E, o

terceiro flip-flop so vai mudar de estado quando as saıdas Q do primeiro e segundo flip-flop forem

ao nıvel um, ou seja, a cada quatro pulsos de clock.

Para quatro bits, utilizando quatro estagios podemos ter um problema que ocorre com este

tipo de configuracao, pois e que a partir de tres estagios, a cada estagio que acrescentamos no

contador devemos adicionar uma porta E cujo numero de entradas vai aumentando. Assim, para

quatro estagios, a porta deve ter tres entradas, para cinco estagios, quatro entradas e assim por

diante. Uma maneira de nao termos este problema consiste em usar uma configuracao diferente

de contador apresentada abaixo e denominada RIPPLE CARRY.

98


Figura 9.7: Contador RIPPLE CARRY.

Neste circuito as portas usadas sempre precisam ter apenas duas entradas, o que e importante

para a implementacao pratica do contador. No entanto, como desvantagens deste circuito, tem

uma limitacao da velocidade de operacao, pois como o sinal para os estagios vem da porta anterior,

temos de considerar seu atraso.

99


Capıtulo 10

Registradores de Deslocamento

Um registrador de deslocamento ou ”shift-register”no ingles, consiste num conjunto de flip-

flop’s que podem ser interligados de diversas formas, algumas delas sao mostradas na figura 10.1.

Estes circuitos podem deslocar uma informacao (bit) aplicada na entrada de uma posicao a cada

pulso de clock.

Figura 10.1: Exemplos de montagem de alguns registradores de deslocamento.

Por exemplo, o bit um aplicado na entrada aparece na saıda do primeiro flip-flop no primeiro

pulso de clock, depois se desloca, aparecendo na saıda do segundo flip-flop no segundo pulso de

clock e assim por diante, ate aparecer na saıda do final da sequencia.

Na configuracao mostrada na figura 10.1, todos os flip-flop tipo D tem sua saıda conectada a

entrada do flip-flop seguinte e todos eles sao controlados pelo mesmo clock. Para entender como

funciona este circuito, vamos partir da situacao inicial em que todos eles estejam desativados ou

com suas saıdas Q no nıvel baixo. Inicialmente vamos aplicar a entrada de dados um nıvel alto

(1).

Conforme podemos ver, esta entrada e feita pela entrada J do primeiro flip-flop (FF1). Com

a chegada do pulso de clock a este flip-flop, ele muda de estado e com isso ”armazena”o pulso

aplicado a entrada, o qual aparece em sua saıda depois de um curto intervalo de tempo.

Veja que este sinal e armazenado com o flanco positivo do sinal de clock, quando entao o

nıvel alto deve estar presente na entrada do flip-flop. O intervalo de tempo que decorre entre

a aplicacao do sinal na entrada de dados e seu aparecimento na saıda do flip-flop e da ordem

de alguns nanossegundos nos integrados das famılias logicas comuns, mas e importante que em

muitas aplicacoes mais rapidas ele seja levado em conta.

100


No proximo pulso de clock, a entrada do primeiro flip-flop ja nao tem mais o nıvel alto, e,

portanto FF1 nao muda de estado. No entanto, na saıda de FF1, temos nıvel alto, e esta saıda

esta ligada a entrada do segundo flip-flop (FF2). Com isso, a chegada do segundo pulso de clock,

o nıvel logico a saıda do primeiro se transfere para a saıda do segundo depois de um pequeno

intervalo de tempo.

A sequencia de bits aplicados a entrada aparece na saıda depois de certo numero de clock. Isso

significa que o bit um aplicado na entrada se ”deslocara”mais um pouco no circuito, passando

para a saıda do segundo flip-flop. E claro que, se nessa segunda passagem, tivermos aplicado um

novo nıvel um na entrada do circuito, ao mesmo tempo em que o primeiro se transfere para o

segundo flip-flop, o segundo se transfere para a saıda do primeiro flip-flop.

Chegando agora um terceiro pulso de clock, teremos nova transferencia e o nıvel alto ou bit

um se transfere para a saıda do flip-flop seguinte, ou seja, FF3. Em outras palavras, a cada pulso

de clock, os nıveis existentes nas saıdas dos flip-flop’s, sejam eles zero ou um, se transferem para o

flip-flop seguinte. Assim, supondo que apliquemos em sequencia, na entrada de um shift-register

como o indicado, os nıveis 0101, teremos a seguinte sequencia de condicoes de saıda para um

shift-register que use quatro deles:

Clock Entrada FF1 FF2 FF3 FF4

Inıcio 0 0 0 0 0

0 1 0 0 0 0

1 0 1 0 0 0

2 1 0 1 0 0

3 0 1 0 1 0

4 0 0 1 0 1

Tabela 10.1: Funcionamento do Shift-Register.

Veja entao que no quinto pulso de clock, o primeiro pulso de clock, o primeiro nıvel logico,

aparece na saıda do ultimo flip-flop (FF4) e se lermos a saıda dos flip-flop’s teremos registrado os

nıveis aplicados na entrada: 0101(2)

Com isso, vemos que aplicando um dado binario num shift-register, depois do numero apropri-

ado de pulsos de clock, ele pode armazenar este dado. Para retirar a sequencia, basta continuar

aplicando pulsos de clock ao circuito.

Veja entao que para armazenar um dado de quatro bits num registrador devemos aplicar

quatro pulsos de clock e para ler em sequencia, mais quatro pulsos de clock. Para ”apagar”os

dados registrados num shift-register, como o indicado, basta aplicar um pulso na entrada CLEAR.

Todos os flip-flop’s terao suas saıdas levadas ao nıvel baixo ou zero.

10.1 Tipos de Registradores de Deslocamento

Dependendo da maneira como a informacao entra e como ela pode ser obtida num registrador

de deslocamento, podemos ter diversas configuracoes que nos levam a muitos tipos de circuitos.

Assim, existem circuitos em que temos uma entrada serial ou duas, e tambem podemos ter uma

ou duas linhas de saıda. A seguir, veremos os principais tipos como suas denominacoes.

1. SISO - Serial-in/Serial-out:

101


Os dados foram aplicados a entrada do registrador na forma de nıveis logicos um atras do

outro, acompanhando o sinal de clock. Dizemos que este registrador opera com a carga de

dados ”serial”ou em serie. Em outras palavras, este circuito tem entrada serial ou serial-in.

Exatamente como ocorre com a porta serial de um computador, o dado e ”enfileirado”e

entram um apos outro e vao sendo armazenados em flip-flop’s. Este tipo de registrador de

deslocamento ja foi mostrado na figura 10.1.

2. PISO - Parallel-in/Serial-out:

No entanto, existe uma segunda possibilidade de operacao para os shift-registers, que e a

de operar com a entrada de dados em paralelo e sair com estes mesmos dados em serie.

Dizemos que se trata de um shift-register com entrada paralela e saıda serial.

Figura 10.2: Registrador de deslocamento PISO.

Analisemos como ele funciona: Os dados sao colocados ao mesmo tempo na entrada, pois

ela opera em paralelo. Por exemplo, se vamos armazenar o dado 0110(2), esses dados sao

aplicados ao mesmo tempo nas entradas correspondentes (S) dos flip-flop’s

No primeiro pulso de clock, os flip-flop’s ”armazenam”esses dados. Assim, os flip-flop’s que

possuem nıvel um em sua entrada passam esse nıvel a saıda (FFB, FFC). Por outro lado,

os que possuem nıvel zero na sua entrada, mantem este nıvel na saıda (FFA e FFD). Isso

significa que, apos o pulso de clock, as saıdas dos flip-flop’s apresentarao os nıveis 0110(2).

3. SIPO - Serial-In/Parallel-out

Da mesma forma, podemos carregar os dados em serie e fazer sua leitura em paralelo atraves

de Qa, Qb, Qc e Qd. Os registradores que operam desta forma podem ser tambem denomi-

nados conversores serie-paralelo ou paralelo-serie, conforme o modo de funcionamento.

Figura 10.3: Registrador de deslocamento SIPO.

4. PIPO - Parallel-in/Parallel-out

Estes sao circuitos em que os dados sao carregados ao mesmo tempo e depois lidos ao mesmo

tempo pelas saıdas dos flip-flop’s.

102


Figura 10.4: Registrador de deslocamento PIPO.

Os registradores de deslocamento podem ainda ser classificados quanto a direcao em que os

dados podem ser deslocados. Dizemos que se trata do tipo shift-right, quando os dados sao

deslocados para a direita e que se trata de um tipo shift-left, quando os dados sao deslocados

somente para a esquerda. Existem ainda os tipos bidirecionais em que os dados podem ser

deslocados nas duas direcoes. Este e um registrador do tipo SISO.

Observa-se que o sentido de deslocamento e determinado por uma entrada que atua sobre

portas que modificam o ponto de aplicacao dos sinais em todos os flip-flop’s, exatamente como

visto nos contadores up e down anteriores. Com a aplicacao de um nıvel logico conveniente na

entrada LEFT/ RIGHT, podemos determinar o sentido de deslocamento dos dados no circuito.

103


Capıtulo 11

Conversores Analogico/Digital e

Digital/Analogico

11.1 Introducao

A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura, inten-

sidade luminosa, posicao, tensao, corrente e etc. fornecem sinais analogicos, ou seja, uma tensao

que e proporcional a grandeza medida e que varia de forma contınua numa faixa de valores.

No entanto, a maioria dos equipamentos modernos que fazem a aquisicao de dados destes

sensores, trabalha com tecnicas digitais. Isso significa que o dado analogico, preciso ser convertido

para a forma digital. Para fazer esta conversao sao utilizados circuitos denominados conversores

analogico-digital, ou simplesmente A/D, como seu proprio nome indica, realiza a conversao de

sinais, cuja amplitude varia continuamente em sinais digitais correspondentes a amplitude do sinal

original.

Para converter se faz o uso de um comparador de tensao ou corrente - variando de acordo com

a aplicacao - que ira comparar o sinal analogico com o valor de referencia.

Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao seu

desempenho que sao:

• Quantizacao;

• Taxa de Amostragem;

• Linearidade.

11.1.1 Quantizacao

Entre os dois valores extremos da escala de valores analogicos que devem ser convertidos para

a forma digital existem infinitos valores intermediarios, o que justamente caracteriza uma gran-

deza que varia de forma analoga ou analogica. Entretanto, quando passamos um valor qualquer

entre os dois valores extremos incluindo-os, nao podemos representar qualquer quantidade, pois

precisarıamos para isso de um numero infinito de bits.

Assim, por exemplo, se utilizarmos na conversao 4 bits, teremos a possibilidade de representar

apenas 16 valores na escala total de valores analogicos, e se usarmos 8 bits poderemos representar

256 valores, conforme indica a figura 11.1.

104


Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a conversao, os

”degraus”da escada de conversao terao 0,5 V de altura, o que significa que este conversor tera

uma resolucao de 0,5 V. Se usarmos um conversor A/D de 8 bits (256 ”degraus”de resolucao)

para fazer um voltımetro de 0 a 10 V, por exemplo, a resolucao deste voltımetro sera de 10/256

ou pouco menos de 0,04 V.

Figura 11.1: Escala de Conversao

Este comportamento ”digital”pode ser observado em muitos instrumentos comuns, tais como

os multımetros digitais em que, se a grandeza medida estiver num valor intermediario entre

dois degraus da resolucao do conversor A/D, o valor apresentado no display oscilara entre eles.

Evidentemente, tanto maior e a precisao na conversao mais bits serao utilizados pelo conversor.

Tipos com 8 a 16 bits sao comuns nas aplicacoes industriais e em medidas, dependendo da

quantidade de ”passos”desejados na conversao ou a resolucao.

11.2 Taxa de Amostragem

Muitos processos de aquisicao de dados de sensores, de processos ou de outras aplicacoes

precisam ser rapidos. Uma placa de aquisicao de dados de um instrumento de medida que projete

uma forma de onda, desenhe um grafico na tela de um PC representando um processo dinamico

ou mesmo um instrumento digital simples como um multımetro, devem estar constantemente em

andamento.

Um osciloscopio digital, por exemplo, deve medir as tensoes instantaneas de um sinal em

diversos pontos ao longo de um ciclo para poder ”desenhar”esta forma de onda com precisao na

tela. Se a frequencia do sinal for alta, isso implica a necessidade de se fazer amostragens num

tempo extremamente curto.

Os conversores A/D podem ser encontrados em tipos que tem frequencias de amostragem

numa ampla escala de valores. Os tipos mais rapidos tem suas velocidades especificadas em

MSPS (Mega Samples Per Second ou Mega Amostragens Por Segundo).

Uma maquina industrial ou um instrumento de uso geral como um multımetro pode usar

conversores A/D relativamente lentos com taxas ou velocidades de amostragens de ate algumas

unidades por segundo. Um multımetro digital comum, por exemplo, faz de 1 a 10 amostragens

por segundo apenas, dependendo do tipo. Todavia, um osciloscopio digital ou virtual que precise

observar uma forma de onda de 10 MHz, deve, para ter uma definicao razoavel, realizar pelo

menos 100 milhoes de amostragens por segundo. Segundo o Teorema de Nyquist, a frequencia

de amostragem de um sinal analogico, para que possa posteriormente ser reconstituıdo com o

mınimo de perda de informacao, deve ser igual ou maior a duas vezes a maior frequencia do

105


espectro desse sinal.

ωo ≥ 2ω

11.3 Linearidade

A curva de conversao da grandeza analogica para a forma digital deve ser linear para um bom

conversor. Isso significa que nao existem desvios na correspondencia entre o valor analogico e a

saıda digital ao longo da escala de valores em que o conversor deve trabalhar.

No entanto, na pratica podem ocorrer pequenos desvios, de acordo com o que mostra a figura

11.2.

Figura 11.2: Grau de Linearidade de Conversao

11.4 Desenvolvimento

Para fazer uma conversao de sinais analogicos para a forma digital existem diversas tecnicas

que sao empregadas nos circuitos comerciais, muitas delas encontradas em circuitos integrados

que sao ”embutidos”(embedded) em aplicacoes mais complexas, os quais fazem o controle de

maquinas e equipamentos.

Analisamos as tecnologias mais empregadas para esta finalidade comecando com o bloco co-

mum a todos os conversores, que e o circuito de amostragem e manutencao (sample and hold).

O valor dos sinais analogicos que devem ser convertidos para a forma digital corresponde a

um determinado instante, cuja duracao, em alguns casos, nao vai alem de alguns milionesimos de

segundo.

Assim, um primeiro bloco importante do conversor e um circuito que le o valor do sinal a ser

convertido num determinado instante e o armazena de um modo onde, mesmo que o sinal varie

depois, os circuitos que fazem a conversao tenham em alguma memoria seu valor. Este circuito e

ilustrado em blocos na figura 11.3.

O sinal a ser amostrado e amplificado por um buffer de entrada cuja finalidade e nao carregar

o circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de conversao.

Na saıda deste circuito temos uma chave eletronica ou chaveador, que determina o instante

exato em que a leitura do sinal deve ser feita. A chave fecha entao por uma fracao de segundo

(numa frequencia que depende da velocidade de amostragem) permitindo que o sinal carregue o

capacitor C.

106


Figura 11.3: Diagrama em Blocos de Conversor A/D

Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor

da grandeza analogica a ser convertida. Esta tensao no capacitor e mantida no circuito conversor

atraves de um buffer de saıda durante o tempo que ele necessita para isso.

Na figura 11.4 temos um grafico que indica de que modo a tensao de entrada varia e o circuito

de amostragem e retencao mantem a saıda constante durante os intervalos de conversao (que

correspondem aos ”degraus”).

Figura 11.4: Escala de Conversao.

11.5 Aplicacao

Quando um pequeno programa no Matlab 6.0 podemos exemplificar melhor toda a teoria aqui

mostrada. A onda fundamental tem uma frequencia de 120 Hz e esta defasada em 60o, atribuımos

valores de quantizacao de: 4, 8 e 12 Bits e taxa de amostragem de: 240, 600 e 1000 Hz (respeitando

a frequencia de Nyquist).

Primeiramente o nosso programa vai marcar os tempos que serao armazenados com seus

respectivos valores analogicos para posteriormente serem quantizados e assim aplicando a trans-

formada discreta de Fourier reconstituir o sinal amostrado. Nos graficos abaixo, podemos verificar

que em um sinal digital nao existe valores negativos na quantizacao, o que pode ocorrer e que

vemos em multımetros digitais ou outros aparelhos, um bit a mais inserido posteriormente a quan-

tizacao para sinalizacao. Se aquele valor corresponde a um valor negativo ou positivo, este fato

nao interfere em nada na conversao, como mencionado, e apenas uma sinalizacao para o usuario.

107


Figura 11.5: Quantizacao em 4 Bits de Resolucao



Existem varias formas de se construir conversores A/D, sendo que cada um tem a sua carac-

terıstica de funcionamento que deve ser levada em conta, na hora de se construir sua aplicacao.Entao

temos uma relacao de possıveis combinacoes:

• Conversor A/D com comparador em paralelo;

• Conversor A/D com rampa em escada;

• Conversor A/D de aproximacoes sucessivas;

108


• Conversor A/D de rampa unica;

• Conversor A/D de rampa dupla e;

• Sigma-Delta.

O Sigma-Delta e uma importante tecnica de conversao A/D, utilizada em que se deseja uma

altıssima velocidade de conversao, como nos DSPs (Digital Signal Processing).

Portanto, vimos que a conversao do sinal analogico para o digital sempre existe uma perda de

informacao seja ela de amplitude - caracterıstica da quantidade de bits utilizados - ou de fase do

sinal - caracterıstica da taxa de amostragem empregada.

Vimos que o erro maximo que pode ocorrer na quantizacao e de metade do valor de nıvel da

quantizacao assim sendo quanto maior for o numero de bits do conversor menor sera o seu erro.

O erro de ”Aliasing”e facilmente evitado utilizando o teorema da amostragem que ”Para que

uma determinada frequencia f1 do sinal analogico seja ou possa ser completamente reconstituıda

a taxa amostral, no processo de digitalizacao, deve ser no mınimo igual a 2*f1”

Conhecidas as imperfeicoes da conversao podemos entao saber quais os fatores que influem na

escolha de um conversor A/D e assim prever melhor os ajustes que o sistema devera sofrer, pois

ja sao conhecidas as suas fraquezas.

109


Capıtulo 12

Memorias

12.1 Introducao

Memorias sao dispositivos semicondutores usados para armazenar dados. Esses dados geral-

mente encontram-se organizados em palavras de 4, 8, 16 ou 32 bits, nao havendo restricoes para

outros formatos de organizacao. Cada palavra de informacao ocupa um ”endereco”dentro da

memoria, de forma que e possıvel referenciar o dado a ser acessado.

A memoria e uma parte importante na arquitetura de sistemas computacionais, pois cabe a

ela armazenar tanto o programa a ser executado, quanto os dados utilizados durante a execucao

do mesmo. A evolucao da tecnologia de semicondutores proporcionou a confeccao de dispositivos

de memoria cada vez mais rapidos, maior capacidade de acesso e com menor tamanho fısico.

As memorias podem ser classificadas por dois modos distintos devido ao tipo de armazena-

mento de dados, sao eles o tipo ”volatil”e o tipo ”nao volatil”.

12.2 Memoria volatil

A memoria volatil e caracterizada pela necessidade de alimentacao para a manutencao dos da-

dos armazenados, uma vez que a alimentacao e cessada todos os dados armazenados sao perdidos.

A memoria volatil ainda se sub-divide em dois grupos: memoria dinamica e memoria estatica.

12.2.1 Memoria volatil dinamica

O nome dinamica e referente a tecnologia utilizada para armazenar programas e dados e nao a

forma de acessa-los. De modo simplista ela funciona como uma bateria que deve ser recarregada

sempre que apresentar carga insuficiente para alimentar o equipamento.

Todas as vezes que a memoria for acessada, para escrita ou para leitura, cada celula dessa

memoria e atualizada. Se ela tem nıvel logico 1 armazenado, sua ”bateria”sera recarregada; se ela

tem 0 logico, a ”bateria”sera descarregada. Este procedimento e chamado de refresco de memoria,

em ingles, refresh.

Esses tipos de memoria tornaram-se populares pelo seu emprego em computadores pessoais,

devido a seu baixo custo, tornando se popularizadas como memoria RAM. Este nome e devido

ao nome adotado em ingles Randomic Access Memory (Memoria de acesso randomico), que nos

garante acesso aos dados armazenados a partir de qualquer endereco.

110


Figura 12.1: Exemplo de memoria RAM aplicada em Computadores

12.2.2 Memoria volatil estatica

A memoria estatica nao necessita ser analisada ou recarregada a cada momento. Fabricada

com circuitos eletronicos conhecidos como latch, guardam a informacao por todo o tempo em que

estiverem recebendo alimentacao.

12.3 Memoria nao volatil

Sao aquelas que guardam todas as informacoes mesmo quando nao estiverem a receber ali-

mentacao. Como exemplos, podemos citar as memorias conhecidas por ROM e FLASH, bem

como os dispositivos de armazenamento em massa, disco rıgido, CDs e disquetes.

As memorias somente para leitura, do tipo ROM (sigla de Read Only Memory), permitem o

acesso aleatorio e sao conhecidas pelo fato de o usuario nao poder alterar o seu conteudo, uma

vez gravada o usuario nao tera acesso a possibilidade de fazer alteracoes nos dados ali contidos.

Para gravar uma memoria deste tipo sao necessarios equipamentos especıficos conhecidos como

gravadores de memoria, que devem levar em consideracao o tipo de tecnologia empregada na

construcao da memoria, o tamanho e o fabricante. Dentre as memorias do tipo ROM destacam-se

as seguintes:

Tabela 12.1: Diferentes tipo de memorias.

111


12.4 Estrutura e enderecamento

Uma memoria pode ser entendida como um armario, onde cada prateleira representa um

endereco de memoria. E possıvel entao guardar (escrever) ou retirar (ler) o conteudo de cada

prateleira. Para isso existe uma forma de informar a prateleira a ser acessada (endereco) e qual

o tipo de acesso (leitura ou escrita). A figura abaixo apresenta um diagrama generico de uma

memoria semicondutora.

Figura 12.2: Funcionamento de uma memoria

No diagrama podemos identificar as principais partes de uma memoria. Os pinos de enderecos

apontam qual posicao da memoria sera acessada. Internamente um decodificador faz a conversao

para que apenas um endereco seja acessado por vez. Os pinos de dados sao por onde as informacoes

sao lidas e escritas. O sinal de controle WR (write) permite indicar se o acesso a memoria sera

uma operacao de leitura (WR = 1) ou escrita (WR = 0). O sinal OE (Output Enable) e usado

para ativar o buffer de saıda da memoria em operacao em barramentos. O sinal CE (Chip Enable)

permite selecionar qual chip esta ativo se a memoria for usada em conjunto com outras memorias

ou outros dispositivos.

A capacidade de uma memoria indica quantos bits ela e capaz de armazenar e e dado pela

expressao:

Capacidade = palavra × 2enderecos

Sendo:

• Palavra: o numero de bits da palavra no qual a memoria esta organizada

• Enderecos: numero de bits de enderecos.

Exemplos:

1. Uma memoria com 10 bits de endereco organizada em palavras de 8 bits tem 8kb (8 kilobits

ou 8192 bits);

112


2. Uma memoria com 12 bits de endereco organizada em palavras de 16 bits tem 64kb (64

kilobits ou 65536 bits);

3. Uma memoria com 16 bits de endereco organizada em palavras de 8 bits tem 512 kb (512

kilobits ou 524288 bits)

Observacoes:

1. A capacidade sempre devera ser expressa em numero de bits, e nao em numero de bytes;

2. Para saber quantos bytes tem a memoria em bytes, basta dividir a capacidade por 8;

3. E usual se expressar a memoria em multiplos de kb (kilobits), sendo que um kilobit cor-

responde a 210 = 1024 bits. Portanto, 1kb = 1024 bits, 4kb = 4096 bits, 64kb = 65536

bits.

4. A unidade para indicar bits e ”b”(minusculo) enquanto para indicar byte e ”B”(maiusculo).

Assim, 8kb = 1kB.

113


Capıtulo 13

Buffer´s, latch´s e barramentos

13.1 Barramento

Ha situacoes onde se deseja conectar diversos dispositivos entre si, de forma que apenas dois

deles troquem informacoes por vez. Nestes casos, pode ocorrer de um dispositivo escrever em

varios outros, um dispositivo ler varios outros ou existir acesso bidirecional em varios dispositivos.

O meio de uniao geral por onde trafegam os dados de controle e informacao e denominado de

Barramento.

O barramento e um meio comum de comunicacao a todos os dispositivos de um sistema

combinacional ou computacional. Mas devido a dificuldades de conexoes eletricas entre esses

dispositivos nao executam acesso direto ao meio, eles o fazem a partir de dois dispositivos que

executam a escrita e leitura de dados no barramento, sao eles os Buffer’s Tri-state e os Latch’s.

13.2 Buffer

Como ja foi visto, existem componentes com a funcao de buffer tri-state, isto e, o driver de

saıda do dispositivo que pode ser desligado por um pino de controle. Dessa maneira, o sinal

presente na entrada do buffer e transferido para a saıda se o controle estiver ativo ou se a saıda

permanecerem em estado de alta impedancia (Hi-Z) Caso controle estiver desativado. Isso nos

permite ligar diversas saıdas entre si e acionar apenas uma por vez, por operar em estado de alta

impedancia (Hi-Z) estao asseguradas as interconexoes eletricas de varios dispositivos no mesmo

barramento. A figura abaixo demonstra essa ideia.

Figura 13.1: Buffer Tri-state

114


EN1 EN2 OUT

0 0 Hi-Z

0 1 I2

1 0 I1

1 1 Proibido

Tabela 13.1: Tabela verdade de um Buffer Tri-State

13.3 Latch

Denomina-se latch o componente formado por flip-flop´s tipo D que retem em sua saıda o

estado encontrado em sua entrada a partir da ultima atualizacao. Esse dispositivo e comumente

utilizado como meio de acesso controlado ao barramento, podendo ter suas entradas interligadas

as demais outros dispositivos, sendo que pode controlar-se o dispositivo a ser acionado, ressalta

ainda o efeito memoria apresentado por esse dispositivo que mantera o ultimo valor assumido

ate a proxima atualizacao. Sua aplicacao no barramento e como porta de acesso ao meio de

comunicacao, em outras palavras porta de leitura de dados.

Figura 13.2: Esquema de ligacao do Latch tipo D

Figura 13.3: Latch tipo D

E D OUT

0 X Qant

1 1 1

1 0 0

Tabela 13.2: Tabela verdade do Latch tipo D

115


Capıtulo 14

Glossario

• Buffer/Driver: Circuito projetado para fornecer uma corrente de saıda alta e/ou tensao

tambem alto se comparadas aos parametros normalmente associados aos circuitos logicos

comuns;

• CIs bipolares: Circuitos Digitais integrados nos quais transistores PNP ou NPN sao os

principais formadores do circuito;

• CIs Unipolares: Circuitos Integrados digitais nos quais um transistor unipolar por efeito de

campo (MOSFET) e o principal elemento para a construcao dos circuitos;

• Dispositivo Logico Programavel (PLD): Circuito integrado que contem um grande numero de

funcoes logicas interconectadas. O usuario pode programar o CI para uma funcao especıfica,

abrindo as conexoes apropriadas;

• Entrada flutuante ou em flutuacao: Sinal em alta impedancia, apresentado como entrada

de um circuito digital. Atua como se estivesse logicamente desconectado ao circuito;

• Logica absorvedora de corrente: Famılia logica na qual a saıda de um circuito logico drena

corrente da entrada de um outro circuito logico;

• Logica acoplada pelo emissor (ECL): Tambem conhecida como logica em modo de corrente;

• Logica fornecedora de corrente: Famılia logica na qual a saıda de um circuito logico fornece

corrente para a entrada de um outro circuito logico;

• Saıda a coletor aberto: Tipo de estrutura de saıda de alguns circuitos TTL (Transistor-

Transistor Logic), no qual so e usado um transistor com seu coletor em flutuacao;

• Saıda de tres estados (tristate): Tipo de estrutura que permite que uma saıda seja colocada

em um dos tres estados: alto, baixo ou alta impedancia;

• Saıda totem-pole: Termo usado para descrever a forma na qual dois transistores bipolares

sao ligados na saıda de alguns circuitos TTL;

• Resistor de pull-up: Assegura em uma entrada (que pode ser compartilhada) de uma porta

logica o nıvel logico 1;

116


• Resistor de pull-down: Assegura em uma entrada (que pode ser compartilhada) de uma

porta logica o nıvel logico 0;

• Spike: Mudanca momentanea e espuria em um nıvel de tensao;

• Strobing: Tecnica utilizada para eliminacao de spikes;

• Substrato: Pedaco de material semicondutor, onde sao colocados os componentes eletro-

eletronicos de um circuito integrado;

• Transientes de corrente: Picos de corrente gerados pela saıda totem-pole de um circuito

TTL. Causados quando ambos os transistores conduzem simultaneamente;

• ”Unasserted”: Termo usado para descrever o estado de um sinal logico, sinonimo de inativo;

117


Capıtulo 15

Componentes da famılia TTL

• 7400: Quatro portas NAND de duas entradas

• 7401: Quatro portas NAND de duas entradas com coletor aberto

• 7402: Quatro portas NOR de duas entradas

• 7403: Quatro portas NOR de duas entradas com coletor aberto

• 7404: Seis inversores (porta NOT)

• 7405: Seis inversores (porta NOT de saıdas com coletor aberto)

• 7406: Seis Buffer/Driver inversores com saıdas de 30V com coletor aberto

• 7407: Seis Buffer/Driver com saıdas de 30V com coletor aberto

• 7408: Quatro portas AND de duas entradas

• 7409: Quatro portas AND de duas entradas com coletor aberto

• 7410: Tres portas NAND de tres entradas

• 7411: Tres portas AND de tres entradas

• 7412: Tres portas NAND de tres entradas com coletor aberto

• 7413: Duas portas NAND de quatro entradas Schmitt trigger

• 7414: Seis inversores Schmitt trigger

• 7415: Tres portas AND de tres entradas com coletor aberto

• 7416: Seis Buffer/Driver inversores com saıdas de 15V com coletor aberto

• 7417: Seis Buffer/Driver com saıda de 15V com coletor aberto

• 7419: Seis inversores Schmitt trigger

• 7420: Duas portas NAND de quatro entradas

• 7421: Duas portas AND de quatro entradas

118


• 7422: Duas portas NAND de quatro entradas com coletor aberto

• 7423: Duas portas NOR de quatro entradas com strobe expansıveis

• 7425: Duas portas NOR de quatro entradas com strobe

• 7426: Quatro portas NAND de duas entradas com saıdas de 15V com coletor aberto

• 7427: Tres portas NOR de tres entradas

• 7428: Quatro portas NOR de duas entradas

• 7430: Uma porta NAND de oito entradas

• 7431: Seis elementos de atraso

• 7432: Quatro portas OR de duas entradas

• 7433: Quatro portas NOR buffer de duas entradas com coletor aberto

• 7436: Quatros portas NOR de duas entradas (pinagem diferente do 7402)

• 7437: Quatro portas NAND de duas entradas

• 7438: Quatro portas NAND de duas entradas com coletor aberto

• 7439: Quatro portas NAND buffer de duas entradas

• 7440: Duas portas NAND buffer de quatro entradas

• 7441: Driver BCD para Decodificador Decimal/NIXIE Tube

• 7442: Decodificador BCD para Decimal

• 7443: Decodificador Excesso-3 para Decimal

• 7444: Decodificador Gray-Excesso-3 para Decimal

• 7445: Decodificador BCD para Decimal

• 7446: Decodificador BCD para 7 segmentos com saıdas de 30V com coletor aberto

• 7447: Decodificador BCD para 7 segmentos com saıdas de 15V com coletor aberto

• 7448: Decodificador BCD para 7 segmentos com parada

• 7449: Decodificador BCD para 7 segmentos com coletor aberto

• 7470: Flip-Flop J-K com Preset e Clear com porta AND ativado por borda de subida

• 74H71: Flip-flop JK mestre escravo com Preset com porta AND-OR

• 74L71: Flip-flop RS mestre escravo com Preset e Clear com porta AND

• 7472: Flip-Flop JK mestre escravo com Preset e Clear com porta AND

• 7473: Dois Flip-Flops JK com Clear

119


• 7474: Dois Flip-Flops tipo D com Preset e Clear ativos por borda de subida

• 7475: Latch biestavel de 4-bits

• 7476: Dois Flip-Flops JK com Preset e Clear

• 7477: Latch biestavel de 4-bits

• 74H78, 74L78: Dois Flip-Flops JK com Preset, Clear comum e Clock comum

• 74LS78A: Dois flip-flops JK com Preset, Clear comum e clock comum ativos por borda de

descida

• 7479: Dois flip-flops D

• 7480: Somador completo com disparo

• 7482: Somador completo de 2 bits

• 7483: Somador completo de 4 bits

• 7484: Memoria RAM de 16 bits

• 7485: Comparador de magnitude de 4 bits

• 7486: Quatro portas XOR (ou exclusivo) de duas entradas

• 7487: Elemento Verdadeiro/Complemento/Zero/Um de quatro bits

• 7488: Memoria ROM de 256 bits

• 7489: Memoria de leitura/escrita de 64 bits

• 7490: Contador de decada (secoes divide por 2 e divide por 5 separadas)

• 7491: Registrador de deslocamento de 8 bits com entrada serial, saıda serial e entradas com

disparo

• 7492: Contador divisor por 12 (secoes divide por 2 e divide por 6 separadas)

• 7493: Contador binario de 4 bits (secoes divide por 2 e divide por 8 separadas)

• 7494: Registrador de deslocamento de 4 bits, dois Presets assıncronos

• 7495: Registrador de deslocamento de 4 bits, entrada paralela, saıda paralela, bidirecional

• 7496: Registrador de deslocamento com entrada paralela, saıda paralela e Preset assıncrono

• 7497: Multiplicador binario sıncrono de 6 bits

• 7498: Registrador de armazenamento/selecao de dados de 4 bits

• 7499: Registrador de deslocamento de 4 bits bidirecional universal

• 74100: Dois latch biestaveis de 4 bits

120


• 74101: Flip-Flop JK ativo por borda de descida com Preset e com disparo por porta AND-

OR

• 74102: Flip-Flop JK ativo por borda de descida com Preset e Clear com disparo por porta

AND

• 74103: Dois Flip-Flops JK ativos por borda de descida com Clear

• 74104: Flip-Flop JK Mestre Escravo

• 74105: Flip-Flop JK Mestre Escravo

• 74106: Dois Flip-Flops JK ativos por borda de descida com Preset e Clear

• 74107: Dois Flip-Flops JK com Clear

• 74107A: Dois Flip-Flops JK ativos por borda de descida com Clear

• 74108: Fois Flip-Flops JK ativos por borda de descida com Preset, Clear comum e Clock

comum

• 74109: 8Dois Flip-Flops J-Not-K ativos por borda de subida com Preset e Clear

• 74110: Flip-Flop JK Mestre Escravo com disparo por porta AND com trava de dados

• 74111: Dois Flip-Flops JK Mestre Escravo com trava de dados

• 74112: Dois Flip-Flops JK ativos por borda de descida com Clear e Preset

• 74113: Dois Flip-Flops JK ativos por borda de descida com Preset

• 74114: Fois Flip-Flops JK ativos por borda de descida com Preset, Clock comum e Clear

• 74116: Dois latches de 4 bits com Clear

• 74118: Seis Latches set/reset

• 74119: Seis Latches set/reset

• 74120: Dois Excitadores/Sincronizadores de pulso

• 74121: Multivibrador monoestavel

• 74122: Multivibrador monoestavel reativavel com Clear

• 74123: Dois multivibradores monoestaveis reativaveis com Clear

• 74124: Dois osciladores controlados por tensao

• 74125: Quatro buffers com saıdas tristate, ativos por sinal negativo

• 74126: Quatro buffers com saıda tristate, ativos por sinal positivo

• 74128: Quatro portas NOR de duas entradas excitadores de linha

• 74130: Quatro portas AND de duas entrada buffers com saıdas de 30V com coletor aberto

121


• 74131: Quatro portas AND de duas entrada bubbers com saıdas de 15V com coletor aberto

• 74132: Quatro portas NAND de duas entradas com Schmitt Trigger

• 74133: Porta NAND de treze entradas

• 74134: Porta NAND de doze entradas com saıda tristate

• 74135: Quatro portas NOR/XOR de duas entradas

• 74136: Quatrp portas XOR (ou exclusivo) de duas entradas com coletor aberto

• 74137: Decodificador/Demultiplexador de 3 para 8 linhas com Latch de endereco

• 74138: Decodificador/Demultiplexador de 3 para 8 linhas

• 74139: Dois Decodificadores/Demultiplexadores de 2 para 4 linhas

• 74140: Duas portas NAND de quatro entradas com excitador de linha

• 74141: Decodificador/Excitador de BCD para decimal

• 74142: Contador de decada/Latch de 4 bits/Decodificador de 4 bits para 7 segmentos/Excitador

• 74143: Contador de decada/latch/decodificador/ excitador com corrente de 15 mA constante

• 74144: Contador de decada/latch/decodificador/ excitador com saıda de 15V com coletor

aberto

• 74145: Decodificador BCD para decimal/Excitador

• 74147: Codificador de prioridade de 10 linhas para 4 linhas

• 74148: Codificador de prioridade de 8 linhas para 4 linhas

• 74150: Seletor de dados/Multiplexador de 16 linhas para 1 linha



• 74153: Dois Seletores de dados/Multiplaxadores de 4 linhas para 1 linhas

• 74154: Demultiplexador de 4 linhas para 16 linhas

• 74155: Dois demultiplexadores de 2 linhas para quatro linhas

• 74156: Dois demultiplaxadores de 2 linhas para quatro linhas com coletor aberto

• 74157: Dois multiplexadores/seletores de dados de 2 linhas para 1 linha sem inversao de

saıda

• 74158: Dois seletores de dados/multiplaxadores de 2 linhas para 1 linha com inversao de

saıda

• 74159: Demultiplaxador de 4 linhas para 16 linhas com coletor aberto

122


• 74160: Contador de decada sıncrono de 4 bits com Clear assıncrono

• 74161: Contador binario de 4 bits sıncrono com Clear assıncrono

• 74162: Contador de decada sıncrono de 4 bits com Clear sıncrono

• 74163: Contador binario de 4 bits com clear sıncrono

• 74164: Registrador de deslocamento em serie de 8 bits com saıda paralela com clear assıncrono

• 74165: Registrador de deslocamento em serie de 8 bits com cargas paralelas e saıdas com-

plementadas

• 74166: Registrador de deslocamento de 8 bits

• 74167: Multiplicador de taxa de decada sıncrono

• 74168: Contador de decada de 4 bits ascendente/descendente sıncrono

• 74169: Contador binario de 4 bits ascendente/descendente sıncrono

• 74170: Banco de registradores 4 por 4 com saıdas com coletor aberto

• 74172: Banco de registradores com portas multiplas de 16 bits com saıdas tristate

• 74173: Quatro flip-flops D com saıdas tristate

• 74174: Seis flip-flops D com clear comum

• 74175: Quatro flip-flops D ativos por borda com saıdas complementares e clear assıncrono

• 74176: Contador de decada/Latch pre-ajustavel

• 74177: Contador de decada/Latch pre-ajustavel

• 74178: Registrador de deslocamento de 4 bits com acesso paralelo

• 74179: Registrador de deslocamento de 4 bits com acesso paralelo, clear assıncrono e saıdas

complementares

• 74180: Gerador e verificador de paridade Par/Impar de 9 bits

• 74181: Unidade logica aritmetica e gerador de funcoes de 4 bits

• 74182: Gerador de carry futuro

• 74183: Somador completo com dois carry-save

• 74184: Decodificador de BCD para binario

• 74185: Decodificador de binario para BCD

• 74186: Memoria ROM de 512 bits (64x8) com coletor aberto

• 74187: Memoria ROM de 1024 bits (256x4) com coletor aberto

123


• 74188: Memoria PROM de 256 bits (32x8) com coletor aberto

• 74189: Memoria RAM de 64 bits (16x4) com saıdas tristate inversoras

• 74190: Contador de decada ascendente/descendente sıncrono

124


Capıtulo 16

Aulas Praticas

16.1 Aula pratica um

16.1.1 Objetivos:

• Definicoes de portas logicas basicas;

• Metrica de paramentos de componentes TTL e CMOS;

• Construcao de portas logicas atraves de componentes discretos.

16.1.2 Referencias:

Material teorico ministrado pelo professor.

16.1.3 Material Necessario:

• Kit Digital;

• Gerador de sinal triangular;

• Osciloscopio;

• 04 Transistores BC548;

• 04 Resistores 1 Kohm;

• 04 Resistores 5.6 Kohm;

• 01 TTL 74LS04;

• 02 Diodos 1N4007;

• 01 CMOS 4049UE.

126


16.1.4 Introducao:

Uma das caracterısticas mais importantes dos circuitos digitais e a representacao dos bits zero

e um atraves de dois valores de tensao, teoricamente quaisquer nıveis de voltagem poderiam ser

usados para representar os bits zero e um. Na pratica sao usados valores pequenos, para que o

consumo de energia e a dissipacao do calor tambem sejam pequenos, principalmente nos computa-

dores. Uma das formas iniciais para se aplicar este conceito, foi atraves de componentes discretos

(resistores, transistores e diodos), dando origem a famılia RTL (Resistor-Transistor Logic) e DTL.

Seu funcionamento e bastante simples. Quando X e um bit um, a tensao correspondente e um

valor alto (porem menor que Vcc, a tensao da fonte de alimentacao). Este valor alto faz com que

exista uma corrente na base do transistor, que ira conduzir uma corrente elevada entre seus outros

terminais. Ao mesmo tempo aparecera uma baixa tensao (da ordem de 0,3 volts, dependendo do

transistor) no seu coletor, que e a saıda Y. Temos entao um bit 0 na saıda. Da mesma forma,

quando X e um bit zero, a tensao na entrada do transistor sera baixa. O transistor ficara entao

”cortado”, e praticamente nao passara corrente por ele. A tensao na saıda Y dependera apenas

do resistor ligado ao ponto Vcc. Teremos assim uma tensao alta em Y, o que corresponde a um

bit um.

16.1.5 Questionario:

1. Qual e a nomenclatura utilizada para classificar os circuitos integrados?

2. Cite as diferencas de alguns parametros de operacao entre as famılias TTL 54LS/74LS,

54L/74L, 54S/74S, 54/74, 54H/74H.

3. De que componentes discretos podem ser formadas as portas logicas TTL e CMOS?

4. Quais sao as principais metricas de tensao e corrente medidos em uma porta logica?

5. Quais sao as margens de ruıdo tıpicas para a famılia TTL?

6. Quais e o parametro de Fan-out da famılia TTL?

16.1.6 Exercıcios:

1. Monte o circuito apresentado na figura abaixo, conectando-o a LED’s e chaves do KIT.

Realize todas as combinacoes de valores de entrada e levante a tabela verdade. Que funcao

logica esse circuito desempenha?

127


2. Dado o seguinte circuito discreto, representando uma porta logica ”NAND”:

OBS: Utilizar um dos potenciometros presentes no kit para variar a tensao. (Chave 1, chave

2)

(a) Monte no kit e meca os valores de VIL, VOL, VIH, VOH.

(b) Qual seria a modificacao necessaria para que este circuito tivesse o mesmo comporta-

mento de uma porta ”AND”? Refaca no Kit e verifique os valores de VIL, VOL, VIH,

VOH.

3. Coloque no Kit dois circuitos integrados independentes: 01 TTL 74LS04 e 01 CMOS

4049UB. Verifique nos manuais sua distribuicao de pinos para ativa-los e faca a medicao

dos valores de VIL, VOL, VIH, VOH. Para tanto, utilize um dos potenciometros presentes

no kit para variar a tensao de entrada.

4. Usando o TTL 74LS04, monte o seguinte circuito (para VCC = 5V):

(a) Coloque um sinal de 5V em Vent, meca os valores na entrada e saıda de cada porta

inversora e as compare com os valores no manual.

16.1.7 Exercıcios propostos:

1. Monte no kit uma porta ”OR”utilizando componentes discretos e teste seu funcionamento;

2. Adicione a porta ”OR”anterior uma porta ”NOT”, faca medidas de tensao em cada inter-

ligacao logica.

3. Montando uma porta ”NOT”, adicione um sinal triangular na entrada de 1Hz. Verifique o

comportamento na saıda. E possıvel medir os valores de tPHL e tPLH?

128


4. Obtenha do manual as seguintes medidas tıpicas do CI 4049UB: IDD(Max), tPHL e tPLH.

Para tensoes de Vdc=5V.

129


16.2 Aula pratica dois

16.2.1 Objetivos:

• Conhecer a algebra de Boole;

• Conhecer a variedade de portas logicas disponıveis e suas combinacoes;

• Verificar os metodos de criacao e simplificacao da Tabela da verdade;

16.2.2 Referencias:

Material didatico ministrado pelo professor.


• Kit Digital;

• TTL 74LS00;

• TTL 74LS02;

• TTL 74LS04;

• TTL 74LS08;

• TTL 74LS32;

• TTL 74LS86;

16.2.4 Introducao:

George Boole foi um matematico ingles, desenvolveu uma teoria inovadora nos meados do

seculo XIX, baseada em uma serie de postulados e simples operacoes para resolver inumeros

problemas. A algebra de Boole, nome dado a sua teoria, pode resolver problemas praticos de

controle e fabricacao de produtos mesmo numa epoca que nao havia Eletronica e nem as maquinas

eram suficientemente avancadas para utilizar seus princıpios.

Entretanto, as regras que Boole criou tornaram-se importantes com o advento da Eletronica,

especificamente, da Eletronica Digital, que gerou os atuais e cada vez mais potentes computadores.

Boole estabelece em sua teoria que so existem duas condicoes possıveis ou estados possıveis, para

qualquer coisa que se deseje analisar e estes dois estados sao opostos.


1. Quais sao as funcoes logicas basicas da algebra de Boole?

2. Quais sao as propriedades das operacoes da algebra de Boole?

3. Qual e a funcao logica basica que pode representar todas as outras funcoes logicas basicas?

130


16.2.6 Exemplo resolvido:

1. Monte no KIT o circuito abaixo, e determine sua expressao logica, simplificando se possıvel:

Resposta:

16.2.7 Exercıcios:

1. Utilizando o Kit, monte os seguintes circuitos digitais e monte suas respectivas tabelas da

verdade:

OBS.: Utilize os manuais para uma montagem correta!

(a)

(b)

(c)

131


(d)

2. Para cada circuito logico acima, simplifique a expressao usando o mapa de Karnaugh, se

possıvel.

3. Desenhe e monte os circuitos das seguintes equacoes logicas, usando as propriedades quando

possıvel:

(a) A.B.C.D+A.D

(b) B.C.A+B(A.D+A.D)

(c) (A+B)+(C+D).(B.E).(A.D)

(d) (A+B).(C+D+C.D).(A.D+A.D)

16.2.8 Exercıcios Propostos:

1. Monte todas as portas logicas basicas a partir da porta ”NAND”, faca a tabela da verdade

para cada porta.

2. Montando o circuito no kit, confirme as seguintes igualdades:

3. Usando somente portas NOR, construa uma porta inversora e uma porta ”AND”e monte a

tabela da verdade para as equacoes:

(a) A+A

(b) (A+A) + (B +B)

132


16.3 Aula pratica tres

16.3.1 Objetivos:

Analisar os metodos utilizados para interligar portas logicas TTL com portas logicas CMOS;

16.3.2 Referencias:



• Kit Digital;

• 01 Resistor de 2K2;

• 01 TTL 74LS04;

• 01 CMOS 4049UE.

16.3.4 Introducao:

Mesmo tendo uma faixa de tensoes ampla e caracterısticas diferentes dos circuitos integrados

TTL, existe a possibilidade de interfacear circuitos CMOS com os TTL. Para isso, existem duas

possibilidades de interfaceamento. - TTL excitando a entrada CMOS: Se os componentes das

duas famılias operarem com tensao de 5 V nao ha problema e a ligacao entre elas pode ser direta.

Como as entradas CMOS tem uma impedancia muito alta (nao exigindo praticamente nenhuma

corrente) da saıda TTL, nao ha risco do componente CMOS ”carregar”a saıda TTL. Entretanto,

temos que considerar que as entradas CMOS so reconhecem como nıvel logico alto uma tensao de

pelo menos 3,5 V, enquanto que no nıvel alto, a tensao mınima que o TTL pode fornecer nestas

condicoes e de 3,3 V. Isto significa que e preciso garantir que a entrada CMOS reconheca o nıvel

alto TTL. Isto e conseguido com o uso de um resistor externo entre a saıda TTL e a fonte de

alimentacao. Este resistor e chamado de pull-up e geralmente possui o valor de 2.2 k para uma

fonte de alimentacao com 5 v.

Se o circuito CMOS a ser excitado pelo componente TTL tiver uma alimentacao acima de 5 v,

deve-se utilizar um circuito adicional para o casamento das duas famılias. Este tipo de casamento

e obtido pela utilizacao de uma porta inversora de coletor aberto, que atuara como um buffer,

somado a um resistor de pull-up ligada a alimentacao do componente CMOS, tipicamente de 12V.

• CMOS excitando a entrada TTL: Para esta configuracao, devemos considerar que o com-

ponente CMOS, em nıvel logico baixo ou alto, drenara uma corrente da entrada TTL de,

aproximadamente, 0.5mA. Contudo, o componente TTL fornece uma corrente de 1,2mA

quando esta em nıvel logico baixo, que nao pode ser absorvida pela saıda CMOS. Por isso,

devemos utilizar um buffer CMOS entre os dois componentes, pois pode excitar ate duas

entradas TTL a partir de uma saıda CMOS.

133



1. Explique porque nao se pode conectar diretamente um componente TTL a um CMOS da

famılia 4000 e vice-versa quando eles possuem alimentacoes diferentes.

2. Explique o funcionamento das interfaces de TTL para CMOS, para VDD = VCC = 5 v e

para VDD > VCC. Por que para VDD > VCC a configuracao da saıda TTL tem de ser

OPEN COLECTOR?

16.3.6 Exercıcios:

1. Monte o circuito de interface TTL - CMOS no seu kit (com VCC = 5V):

(a) Meca os valores de tensao em ”C”, ”D”e ”E”para quando tiver um valor de 0 v e depois

de 5V em ”A”. Fazendo a tabela da verdade para este circuito logico, verificando o

seu funcionamento.

(b) Modificando o circuito para a forma abaixo, refaca as medidas de tensao e confira a

tabela da verdade (com VccTTL = 5 v e VccCMOS=12V):


1. Monte o seguinte circuito de interface CMOS - TTL no seu kit (com VCC = 5V) e analise

sua tabela da verdade.

2. Compare todas as tabelas da verdade dos exercıcios um e dois. O que voce pode concluir

com isso?

134


16.4 Aula pratica quatro

16.4.1 Objetivos:

• Definir funcionalidades atraves das portas logicas;

• Verificar o funcionamento de conversores logicos;

16.4.2 Referencias:



• TTL 74LS00;

• TTL 74LS02;

16.4.4 Introducao:

Durante o nosso estudo ate agora, nos dedicamos a representacao e simplificacao de grandezas

digitais. Agora, buscaremos a aplicacao dos conceitos da eletronica digital na solucao de problemas

praticos de engenharia utilizando a classe de circuitos chamados ”combinacionais”. Um circuito

combinacional e aquele em que as saıdas dependem unica e exclusivamente das combinacoes entre

as variaveis de entrada; Para a elaboracao desses circuitos a partir de processos reais, normalmente

seguimos a seguinte sequencia de passos:

1. Problema real - Problema pratico que visa solucao usando o circuito combinacional;

2. Visao geral de variaveis e convencoes - Definicao de quais sao as entradas e saıdas do

problema;

3. Tabela verdade - Expressao que mostra todas as possıveis saıdas para todas as entradas

possıveis;

4. Expressao mınima - Simplificacao da tabela da verdade para uma solucao otima;

5. Solucao do problema - Hardware que soluciona o problema real em termos de entradas

booleanas.


1. Cite alguns problemas que podem ser resolvidos atraves de circuitos combinacionais.

2. Se num circuito logico, precisarmos usar inversores em serie, o que podemos fazer com eles?

135


16.4.6 Exercıcios:

1. Uma fabrica necessita de uma sirene para indicar o fim do expediente. Esta sirene deve ser

tocada em uma das seguintes condicoes:

(a) Ja passa das cinco horas e todas as maquinas estao desligadas.

(b) E sexta-feira, a producao do dia foi atingida e todas as maquinas estao desligadas.

Projete um circuito que controle a sirene.

2. Uma estufa deve manter a temperatura interna sempre na faixa entre 15◦C e 20◦C con-

trolada automaticamente por um sistema de controle digital. Para isso, foram instalados

internamente dois sensores de temperatura que fornecem nıveis 0 e 1 das seguintes condicoes:

(a) T1 = 1 para temperaturas maiores ou iguais a 15◦C;

(b) T2 = 1 para temperaturas maiores ou iguais a 20◦C.

Projetar um circuito combinacional para fazer o controle da temperatura desta estufa atraves

do acionamento de um aquecedor A ou de um resfriador R sempre que a temperatura interna

cair abaixo de 15◦C ou subir acima de 20◦C, conforme mostra o diagrama de blocos dado a

seguir:

Caso a temperatura interna da estufa esteja dentro da faixa desejada, os sistemas de aque-

cimento e resfriamento devem estar desligados, ou seja, A = R = 0.


1. A figura abaixo mostra o cruzamento de uma rodovia com uma via de acesso.

Sensores detectores de veıculos sao colocados ao longo das pistas C e D da rodovia e das

pistas A e B da via de acesso. A saıda desse tipo de sensor esta em BAIXO quando nao

existe nenhum carro presente e esta em ALTO quando um veıculo esta presente. Um sinal

de transito colocado no cruzamento deve funcionar de acordo com a seguinte logica:

136


(a) O sinal da direcao leste-oeste (L-O) deve estar verde quando ambas as pistas C e D

estiverem ocupadas.

(b) O sinal da direcao (L-O) deve estar verde quando ou C ou D estiverem ocupadas, mas

ambas as pistas A e B nao estiverem.

(c) O sinal da direcao norte-sul (N-S) deve estar verde quando ambas as pistas A e B

estiverem ocupadas, mas ambas as pistas C e D nao estiverem.

(d) O sinal da direcao (N-S) deve estar verde quando ou A ou B estiverem ocupadas e

enquanto ambas as pistas C e D estiverem vazias.

(e) O sinal da direcao (L-O) deve estar verde quando nao houver nenhum veıculo presente.

Utilizando as saıdas dos sensores A, B, C e D como entradas, projete um circuito que

controle esse sinal de transito. Devem existir duas saıdas, N-S e L-O, que devem ir para

ALTO quando o sinal correspondente tiver que estar verde.

2. Uma escola tem sua diretoria constituıda pelos seguintes elementos: Diretor, Vice-diretor,

Secretario e Tesoureiro. Uma vez por mes esta diretoria se reune para decidir sobre diversos

assuntos, sendo que as propostas sao aceitas ou nao atraves de votacao. Devido ao numero

de elementos da diretoria ser par, o sistema adotado e o seguinte:

• Maioria absoluta - a proposta e aceita ou nao se no mınimo tres elementos sao, respec-

tivamente, a favor ou contra;

• Empate - vence o voto dado pelo diretor.

Projetar um circuito que acenda uma lampada caso a proposta seja aprovada pela diretoria.

A figura a seguir mostra o diagrama de blocos deste sistema de votacao.

137


16.5 Aula pratica cinco

16.5.1 Objetivos:

• Analisar o uso de decodificadores 3:8;

• Analisar o funcionamento de decodificadores BCD para display de sete segmentos;

16.5.2 Referencias:

Material didatico ministrado pelo professor


• Um display de sete segmentos catodo comum;

• Sete resistores de 150 ohm’s;

• 01 CMOS 4511BE;

• 01 TTL 74LS138;

16.5.4 Introducao:

Um decodificador e um circuito combinacional usado para ativar um entre m componentes. E

assumido que cada componente possui um ındice entre zero e m-1, representado por um endereco

em binario. Um decodificador n:m (le-se n por m ) possui n entradas e m saıdas, com m ≤ 2n. Se

tivermos um decodificador 3:8, serao 8 saıdas, onde cada saıda e tida como um endereco diferente.

Para ativar uma dentre 8 saıdas sao necessarias 3 variaveis de entrada (daı 3:8). Cada combinacao

de entrada seleciona um e somente uma dentre as 8 saıdas, de modo que cada saıda somente sera

selecionada por uma das 8 combinacoes. Desta forma, e util que se associe a cada saıda um ındice

decimal representando a combinacao de entradas responsavel pela sua ativacao. Assumindo-se

ativacao em logica direta, isto e, que uma saıda esta ativada se ela vale um.


1. Como e denominado um circuito que joga o sinal de uma entrada em uma de quatro saıdas?

2. Que tipo de decodificador tem apenas uma de dez saıdas ativadas a partir de sinais BCD

de entrada?

16.5.6 Exercıcios:

1. Monte no Kit, usando somente portas logicas basicas, um multiplexador com quatro entradas

de um bit e dois bits de enderecamento.

2. Implemente no Kit um display que visualize todas as combinacoes BCD utilizando o CI

4511 (decodificador BCD - 7 segmentos). Verifique todas as saıdas para todas as entradas

possıveis.

3. Projete um decodificador que efetue a conversao do codigo Gray de cinco bits para o sistema

binario comum de cinco bits.

138



1. Projete um conversor do Codigo de Gray para um display de 7-segmentos. As quatro

entradas para o conversor (A, B, C, D) representam um dıgito decimal em codigo de Gray.

Considere como validas todas as saıdas, monte a tabela da verdade do conversor.

2. Monte no kit o circuito logico de um multiplicador de dois bits.

139


16.6 Aula pratica seis

16.6.1 Objetivos:

• Analisar o funcionamento de circuitos somadores;

• Analisar o funcionamento de circuitos comparadores BCD;

16.6.2 Referencias:

Material didatico ministrador pelo professor.

16.6.3 Material necessario:

• TTL 74LS283;

• TTL 74LS86;

• TTL 74LS85.

16.6.4 Introducao:

Um circuito combinacional aritmetico implementa operacoes aritmeticas como adicao, sub-

tracao, multiplicacao e divisao com numeros binarios. Quando ha uma soma binaria em onde

ambos os operandos sao iguais a 1, sao necessarios dois dıgitos para expressar seu resultado. Neste

caso, o transporte (vai - um ou carry, em ingles) e somado ao proximo par mais significativo de

bits. Um circuito combinacional que implementa a adicao de dois bits e chamado meio-somador

(half adder, em ingles). Um circuito que implementa a adicao de tres bits (dois bits significativos

e um carry) e chamado de somador completo (full adder, em ingles). Estes nomes decorrem do

fato de que com dois meio-somadores pode-se implementar um somador completo. O somador

completo e um circuito aritmetico basico a partir do qual todos os outros circuitos aritmeticos

sao construıdos.

Um comparador e um circuito combinatorio que permite comparar o valor absoluto de dois

inteiros A e B representados em binario com n-bits. Tem tres saıdas que indicam respectivamente

se A<B, A=B ou A>B.

16.6.5 Exercıcios:

1. Monte no Kit, um comparador para duas palavras BCD, usando TTL 74LS85.

(Obs.: Verifique todos os pinos nos manuais)

2. Usando apenas portas logicas ”NAND”, projete um somador completo de um bit, faca a

tabela da verdade do funcionamento.

16.6.6 Exercıcio Propostos:

1. Monte no Kit um somador/subtrator de quatro bits usando o 74283. Verifique seu funcio-

namento atraves da montagem da tabela verdade. Obs.:Olhar no manual.

2. Monte no Kit, um contador/divisor basico de modulo que faca a divisao por tres.

140


16.7 Aula pratica sete

16.7.1 Objetivos:

• Observar os princıpios de funcionamento dos Flip-flop’s;

• Analisar a utilizacao pratica dos flip-flop’s.

16.7.2 Referencias:



• TTL 74LS74;

• TTL 74LS08;

• TTL 74LS00;

• TTL 74LS73;

• TTL 74LS293;

• TTL 74LS21.

16.7.4 Introducao:

Vimos anteriormente o funcionamento de uma logica combinacional, ou ainda, uma logica para

a qual a saıda e pre-determinada de forma unıvoca pelas entradas. Estes circuitos apresentam um

grave problema, que e a ausencia de memoria sobre os estados anteriores. Todo o desenvolvimento

computacional e de comunicacoes digitais esta suportado pela concepcao de memoria. Este

computador, por exemplo, depende da existencia de contadores, osciladores, somadores e toda

uma logica que depende, fundamentalmente, da existencia de conhecimento sobre os estados

anteriores do sistema em funcao do tempo, ou seja, memoria.

Existem distintos tipos de memoria, porem, a logica de todas elas esta associada a circuitos

oscilantes, chamados de flip-flop, que podem alternar sua saıda (estados flip ou flop, p.e.) em

funcao dos parametros de entrada e do tempo decorrido. O conceito de tempo esta associado a

pulsos de um relogio (clock), que vai alternar estados entre zero e um, com uma frequencia pre-

determinada, e sera utilizado na propagacao temporal da informacao. O objetivo fundamental

desta aula e entender como podemos armazenar informacao em uma estrutura eletronica, e como

retransmitir esta informacao em tempos (pulsos de clock) posteriores.


1. Explique em poucas palavras o funcionamento de um contador anel de seis bits.

141


16.7.6 Exercıcios:

1. Monte no Kit um contador anel de quatro bits e analise seu funcionamento para comparar

com o funcionamento teorico.

2. Monte no Kit um contador assıncrono crescente de quatro bits utilizando o TTL 74LS73,

usando as informacoes do manual do componente.

3. Modifique o contador assıncrono anterior para que a contagem seja decrescente.

OBS: Utilizar os leds do kit nas saıdas ”Q”.


1. Monte no kit um contador sıncrono com quatro flip-flops JK.

2. Monte no kit um contador assıncrono de decada usando o TTL 74LS73.

3. Monte no Kit um contador sıncrono ”Parallel Carry”. Observacao: Verifique no manual!

142


16.8 Aula pratica oito

16.8.1 Objetivos:

• Funcionamento dos registradores de deslocamento;

• Montagem de conversores serial/paralelo e paralelo/serial.

16.8.2 Referencias:



• Kit Digital;

• 02 TTL 74LS74;

• 02 TTL 74LS04;

• 02 TTL 74LS00;

• Manual do TTL 74LS74.

16.8.4 Introducao:

Um registrador de deslocamento ou ”shift-register”, como tambem e chamado pelo termo em

ingles, consiste num conjunto de flip-flops que podem ser interligados de diversas formas. Estes

circuitos podem deslocar uma informacao (bit) aplicada na entrada de uma posicao a cada pulso

de clock. Por exemplo, o bit um aplicado na entrada aparece na saıda do primeiro flip-flop no

primeiro pulso de clock, depois se desloca, aparecendo na saıda do segundo flip-flop no segundo

pulso de clock e assim por diante, ate aparecer na saıda do final da sequencia. Um registrador de

deslocamento utiliza geralmente flip-flop do tipo D que tem sua saıda conectada a entrada do flip-

flop D seguinte e todos eles sao controlados pelo mesmo CLOCK. Veja entao que para armazenar

um dado de quatro bits num registrador devemos aplicar quatro pulsos de clock e para ler em

sequencia, mais quatro pulsos de clock. Para ”apagar”os dados registrados num shift-register,

como o indicado, basta aplicar um pulso na entrada CLEAR, apagando todas as informacoes

armazenadas nos flip-flops.


1. Quais sao os tipos de registradores de deslocamento mais utilizados?

2. Cite um exemplo pratico de aplicacao das propriedades do shift-register.

16.8.6 Exercıcios:

1. Monte no kit um shift-register SIPO de quatro bits usando o TTL 74LS74.

143


2. Monte no kit um shift-register SISO de quatro bits usando o TTL 74LS74.

OBS: Exercıcios 1 e 2 (usar leds do kit para sinalizar as saıdas e as chaves para Clock e Ent.

Serial)


1. Monte no kit um circuito PISO com tres entradas utilizando o TTL 74LS74 e portas logicas.

Observacao: Consulte o manual para verificar a pinagem de cada circuito.

144


16.9 Aula pratica nove

16.9.1 Objetivos:

Analisar a utilizacao pratica dos conversores A/D;

16.9.2 Referencias:



• CI ADC0808CCN;

• CI LM358N;

• CI SN74LSN;

• Fios e cabos para conexoes.

16.9.4 Introducao:

O conversor analogico digital e um CI (circuito integrado) responsavel por converter grandezas

digitais em nıveis analogicos. Como exemplo podemos citar a conversao de dados em audio

utilizando placas de audio que acompanham nossos computadores.

Alem de audio podemos ter conversoes de temperatura, pressao, vazao, posicao e outros cir-

cuitos, bem como diminuir custos.

Ha caracterısticas relevantes em uma conversao A/D bem como numero de passos, frequencia

de amostragem, canais de amostragem e erro de quantizacao, faixa dinamica, resolucao, tempo

de conversao e erro de linearidade. Essas caracterısticas determinarao quais os conversores ideais

para a aplicacao desejada.

16.9.5 Exercıcios:

1. Utilizando o ADC0808, conecte nos dois canais de entrada sinais ajustaveis a partir de dois

potenciometros alimentados com 5v, como na figura abaixo. Conecte o sistema de controle

de canal em duas chaves logicas e as saıdas digitais deverao estar conectadas aos leds de

visualizacao.

Varie o potenciometro e obtenha as tensoes dos seguintes pontos:

145


(a) 0000.0000b -

(b) 0000.0001b -

(c) 0000.0010b -

(d) 0000.0100b -

(e) 0000.1000b -

(f) 0001.0000b -

(g) 0010.0000b -

(h) 0100.0000b -

(i) 1000.0000b -

(j) 1111.1111b -

146


16.10 Aula pratica Dez

16.10.1 Objetivos:

• Analisar o uso de circuitos codificadores;

• Analisar o funcionamento de circuitos codificadores decimal BCD;

16.10.2 Referencias:



1. CI CD74HC147;

2. CI 74HC42;

3. Fios e cabos para conexoes;

16.10.4 Introducao:

Um codificador e um circuito combinacional usado para converter codigos. E assumido que

cada componente possui um ındice entre zero e m-1, representado por um endereco em binario.

Um codificador n:m (le-se n por m ) possui n entradas e m saıdas, com n ≤ 2m. Se tivermos

um codificador 10:4, serao 4 saıdas, onde cada saıda e tida como um endereco diferente. Para

ativar uma dentre 4 saıdas sao necessarias 10 variaveis de entrada (daı 10:4). Cada combinacao

de entrada seleciona uma combinacao de dados referentes a informacao aplicada em sua entrada,

de modo que cada combinacao de saıda somente sera selecionada por uma das 10 possibilidades

de entrada. Desta forma, e util que se associe a cada combinacao de saıda um ındice decimal

representando as possibilidades de entradas responsaveis pela sua ativacao. Assumindo-se ativacao

em logica inversa, isto e, que uma entrada esta ativada se ela vale zero.

16.10.5 Exercıcios:

1. Utilizando o CD74HC147, implemente as conexoes necessarias para a operacao do codifica-

dor utilizando as chaves logicas e os leds de demonstracao. Faca a varredura necessaria e

obtenha a tabela da verdade.

2. Utilizando o 74HC42, implemente as conexoes necessarias para a operacao do decodificador

utilizando as chaves BCD e os leds de demonstracao. Utilizando as chaves BCD faca a

varredura necessaria para a obtencao da tabela da verdade.

147


16.11 Aula pratica onze

16.11.1 Objetivos:

Analisar a utilizacao pratica do modulo BUS;




• CI 74HCT244;

• CI 74HC573;

• Fios e cabos para conexoes;

16.11.4 Introducao:

Ha situacoes onde se deseja conectar diversos dispositivos entre si, de forma que apenas dois

deles troquem informacoes por vez. Nestes casos, pode ocorrer de um dispositivo escrever em

varios outros, um dispositivo ler varios outros ou existir acesso bidirecional em varios dispositivos.

Nesta situacao sao criados barramentos com a ajuda de buffer’s tri-state e latch’s.

Como ja foi visto, existem componentes com a funcao de buffer tri-state, isto e, o driver de

saıda do dispositivo pode ser desligado por um pino de controle. Dessa maneira, o sinal presente

na entrada do buffer e transferido para a saıda se o controle estiver ativo ou a saıda permanece em

estado de alta impedancia (Hi-Z) se controle se estiver desativado. Isso nos permite ligar diversas

saıdas entre si e acionar apenas uma por vez. A figura abaixo demonstra essa ideia.

16.11.5 Exercıcios

1. Monte um modulo BUS usando os CI’s 74HCT244 e 74HC573, conecte os Led’s na saıda do

Buffer tri-state e simule sua saıda em alta impedancia, alto ativo e baixo ativo.

148


16.12 Aula pratica doze

16.12.1 Objetivos:

Analisar a utilizacao pratica do modulo ALU Comp. Magnitude;




• CI 74LS181N;


16.12.4 Introducao:

Como se pode observar, a medida que a complexidade das operacoes matematicas e maior os

circuitos necessarios aumentam. Isso ocorre tambem com o aumento do numero de bits envolvidos

na operacao. Para solucionar esses problemas foram desenvolvidos circuito integrados capazes de

realizar diversas operacoes logicas e aritmeticas, envolvendo palavras de 4 ou 8 bits. Esse circuito

e chamado de ULA - Unidade Logica Aritmetica (em ingles ALU - Arithmetic Logic Unit). Por

esse nome tambem se designa o blocos interno responsavel por operacoes logicas e aritmeticas em

processadores e microcontroladores.

Uma ULA tipicamente tem duas palavras de entrada (4 ou 8 bits) e uma palavra de saıda

(4 ou 8 bits, respectivamente). A selecao da operacao a ser realizada e feita atraves de entradas

com esses fins. Adicionalmente, podem ser encontrados saıdas que indicam se o resultado e igual

a zero, se ouve estouro da capacidade de representacao, comparacao se os valores de entrada sao

iguais, qual o maior, etc...

Quando se trata de operacoes aritmeticas, as palavras de entradas sao consideradas como

valores inteiros, isto e, internamente existe carry que o resultado de um bit influencie o resultado

do seguinte. No caso das operacoes logicas, os bits sao tratados individualmente, respeitando-se

apenas a posicao dos bits nas duas palavras.


1. Utilizando o 74LS181N execute a soma a seguir 0xA + 0x1.

149


16.13 Aula pratica treze

16.13.1 Objetivos:

Analisar a utilizacao pratica do modulo de memoria;




• CI CY62256L;


16.13.4 Introducao:

Memoria RAM (Random Access Memory), ou memoria de acesso aleatorio, e um tipo de

memoria que permite a leitura e a escrita, utilizada como memoria primaria em sistemas eletronicos

digitais.

O termo acesso aleatorio identifica a capacidade de acesso a qualquer posicao em qualquer

momento, por oposicao ao acesso sequencial, imposto por alguns dispositivos de armazenamento,

como fitas magneticas.

O nome da Memoria RAM nao e verdadeiramente apropriado, ja que outros tipos de memoria

(ROM, etc...) tambem permitem o acesso aleatorio a seu conteudo. O nome mais apropriado

seria Memoria de Leitura e Escrita.

Apesar do conceito de memoria de acesso aleatorio ser bastante amplo, atualmente o termo

e usado apenas para definir um dispositivo eletronico que o implementa, basicamente um tipo

especıfico de chip. Nesse caso, tambem fica implıcito que e uma memoria volatil, isto e, todo o

seu conteudo e perdido quando a alimentacao da memoria e desligada.

Algumas memorias RAM necessitam que os seus dados sejam frequentemente atualizados,

podendo entao ser designadas por DRAM (Dynamic RAM) ou RAM Dinamica.


1. Utilizando o CY62256 grave dez palavras hexadecimais nos dez primeiros enderecos da

memoria e depois os leia e coloque nos Leds do Kit.

150


Introducao

Parabens! Voce acaba de adquirir um produto de alta qualidade e tecnologia de ponta. O

Kit de Eletronica Digital sera de grande auxılio no aprendizado e desenvolvimento de sistemas

digitais, na elaboracao de cursos e treinamentos que envolvam componentes digitais.

A Exsto Tecnologia e uma empresa situada em Santa Rita do Sapucaı, Minas Gerais, cidade

conhecida como ”Vale da Eletronica”por seu destaque na industria eletroeletronica e pela ex-

celencia de suas instituicoes de ensino. Nossa missao e sempre fornecer as melhores ferramentas

para o desenvolvimento e aprendizado em eletronica. Visite nosso site www.exsto.com.br para

conhecer outras solucoes e produtos oferecidos.

Este documento contem as principais caracterısticas do kit de eletronica digital e visa ser o

guia de instalacao, testes e utilizacao desse sistema.

O kit de eletronica digital e um ambiente de desenvolvimento composto por um hardware que

visa facilitar o aprendizado e o desenvolvimento de sistemas digitais de pequeno e grande porte,

alem de maximizar as possibilidades de experimentos para cursos.

O hardware do kit de eletronica digital foi desenvolvido procurando disponibilizar o maximo

de recursos possıveis ao usuario. Nesse sentido, o kit contem diversos modulos, compostos de

circuitos elementares, que atraves de conectores, permite com que qualquer projeto de eletronica

digital montado nas protoboard’s possam ter acesso facilitado a todos os modulos de entrada e

saıda.

Algumas das suas caracterısticas:

• Modulo com quatro +Protoboard para montagem;

• Modulo de resistencia variavel com quatro potenciometros de 10k.

• Modulo Gerador de Frequencia;

• Modulo com quatro Displays de Sete Segmentos;

• Modulo de Acesso Externo com dois Reles;

• Modulo Gerador de Pulsos;

• Modulo de Fonte com quatro valores de tensao, sendo uma ajustavel;

• Modulo de chaves com LEDs indicativos;

• Modulo de LEDs;

• Modulo Schmitt Trigger.

152


Visao da Placa:

153


Capıtulo 17

Hardware

O kit de eletronica digital e dividido varios modulos, visando facilitar o aprendizado atraves

da visualizacao imediata dos blocos eletronicos. A seguir temos a descricao de cada um deles em

detalhes:

17.1 Modulo da Fonte

O kit de eletronica digital possui na sua placa principal uma fonte de alimentacao fornecendo

quatro valores de alimentacao fixa (+5VDC, -12VDC, +12VDC e +15.5VDC) e uma alimentacao

variavel que vai de 1,20V ate 12VDC.

O valor de +5VDC e fornecido atraves do Regulador 7805 presente na placa e o valor ajustavel

e dado pelo componente LM317.

O ajuste da tensao variavel e feito atraves do potenciometro VADJ. A corrente drenada de

VADJ nao deve ultrapassar 250mA.

Os demais valores sao obtidos diretamente da fonte do kit, sendo esta dotada de protecao

contra curto.

A alimentacao do Kit e feita por uma fonte chaveada com tensao de entrada bivolt, tolerando

variacoes entre 90V ate 230V. E possui como corrente individuais maximas:

• Saıda +15.5V - Corrente maxima de 700mA;

• Saıda +12V - Corrente maxima de 1A;

• Saıda +5V - Corrente maxima de 3A;

• Saıda -12V - Corrente maxima de 1A.

17.2 Modulo dos Potenciometros

Este modulo e composto de quatro potenciometros de 10Kohm’s que atuam de forma indepen-

dente no circuito em desenvolvimento. Assim como nos outros modulos, ele possui varios pinos

de conexao, permitindo usa-lo em varias aplicacoes simultaneas.

154


17.3 Modulo de Chaves

O modulo de chaves e uma das partes mais interativas do kit, permitindo com que voce possa

gerar sinais de ativacao e desativacao de forma manual.

Este modulo possui dez alavancas retentivas, onde cada uma delas ativa +5VDC em suas

saıdas. Ainda, para cada chave, temos um LED indicador de status da chave.

Ainda temos para cada chave um capacitor de amortecimento para evitar o ruıdo gerado pelas

chaves quando mudam de estado.

17.4 Modulo Gerador de Pulsos

O modulo gerador de pulsos fornece ao usuario do kit varios tipos de pulsos quadrados. Este

modulo pode gerar cinco pulsos de forma independente, dois pulsos alto ativos indo do nıvel logico

alto (valor +5VDC) para o nıvel logico baixo (valor +0v), dois outros baixo ativos atuando de

forma inversa e um outro que serve como valor de reset, indo do nıvel alto para o baixo.

O circuito e composto de um buffer TTL 74HC244 com protecao, um push-bottom para cada

pulso, sendo que para cada push-bottom existe um capacitor para minimizar o efeito do ruıdo ao

fechar o push-bottom.

17.5 Modulo de Reles

Este modulo e composto de dois elementos de chaveamento ou comutacao mecanico que pos-

suem dois estados acessıveis pelo kit, um indicado como NF e o outro NA.

A nomenclatura NF significa normalmente fechada, indicando a posicao da chave dentro do

rele. Isto significa que quando o rele nao possuı alimentacao, a chave esta colocando em curto os

pontos C e NF, intuitivamente vemos que a chave estara em aberto nos pontos C e NA.

Entretanto, quando o rele e alimentado atraves dos seus pinos de acesso a chave muda sua

posicao, fazendo com que os pontos NA e C fiquem curto-circuitados e ainda a conexao entre NF

e C fique aberta.

Figura 17.1: Funcionamento de um rele

17.6 Modulo Gerador de Frequencia

O modulo gerador de frequencia e um dos modulos mais interessantes do kit, sendo gerador

de sinais quadrados com nove possibilidades de frequencia.

155


As saıdas deste microcontrolador sao nove, possuindo protecao contra sobre tensao e curto.

Cada pino e responsavel por gerar uma frequencia distinta, indicada na serigrafia do proprio

modulo.

As frequencias disponıveis sao: 0,1Hz, 0,5Hz, 1Hz, 10Hz, 100Hz, 1kHz, 10kHz, 100kHz e

1MHz. Estas frequencias sao geradas atraves da programacao do microcontrolador.

17.7 Modulo de Display

O modulo de display possui quatro displays de sete segmentos ligados diretamente a um CMOS

CD4511, que atua como um decodificador BCD-sete segmentos.

Com isso temos quatro displays independentes que nos permitem colocar nas suas entradas a

palavra BCD diretamente. Entretanto sua contagem e feita de zero a nove, pois para qualquer

valor BCD diferente deste o display fica apagado.

A entrada para cada pino BCD de cada display e composta de dois pinos em curto para serem

usados em conjunto.

Figura 17.2: Relacao entrada e saıda do CD4511

17.8 Modulo de LEDs

Este modulo foi feito para sinalizar ao usuario quando houver um nıvel de tensao em cada

pino correspondente. Onde estes LEDs sao usados normalmente para representarem nıvel logico

156


alto(1) ou baixo(0). Vemos que no modulo temos o indicativo de cada pino com o seu LED

correspondente, fazendo de forma facil a associacao.

Ainda para cada pino nao temos uma ligacao direta com o LED, pois ha um Driver TTL

74HC244 que fornecera a tensao suficiente para excitar o LEDs. Qualquer duvida, verificar o

manual do componente.

17.9 Modulo Detector de Nıvel Logico (Schmitt Trigger)

O Modulo Detector de Nıvel Logico e responsavel pela identificacao do nıvel de tensao aplicada

em sua ponta logica, apresentando os seguintes resultados no display e LEDs de indicacao:

H Nıvel Logico alto, tensao acima de 2,0VDC.

L Nıvel Logico baixo, tensao abaixo de 0,7VDC.

− Nıvel Logico indefinido ou circuito aberto.

P Sinal pulsante.

LED PULSE Acende/apaga copiando o sinal de entrada caso o sinal seja pulsativo.

LED HIGH Sinaliza Nıvel Logico alto CMOS.

LED LOW Sinaliza Nıvel Logico baixo CMOS.

Tabela 17.1: Simbologia do Detector de Nıvel Logico.

157


Capıtulo 18

Conteudo do Kit

Depois de retirar o seu kit de desenvolvimento da caixa, verifique se o mesmo possui os

seguintes itens:

• Bastidor com fonte Bivolt e placa de desenvolvimento;

• Cabo de alimentacao de tres pinos;

• Apostila com o conteudo teorico do curso;

• CD com varios simuladores, material de consulta tecnica e copia dos materiais impressos.

Conteudo do CD:

Alem do conteudo listado acima, os kits contem uma caixa com os componentes necessarios

para as experiencias, que sao:

158


Caso ocorra a falta de algum destes itens ou defeito, consulte a Exsto Tecnologia para escla-

recimentos.

159


Capıtulo 19

Procedimento de Uso e Testes

Apos esta verificacao inicial, ligue o equipamento na tomada e verifique os seguintes itens:

• Se os LED’S verde da fonte estao acesos, exceto o LED indicativo do VADJ, pois o mesmo

tem sua luminosidade variavel.

• Se os quatro displays estao com o valor zero;

• Acione todas as chaves do modulo de chaves (parte inferior central), verificando se para

cada ativacao ocorreu o acendimento do LED correspondente.

Se o procedimento adotado acima funcionou de forma correta, vamos para o segundo passo

do teste do equipamento. E importante lembrar que o equipamento, assim que for ligado ja esta

pronto para o uso, com isso evite tocar nas partes aquecidas, principalmente no LM317, que e

parte integrante da fonte.

Agora vamos para um segundo passo que e testar os outros modulos do kit de eletronica

digital. Vamos iniciar pelo o modulo de LEDS que fica na parte central superior do kit. Para

testa-lo e so usar os cabos com barra torneada que acompanha que acompanha o kit e ligar o

+5 V do modulo da fonte em cada entrada do mesmo, fazendo com que o LEDS correspondente

acenda. Se todos acenderem significa que o modulo esta OK.

Uma observacao importante e que todos os elementos de entrada do modulo trabalham com

+5 v, entao seria ideal que se pudesse evitar a insercao de uma tensao maior que esta, apesar das

protecoes existentes.

Agora que testamos o modulo de LEDS, vamos testar o modulo de potenciometros. Para

fazer isso, podemos utilizar dois procedimentos, a primeira seria atraves do multımetro na escala

de medicao da resistencia, verificando o valor resistivo do potenciometro do inicio ao fim da sua

excursao. Ou ainda, de forma menos precisa, e so alimentar o potenciometro e ligar em algum

LED do modulo de LEDS e varia-lo, Assim verificarıamos se o potenciometro esta funcionando,

mas nao o farıamos com precisao.

O proximo modulo a ser testado e o modulo gerador de pulsos, o mesmo fica localizado na parte

inferior esquerda do kit e conta com cinco saıdas. Este modulo pode ser testado facilmente atraves

da ligacao de suas saıdas a um LED e depois pressionando os push-bottom’s correspondentes.

O modulo de reles segue a mesma linha de pensamento, sua ativacao e feita atraves da co-

locacao de um nıvel TTL +5VDC na sua entrada. Para testa-lo, ligue sua entrada ao modulo

gerador de frequencia em 1Hz, coloque as pontas de prova do multımetro nas posicoes NA e C.

160


Apos isto, coloque o multımetro na escala de medicao de continuidade, verificando que ele indicara

a continuidade/ descontinuidade a cada um segundo para cada um desses estados.

Para o teste do gerador de frequencia ser feito de forma precisa, e necessario ter um osciloscopio

para verificar se a frequencia de cada pino corresponde a serigrafia. Mas um teste que pode ser

feito para as frequencias mais baixas e liga-la em um LED e verificar se ele esta piscando, contudo,

e uma medida muito imprecisa e nao recomendada.

O nosso ultimo modulo, o Modulo de display, pode ser testado facilmente inserindo um con-

junto de bits na sua entrada, isto pode ser feito atraves do modulo de chaves diretamente.

Caso aconteca de algum procedimento falhar, verifique o procedimento e execute-o novamente.

Se mesmo assim nao funcionar, verifique no esquematico em anexo o circuito correspondente.

161


Capıtulo 20

Resolvendo Problemas

Suporte Tecnico

A Exsto Tecnologia oferece suporte tecnico gratuito para questoes de utilizacao de seus pro-

dutos atraves do e-mail [email protected] ou do telefone (35) 3471-6898.

162

Documents

380071-Teoria de Eletronica Digital