ASSOCIAÇÃO EDUCACIONAL DOM BOSCO

FACULDADE DE ENGENHARIA DE RESENDE

CURSO DE ENGENHARIA ELÉTRICA / ELETRÔNICA

JFET’s e MOSFET's

LIANA DE SOUZA RITTER

RESENDE - RJ

17 de Março de 2013

1

LIANA DE SOUZA RITTER

JFET’s e MOSFET's

Relatório de experimento apresentado à

Associação Educacional Dom Bosco,

Faculdade de Engenharia de Resende,

como exigência da disciplina de

Eletrônica II do Curso de Engenharia

Elétrica/ Eletrônica, para Grau parcial do

1° Bimestre.

Orientadora: Professora Eliane Santos

RESENDE

17 de Março de 2013

2

SUMÁRIO

RESUMO .............................................................................................................................. 3

INTRODUÇÃO..............................................................................................................................4

1 FUNDAMENTAÇÃO TEÓRICA...............................................................................................4

1.1 Aplicações e Comparações .................................................................................................4

1.2 JFet...........................………………………………………..…............…...……………...5

1.2.1 VGS = 0V, VDS > 0V ……………………………………..........................………………6

1.2.2 VGS < 0V ……………………………………………....................………...………....….9

1.2.3 VGS = VP ……………………………………………………………………….....................................…………………..........…9

1.2.4 Diferenças entre Dispositivos de Canal P e Canal N ......................................................10

3 MATERIAIS UTILIZADOS NAS EXPERIÊNCIAS..........................................................11

4 PROCEDIMENTOS E RESULTADOS DAS EXPERIÊNCIAS……………………....12

4.1 Corrente de Dreno para Tensão de Gate Nulo (IDSS)........................................................................................12

4.2 Tensão de Porta para corrente de Dreno nulo (VGS(OFF)) ...................................................13

4.3 Curva de Transcondutância ................................................................................................14

5 CONCLUSÃO…………………………………………………………..…………………16

REFERÊNCIAS...........................................................................................................................17

3

RESUMO

Neste relatório apresento a configuração, aplicações, características, comparações com

o TBJ, condições de polarização, e diferenças entre dispositivos de Canal p e Canal n para os

transistores unipolares de efeito de campo de junção – JFet. São relatados os procedimentos e

resultados para as seguintes experiências: corrente de dreno para tensão de gate nulo (IDSS),

tensão de porta para corrente de dreno nulo (VGS(OFF)) e curva de transcondutância.

Palavras-Chave: Transistores unipolares. JFet. Curva de transcondutância.

4

INTRODUÇÃO

Os transistores bipolares se baseiam em dois tipos de cargas: lacunas e elétrons, e são

utilizados amplamente em circuitos lineares. No entanto existem aplicações nos quais os

transistores unipolares com a sua alta impedância de entrada são uma alternativa melhor. Este

tipo de transistor depende de um só tipo de carga, por isso o nome unipolar. Há dois tipos

básicos: os transistores de efeito de campo de junção (JFET - Junction Field Effect transistor)

e os transistores de efeito de campo de óxido metálico (MOSFET).

1 FUNDAMENTAÇÃO TEÓRICA

FET é um dispositivo de três terminais utilizado em várias aplicações que em muito se

assemelham às funções do transistor TBJ. A diferença é que o TBJ é um dispositivo

controlado por corrente e o JFET é um dispositivo controlado por tensão.

Figura 1: Representação do Controle de TBJ e do JFet

Os jfet’s e mosfet's possuem algumas características especiais que melhoram as

condições de operação em certas aplicações.

1.1 Aplicações e Comparações

o Pré-amplificador de vídeo para câmeras de TV,

o Estágios amplificadores de RF para receptores de comunicações

o Instrumentos de medição, etc.

Uma das características mais importantes do FET é a alta impedância de entrada. Essa

característica é muito relevante no projeto de amplificadores lineares.

5

Existem dois tipos básicos: o FET de junção (JFET) e o FET de porta isolada (IGFET)

também chamado de MOSFET (MOSFET de depleção ou MOSFET de intensificação).

Figura 2: Tabela de Comparação de Qualidade de FET e TBJ

1.2 JFet

Como visto o JFET é um dispositivo de três terminais, sendo que um deles controla a

corrente entre os outros dois. Para esse transistor, o dispositivo de canal n será o principal e

haverá parágrafos e seções a respeito do impacto do uso de um JFET de canal p.

Figura 3: Construção do JFet

Região de Depleção: Na ausência de um potencial aplicado, o potencial JFET possui duas

junções p-n não polarizadas. Uma região de depleção não possui portadores livres e, por isso,

não permite a condução através da região.

1.2.1 VGS = 0V, VDS > 0V

6

Porta conectada à fonte para dar condição VGS = 0V;

Resultado: terminal de porta e fonte no mesmo potencial e uma região de depleção na

extremidade inferior de cada material p;

Aplicando VDD (=VDS), estabelece-se a corrente ID;

ID=IS.

Figura 4: JFet com Região de Depleção

Observação: Note que a região de depleção na parte superior é maior que a inferior.

A região superior do material está polarizada reversamente em cerca de 1,5V e a região

inferior polarizada reversamente em apenas 0,5V.

7

Figura 5: JFet

À medida que a tensão VDS aumenta, a corrente aumenta (lei de Ohm). O gráfico é mostrado

no Gráfico 1.

Gráfico 1: JFet - VDS aumenta, a corrente aumenta

Elevando o valor de VDS a um valor em que as duas regiões de depleção se toquem,

surge a condição de estrangulamento (VP). ID não é cortada, pois ele é limitada pela corrente

máxima IDSS. A condição de estrangulamento é mostrada abaixo ( Figura 6).

8

Figura 6: Condição de Estrangulamento do JFet

Se VDS > VP JFET características de uma fonte de corrente

Logo: IDSS máxima se VGS = 0V e VDS > |VP|

Figura 7: Fonte de Corrente equivalente para VGS=0V, VDS>VP

1.2.2 VGS < 0V

Aplicando uma tensão negativa, pode-se definir curvas semelhantes à VGS=0V, mas

com valores para VDS.

1.2.3 VGS = VP

Logo: ID = 0mA

9

Figura 8/ Gráfico 2: Aplicação de uma tensão negativa no terminal de porta de um JFET

1.2.4 Diferenças entre Dispositivos de Canal P e Canal N

O JFET de canal p tem exatamente a mesma estrutura que o dispositivo de canal n,

mas as localizações dos materiais do tipo p e n são trocadas.

10

Figura 9: Diferenças Canal P e Canal N

Gráfico 2: Gráfico Canal P

No Gráfico 2, o crescimento vertical indica que houve uma ruptura, e a corrente

através do canal (no sentido normalmente esperado) é limitada agora apenas pelo circuito

externo.

11

Gráfico 3: Gráfico Canal N

Figura 10: Símbolos do JFET: canal N; canal P

3 MATERIAIS E EQUIPAMENTOS UTILIZADOS NAS EXPERIÊNCIAS

- 1 Módulo Universal 2000,

- 1 Placa de Experiência CEB 05,

- 1 Osciloscópio,

- 1 Multímetro (digital ou analógico) e,

- 1 Miliamperímetro.

12

4 PROCEDIMENTOS E RESULTADOS

Realizei experimentos para os principais parâmetros dos JFet’s: Corrente de Dreno

para Tensão de Gate Nulo (IDSS) , Tensão de Porta para Corrente de Dreno Nulo ( VGS(OFF)) e

tracei a Curva de Transcondutância.

4.1 Corrente de Dreno para Tensão de Gate Nulo (IDSS)

Antes de ligar o módulo universal, coloquei a chave liga/desliga da fonte variável na

posição desligada e instalei a placa CEB-05 no Slot E ou F do módulo.

Fechei as chaves Ch1, Ch2, Ch3 e Ch4 do DIP Switch.

Coloquei o voltímetro na saída da fonte variável. Liguei o módulo e ajustei a tensão da

fonte variável em +10 V e –1,5 V, respectivamente.

Ajustei o miliamperímetro numa escala para medir corrente na faixa dos 50 mA DC e

conectei nos terminais A1 (positivo) e A2 (negativo) da placa CEB-05.

Liguei a chave da fonte variável para alimentar o circuito. Nesta situação, tem-se o

seguinte circuito equivalente:

Figura 11: Circuito montado para Experiência de Corrente de Dreno para Tensão de Gate Nulo (IDSS)

13

Medi e anotei o valor da corrente de dreno para VGS igual à zero:

IDSS = 14,10 mA.

Esperei alguns instantes e observei a diminuição da corrente de Dreno em conseqüência

do aumento de temperatura do JFET (coeficiente térmico negativo).

Nota: O coeficiente térmico negativo é uma das características vantajosas dos transistores

FET’s e MOSFET’s em comparação aos transistores bipolares, pois evita o fenômeno da

corrida térmica.

4.2 Tensão de Porta para corrente de Dreno nulo (VGS(OFF))

Desliguei a chave da fonte variável. Ajustei a tensão para +12 V e –1,5 V respectivamente.

Mudei as posições das chaves DIP Switch da placa, de modo que somente Ch1 e Ch5 fiquem

fechadas. Nesta situação, tem-se o circuito equivalente da Figura 1.2.

Verifiquei as conexões e a escala do miliamperímetro e liguei a fonte variável.

Coloquei o voltímetro entre os pontos PT1 e PT0. Ele indicou a tensão negativa no gate.

Aumentei gradualmente a tensão negativa e observei no miliamperímetro que a corrente de

dreno diminuía.

Quando a corrente de dreno caiu para cerca de 1uA, medir e anotar a tensão negativa do gate

(diminuí a escala do miliamperímetro para melhorar a precisão da leitura).

VGS(OFF) = - 4,40V

Nota: Este é o valor aproximado da tensão de porta (Gate) para estrangulamento do canal de

condução (corrente de dreno zero). Para tensões negativas maiores que VGS(OFF), o JFET é

uma chave aberta entre dreno e fonte.

14

Figura 12: Circuito montado para Experiência de Tensão de Porta para corrente de Dreno nulo

(VGS(OFF))

4.3 Curva de Transcondutância

Os dois parâmetros anteriores definem os pontos extremos da curva (anotei estes valores na

Tabela 1).

Para traçar a curva de transcondutância do JFET foi necessário levantar outros pontos

intermediários. Procedi da seguinte maneira:

Diminuí novamente a tensão negativa, ajustando a tensão no gate para os valores aproximados

de ¼, ½ e ¾ de VGS(OFF) .

Completei a Tabela 1 com os valores da tensão no gate (voltímetro em PT1) e os

correspondentes valores de corrente de dreno ID (miliamperímetro).

15

Tabela 1: Valores obtidos para o Traço de Curva de Transcondutância

VGS [V] ID (A)

VGS = 0 0,0141-1,262 0,00766

-2 0,00452-2,5 0,003-3 0,00167

-4,4 0,0000015VGS(OFF) = - 5,15 ID = 0

Observações:

Foram adotadas as seguintes considerações:

- Para a configuração da placa estabelecida pelo roteiro no item 4.1 a tensão estaria em 0 V;

- A tensão negativa foi ajustada ao máximo valor negativo da fonte que o multímetro leu

(-1,262 V) (continuando a experiência para o item 4.2).

Usando os valores da Tabela 1, tracei a curva de transcondutância do JFET:

Curva de Transcondutância

0

0,002

0,004

0,006

0,008

0,01

0,012

0,014

0,016

-6 -4 -2 0

V

ISérie1

Gráfico 3: Curva de Transcondutância Gerada para os Valores Obtidos

16

5 CONCLUSÃO

Aplicando-se uma tensão positiva VDS através do canal, e conectando-se a porta

diretamente a fonte estabelece a condição VGS = 0 V, obtém-se a porta e a fonte no mesmo

potencial. IDSS é a corrente máxima de dreno para um JFet, e é definido pela condição VGS = 0

e VDS > 0V. Quando uma tensão negativa é aplicada à porta (VGS < 0), a região de depleção

da junção canal-porta se alarga e o canal torna-se mais estreito. Assim a resistência do canal

aumenta e a corrente ID (para uma dada intensidade de VDS) diminui. Transcondutância é a

taxa de variação da corrente de dreno em relação a tensão aplicada na porta/fonte. Em outras

palavras, transcondutância mede uma variação da corrente de dreno em função de uma tensão

plicada na porta/fonte.

17

REFERÊNCIAS

TRANSISTORES DE EFEITO DE CAMPO. Apostila. SANTOS, Elaine. 2013.

JFETS E MOSFETS. Roteiro Capítulo 5. Faculdade de Engenharia de Resende.